JPH0785092B2 - 交流実効値−直流変換回路 - Google Patents
交流実効値−直流変換回路Info
- Publication number
- JPH0785092B2 JPH0785092B2 JP24232585A JP24232585A JPH0785092B2 JP H0785092 B2 JPH0785092 B2 JP H0785092B2 JP 24232585 A JP24232585 A JP 24232585A JP 24232585 A JP24232585 A JP 24232585A JP H0785092 B2 JPH0785092 B2 JP H0785092B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- input terminal
- output
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Measurement Of Current Or Voltage (AREA)
- Power Conversion In General (AREA)
Description
【発明の詳細な説明】 （発明の分野） 本発明は、交流実効値−直流変換回路に関する。
（従来技術とその問題点） 交流実効値−直流変換回路とは、交流の実効値を求め、
この実効値に基づいて直流に変換する回路である。この
ような変換回路には、入力信号を二乗する二乗回路と、
この二乗回路出力を積分することにより平均化する平均
化回路と、その平均化回路出力を開平する開平回路とか
らなるものがあり、従来ではこれらの各回路をモノリシ
ックICに組み込んだものが知られている（実用電子ハン
ドブック（４）昭和58年11月１日第５版CQ出版株式会社
発行の第421および422ページ参照）。
この実効値に基づいて直流に変換する回路である。この
ような変換回路には、入力信号を二乗する二乗回路と、
この二乗回路出力を積分することにより平均化する平均
化回路と、その平均化回路出力を開平する開平回路とか
らなるものがあり、従来ではこれらの各回路をモノリシ
ックICに組み込んだものが知られている（実用電子ハン
ドブック（４）昭和58年11月１日第５版CQ出版株式会社
発行の第421および422ページ参照）。
しかしながら、交流実効値−直流変換回路をモノリシッ
クICに組み込んだものでは、開平回路が必要であったた
めに回路構成が非常に複雑であるのみならず、それのコ
ストも高くつくものであるという問題点があった。そし
て、このようなコストが高いという問題点がある割に
は、今１つ信頼性に乏しいというという問題点もあっ
た。
クICに組み込んだものでは、開平回路が必要であったた
めに回路構成が非常に複雑であるのみならず、それのコ
ストも高くつくものであるという問題点があった。そし
て、このようなコストが高いという問題点がある割に
は、今１つ信頼性に乏しいというという問題点もあっ
た。
また、整流器と、コンデンサおよび抵抗で構成された時
定数回路とを組み合わせ、その時定数回路の特定数を特
定値に設定して疑似的に実効値変換する方式のものも提
案されている。この提案の回路では回路構成が簡単にな
る反面、実効値変換の精度に劣るという問題点があり、
精度の高い実効値変換を行いたい場合は採用することが
できないものであった。
定数回路とを組み合わせ、その時定数回路の特定数を特
定値に設定して疑似的に実効値変換する方式のものも提
案されている。この提案の回路では回路構成が簡単にな
る反面、実効値変換の精度に劣るという問題点があり、
精度の高い実効値変換を行いたい場合は採用することが
できないものであった。
（発明の目的） 本発明は、前記各問題点を解消することを目的とする。
（発明の構成と効果） 本発明は、前記目的を達成するために、二乗化電流が現
れる出力部と負帰還電圧が与えられる負帰還入力部とを
有する二乗回路と、 演算増幅器を備え、この演算増幅器の、一方の入力端子
が前記二乗回路の出力部に接続され、また他方の入力端
子には、実効値変換されるべき整流電圧が与えられるも
のであって、前記二乗回路の出力部の電圧と前記整流電
圧との差を平均化して出力する平均化回路と、 前記平均化回路から出力される平均化出力電圧と前記二
乗回路の出力部の電圧とに基づいて、前記整流電圧の実
効値を出力するとともに、この出力を前記二乗回路の負
帰還入力部に負帰還電圧として負帰還する差動増幅回路
とを具備し、 前記二乗回路は、前記一方の入力端子と接地部との間に
主路を、また前記一方の入力端子に現れる整流電圧と前
記負帰還入力部に現れる前記差動増幅回路からの負帰還
電圧との差電圧とを分圧する分圧点と前記接地部との間
に副路を有し、前記主路には前記演算増幅器の両入力端
子におけるイマジナリショートによって一方の入力端子
に現れる整流電圧と前記接地部の電位との間の電圧差と
核主路内のインピーダンス値とに応じた主電流が流れ、
前記副路には前記分圧電圧と前記接地部の電位との間の
電圧差と該副路内のインピーダンス値とに応じた副電流
が流れるものであり、さらに前記副路内には前記分圧電
圧が前記接地部電位よりも高い第１の状態のときまたは
低い第２の状態のときに導通して副電流が流れる向きに
方向性素子が設けられており、前記一方の入力端子には
前記主電流と副電流とが加算された加算電流が前記第１
の状態のときには前記平均化回路の一方の入力端子から
流れ込み前記第２の状態のときには該一方の入力端子へ
流れ込むとともに、この加算電流が整流電圧波形を近似
した二乗化電流となるように前記主路と副路内それぞれ
のインピーダンス値が設定されている。
れる出力部と負帰還電圧が与えられる負帰還入力部とを
有する二乗回路と、 演算増幅器を備え、この演算増幅器の、一方の入力端子
が前記二乗回路の出力部に接続され、また他方の入力端
子には、実効値変換されるべき整流電圧が与えられるも
のであって、前記二乗回路の出力部の電圧と前記整流電
圧との差を平均化して出力する平均化回路と、 前記平均化回路から出力される平均化出力電圧と前記二
乗回路の出力部の電圧とに基づいて、前記整流電圧の実
効値を出力するとともに、この出力を前記二乗回路の負
帰還入力部に負帰還電圧として負帰還する差動増幅回路
とを具備し、 前記二乗回路は、前記一方の入力端子と接地部との間に
主路を、また前記一方の入力端子に現れる整流電圧と前
記負帰還入力部に現れる前記差動増幅回路からの負帰還
電圧との差電圧とを分圧する分圧点と前記接地部との間
に副路を有し、前記主路には前記演算増幅器の両入力端
子におけるイマジナリショートによって一方の入力端子
に現れる整流電圧と前記接地部の電位との間の電圧差と
核主路内のインピーダンス値とに応じた主電流が流れ、
前記副路には前記分圧電圧と前記接地部の電位との間の
電圧差と該副路内のインピーダンス値とに応じた副電流
が流れるものであり、さらに前記副路内には前記分圧電
圧が前記接地部電位よりも高い第１の状態のときまたは
低い第２の状態のときに導通して副電流が流れる向きに
方向性素子が設けられており、前記一方の入力端子には
前記主電流と副電流とが加算された加算電流が前記第１
の状態のときには前記平均化回路の一方の入力端子から
流れ込み前記第２の状態のときには該一方の入力端子へ
流れ込むとともに、この加算電流が整流電圧波形を近似
した二乗化電流となるように前記主路と副路内それぞれ
のインピーダンス値が設定されている。
あるいは、本発明は、二乗化電流が現れる出力部と負帰
還電圧が与えられる負帰還入力部とを有する二乗回路
と、 演算増幅器を備え、この演算増幅器の、一方の入力端子
が前記二乗回路の出力部に接続され、また他方の入力端
子には、実効値変換されるべき整流電圧が与えられるも
のであって、前記二乗回路の出力部の電圧と前記整流電
圧との差を平均化して出力する平均化回路と、 前記平均化回路から出力される平均化出力電圧と前記二
乗回路の出力部の電圧とに基づいて、前記整流電圧の実
効値を出力するとともに、この出力を前記二乗回路の負
帰還入力部に負帰還電圧として負帰還する差動増幅回路
とを具備し、 前記二乗回路が、前記一方の入力端子と前記負帰還入力
部との間に主路を、また前記一方の入力端子に現れる整
流電圧と前記接地部の電位との差電圧を分圧する分圧点
と前記負帰還入力部との間に副路を有し、前記主路には
前記演算増幅器の両入力端子におけるイマジナリショー
トによって一方の入力端子に現れる整流電圧と前記負帰
還電圧との間の電圧差と該主路内のインピーダンス値と
に応じた主電流が流れ、前記副路には前記分圧電圧と前
記負帰還電圧の電位との間の電圧差と該副路内のインピ
ーダンス値とに応じた副電流が流れるものであり、さら
に前記副路内には前記分圧電圧が前記負帰還電圧よりも
高い第１の状態のときまたは低い第２の状態のときに導
通して副電流が流れる向きに方向性素子が設けられてお
り、前記一方の入力端子には前記主電流と副電流とが加
算された加算電流が前記第１の状態のときには前記平均
化回路の一方の入力端子から流れ込み前記第２の状態の
ときには該一方の入力端子へ流れ込むとともに、この加
算電流が整流電圧波形を近似した二乗化電流となるよう
に前記主路と副路内それぞれのインピーダンス値が設定
されている。
還電圧が与えられる負帰還入力部とを有する二乗回路
と、 演算増幅器を備え、この演算増幅器の、一方の入力端子
が前記二乗回路の出力部に接続され、また他方の入力端
子には、実効値変換されるべき整流電圧が与えられるも
のであって、前記二乗回路の出力部の電圧と前記整流電
圧との差を平均化して出力する平均化回路と、 前記平均化回路から出力される平均化出力電圧と前記二
乗回路の出力部の電圧とに基づいて、前記整流電圧の実
効値を出力するとともに、この出力を前記二乗回路の負
帰還入力部に負帰還電圧として負帰還する差動増幅回路
とを具備し、 前記二乗回路が、前記一方の入力端子と前記負帰還入力
部との間に主路を、また前記一方の入力端子に現れる整
流電圧と前記接地部の電位との差電圧を分圧する分圧点
と前記負帰還入力部との間に副路を有し、前記主路には
前記演算増幅器の両入力端子におけるイマジナリショー
トによって一方の入力端子に現れる整流電圧と前記負帰
還電圧との間の電圧差と該主路内のインピーダンス値と
に応じた主電流が流れ、前記副路には前記分圧電圧と前
記負帰還電圧の電位との間の電圧差と該副路内のインピ
ーダンス値とに応じた副電流が流れるものであり、さら
に前記副路内には前記分圧電圧が前記負帰還電圧よりも
高い第１の状態のときまたは低い第２の状態のときに導
通して副電流が流れる向きに方向性素子が設けられてお
り、前記一方の入力端子には前記主電流と副電流とが加
算された加算電流が前記第１の状態のときには前記平均
化回路の一方の入力端子から流れ込み前記第２の状態の
ときには該一方の入力端子へ流れ込むとともに、この加
算電流が整流電圧波形を近似した二乗化電流となるよう
に前記主路と副路内それぞれのインピーダンス値が設定
されている。
この構成によれば、平均化回路の演算増幅器の両入力端
子はイマジナリショートであるから、一方の入力端子側
に与えられる整流電圧は、他方の入力端子の電圧であ
る。したがって、二乗回路の出力部側と接地部との間の
電圧差または該整流電圧と負帰還電圧との電圧差とそれ
の主路内の抵抗値とに対応した電流（主電流）が該主路
内に流れる。また、それの副路内においては方向性素子
が設けられているから、分圧電圧が接地電位よりも大き
いかまたは小さいか、あるいは分圧電圧が負帰還電圧よ
りも大きいかまたは小さくなると、その副路内には前記
電圧差とその副路内での抵抗値とに対応した副電流が流
れる。このような主電流と副電流とが該二乗回路内で加
算されるから、この二乗回路の出力部には二乗化電流が
現れる。この二乗化電流は、結局、整流電圧の二乗に比
例し、かつ差動増幅回路の出力に反比例していることに
なるから、この二乗化電流が平均化回路に入力されて平
均化され、更に差動増幅回路で差動された電圧は、実効
値の理論式に対応した電圧となる。
子はイマジナリショートであるから、一方の入力端子側
に与えられる整流電圧は、他方の入力端子の電圧であ
る。したがって、二乗回路の出力部側と接地部との間の
電圧差または該整流電圧と負帰還電圧との電圧差とそれ
の主路内の抵抗値とに対応した電流（主電流）が該主路
内に流れる。また、それの副路内においては方向性素子
が設けられているから、分圧電圧が接地電位よりも大き
いかまたは小さいか、あるいは分圧電圧が負帰還電圧よ
りも大きいかまたは小さくなると、その副路内には前記
電圧差とその副路内での抵抗値とに対応した副電流が流
れる。このような主電流と副電流とが該二乗回路内で加
算されるから、この二乗回路の出力部には二乗化電流が
現れる。この二乗化電流は、結局、整流電圧の二乗に比
例し、かつ差動増幅回路の出力に反比例していることに
なるから、この二乗化電流が平均化回路に入力されて平
均化され、更に差動増幅回路で差動された電圧は、実効
値の理論式に対応した電圧となる。
したがって、本発明によれば、開平回路を使用すること
なく、単に二乗回路と平均化回路と差動増幅回路との組
み合わせだけという簡単な回路構成であるから、モノリ
シックICで構成されたものよりもコスト的に安価な回路
を得ることができる。また、理論式に従った実効値変換
を行うから、前記疑似実効値変換方式のものに比較して
これより信頼性に優れた交流実効値−直流変換を行うこ
とができるのみならず、モノリシックICで構成したもの
と比較してもそれのコストの点を考慮すると信頼性に優
れたものとなる。
なく、単に二乗回路と平均化回路と差動増幅回路との組
み合わせだけという簡単な回路構成であるから、モノリ
シックICで構成されたものよりもコスト的に安価な回路
を得ることができる。また、理論式に従った実効値変換
を行うから、前記疑似実効値変換方式のものに比較して
これより信頼性に優れた交流実効値−直流変換を行うこ
とができるのみならず、モノリシックICで構成したもの
と比較してもそれのコストの点を考慮すると信頼性に優
れたものとなる。
また、本発明によれば、平均化回路の出力が二乗回路に
直接、負帰還されるということはないから、平均化回路
は二乗回路のインピーダンスの影響を考慮することなく
その回路設計が可能となり、したがってその回路設計が
極めて容易になるという効果もある。
直接、負帰還されるということはないから、平均化回路
は二乗回路のインピーダンスの影響を考慮することなく
その回路設計が可能となり、したがってその回路設計が
極めて容易になるという効果もある。
（実施例の説明） 第１図は、本発明の交流実効値−直流変換回路の実施例
１の回路図である。第１図において、INは交流電圧
（e0）の入力端子、OUTは実効値電圧（V0）の出力端子
である。１は、入力端子INからの交流電圧（e0）を全波
整流し、それを実効値変換されるべきプラスの整流電圧
（e1）として出力する全波整流回路である。
１の回路図である。第１図において、INは交流電圧
（e0）の入力端子、OUTは実効値電圧（V0）の出力端子
である。１は、入力端子INからの交流電圧（e0）を全波
整流し、それを実効値変換されるべきプラスの整流電圧
（e1）として出力する全波整流回路である。
２は、抵抗R1ないしR6と、ダイオードD1,D2とからなる
二乗回路である。この二乗回路２は、二乗化電流（ｉ）
を引き込む出力部21と、負帰還電圧（V0）が与えられる
負帰還入力部22とを有している。二乗回路２はまた、そ
れの出力部21と接地部23との間に主電流（i1）が流れる
主路Ａ（抵抗R4を含む）と、前記整流電圧（e1）より低
い電圧点24,25と接地部23との間に、それぞれ副電流（i
2,i3）が流れる２つの副路B,Cとを備えている。各低電
圧点24,25は、それぞれ抵抗R1と抵抗R2との接続点と、
抵抗R2と抵抗R3との接続点である。各副路B,Cにはそれ
ぞれ、抵抗R5とダイオードD1、抵抗R6とダイオードD2と
が設けられている。ダイオードD1,D2は方向性素子とし
て機能するものであるから、この機能がある素子であれ
ば、例えばトランジスタ等であってもよい。
二乗回路である。この二乗回路２は、二乗化電流（ｉ）
を引き込む出力部21と、負帰還電圧（V0）が与えられる
負帰還入力部22とを有している。二乗回路２はまた、そ
れの出力部21と接地部23との間に主電流（i1）が流れる
主路Ａ（抵抗R4を含む）と、前記整流電圧（e1）より低
い電圧点24,25と接地部23との間に、それぞれ副電流（i
2,i3）が流れる２つの副路B,Cとを備えている。各低電
圧点24,25は、それぞれ抵抗R1と抵抗R2との接続点と、
抵抗R2と抵抗R3との接続点である。各副路B,Cにはそれ
ぞれ、抵抗R5とダイオードD1、抵抗R6とダイオードD2と
が設けられている。ダイオードD1,D2は方向性素子とし
て機能するものであるから、この機能がある素子であれ
ば、例えばトランジスタ等であってもよい。
３は、二乗回路２の出力部22に対して二乗化電流（ｉ）
を与える入力部31と、全波整流回路１から整流電圧
（e1）が与えられる入力部32と、平均化出力電圧
（V00）を出力する出力部33と、その入力部31における
イマジナリショートの整流電圧（e1）を出力する出力部
34とを有する平均化回路である。この平均化回路３は、
演算増幅器AMPと、その演算増幅器AMPの、反転入力端子
（−）と出力端子との間において互いに並列に接続され
た平滑用コンデンサＣと増幅度決定用抵抗R7とを備えて
いる。
を与える入力部31と、全波整流回路１から整流電圧
（e1）が与えられる入力部32と、平均化出力電圧
（V00）を出力する出力部33と、その入力部31における
イマジナリショートの整流電圧（e1）を出力する出力部
34とを有する平均化回路である。この平均化回路３は、
演算増幅器AMPと、その演算増幅器AMPの、反転入力端子
（−）と出力端子との間において互いに並列に接続され
た平滑用コンデンサＣと増幅度決定用抵抗R7とを備えて
いる。
４は平均化回路３の出力部33に一方の入力端子（−）41
が接続され、同じく平均化回路３の出力部34に他方の入
力端子（＋）42が接続された差動増幅回路である。
が接続され、同じく平均化回路３の出力部34に他方の入
力端子（＋）42が接続された差動増幅回路である。
次に、実施例１の動作および作用を第２図の波形図に従
って説明する。第２図（a1）は全波整流回路１から平均
化回路２の演算増幅器AMPの正転入力端子（＋）に与え
られる整流電圧（e1）の波形を示し、第２図（a2）は二
乗回路２の主路Ａ内の抵抗R4を流れる主電流（i1）の波
形を示し、第２図（b1）は接続点24に現われる電圧
（e2）の波形を示し、第２図（b2）は副路Ｂ内の抵抗R5
を流れる副電流（i2）の波形を示し、第２図（c1）は接
続点25に現われる電圧（e3）の波形を示し、第２図（c
2）は副路Ｃ内の抵抗R6を流れる副電流（i3）の波形を
示し、第２図（ｄ）は接続点21に現れる二乗化電流
（ｉ）の波形を示している。各図中、０は接地部23の接
地電位を示している。
って説明する。第２図（a1）は全波整流回路１から平均
化回路２の演算増幅器AMPの正転入力端子（＋）に与え
られる整流電圧（e1）の波形を示し、第２図（a2）は二
乗回路２の主路Ａ内の抵抗R4を流れる主電流（i1）の波
形を示し、第２図（b1）は接続点24に現われる電圧
（e2）の波形を示し、第２図（b2）は副路Ｂ内の抵抗R5
を流れる副電流（i2）の波形を示し、第２図（c1）は接
続点25に現われる電圧（e3）の波形を示し、第２図（c
2）は副路Ｃ内の抵抗R6を流れる副電流（i3）の波形を
示し、第２図（ｄ）は接続点21に現れる二乗化電流
（ｉ）の波形を示している。各図中、０は接地部23の接
地電位を示している。
第２図（a1）に示すような波形の整流電圧（e1）が演算
増幅器AMPの正転入力端子（＋）に与えられる。演算増
幅器AMPの正転・反転の各入力端子（＋）（−）はイマ
ジナリショートになっているから、二乗回路２の抵抗R4
を流れる主電流（i1）は整流電圧（e0）と接地部23の電
位０との電圧差に対応した値となる。この値を式で表せ
ばi1＝e1/R4になる。ここで、i1は主電流（i1）の電流
値、e1は整流電圧（e1）の電圧値、R4は抵抗R4の抵抗値
である。また、「／」の記号は徐算記号（÷）である
（以下、同じ）。主電流（i1）の波形は第２図（a2）に
示すようになる。
増幅器AMPの正転入力端子（＋）に与えられる。演算増
幅器AMPの正転・反転の各入力端子（＋）（−）はイマ
ジナリショートになっているから、二乗回路２の抵抗R4
を流れる主電流（i1）は整流電圧（e0）と接地部23の電
位０との電圧差に対応した値となる。この値を式で表せ
ばi1＝e1/R4になる。ここで、i1は主電流（i1）の電流
値、e1は整流電圧（e1）の電圧値、R4は抵抗R4の抵抗値
である。また、「／」の記号は徐算記号（÷）である
（以下、同じ）。主電流（i1）の波形は第２図（a2）に
示すようになる。
一方、二乗回路２の出力部21に現れる整流電圧（e1）
は、負帰還入力部22に加わる差動増幅回路４の出力
（V0）との関係で接続点24,25においては抵抗R1,R2,R3
とで分圧されるから、その接続点24における電圧（e2）
は、第２図（b1）に示すようになる。即ち、この電圧
（e2）は、ハッチングで示されるようにマイナス電位が
生じる。したがって、抵抗R5に流れる副電流（i2）は、
電圧（e2）が０よりも高いときにダイオードD1が導通す
ることにより第２図（b2）に示すようになる。同様に接
続点25における電圧（e3）は、第２図（c1）に示すよう
になり、したがって抵抗R6に流れる副電流（i3）はダイ
オードD2により第２図（c2）に示すようになる。
は、負帰還入力部22に加わる差動増幅回路４の出力
（V0）との関係で接続点24,25においては抵抗R1,R2,R3
とで分圧されるから、その接続点24における電圧（e2）
は、第２図（b1）に示すようになる。即ち、この電圧
（e2）は、ハッチングで示されるようにマイナス電位が
生じる。したがって、抵抗R5に流れる副電流（i2）は、
電圧（e2）が０よりも高いときにダイオードD1が導通す
ることにより第２図（b2）に示すようになる。同様に接
続点25における電圧（e3）は、第２図（c1）に示すよう
になり、したがって抵抗R6に流れる副電流（i3）はダイ
オードD2により第２図（c2）に示すようになる。
これら各電流（i1,i2,i3）の加算は出力部21に現れる二
乗化電流（ｉ）であるから、その加算電流（二乗化電
流）（ｉ）は第２図（ｄ）に示すようになる。なお、二
乗化電流（ｉ）の波形において、ａ−ａ間は副電流
（i2）に、ｂ−ｂ間は副電流（i3）にそれぞれ対応して
いる。
乗化電流（ｉ）であるから、その加算電流（二乗化電
流）（ｉ）は第２図（ｄ）に示すようになる。なお、二
乗化電流（ｉ）の波形において、ａ−ａ間は副電流
（i2）に、ｂ−ｂ間は副電流（i3）にそれぞれ対応して
いる。
各電流（i1,i2,i3）の大きさは、各抵抗R4,R5,R6の抵抗
値により決定されるが、その各抵抗値を適宜選定すれば
二乗化電流（ｉ）の波形は、整流電圧（V0）の二乗に、
より近似させることが可能である。また、第２図（ｄ）
の二乗化電流（ｉ）の波形は、２点折れ線であったが、
接続点23,24等を増加させれば、その折れ線を二乗カー
ブに、より近付けることができることは勿論である。
値により決定されるが、その各抵抗値を適宜選定すれば
二乗化電流（ｉ）の波形は、整流電圧（V0）の二乗に、
より近似させることが可能である。また、第２図（ｄ）
の二乗化電流（ｉ）の波形は、２点折れ線であったが、
接続点23,24等を増加させれば、その折れ線を二乗カー
ブに、より近付けることができることは勿論である。
したがって、全波整流回路１に与えられる交流電圧
（e0）の二乗は整流電圧（e1）の二乗であるから、二乗
化電流（ｉ）は交流電圧（e0）の二乗に比例しかつ差動
増幅出力（V0）に反比例した値、つまり次式（１）で与
えられる。
（e0）の二乗は整流電圧（e1）の二乗であるから、二乗
化電流（ｉ）は交流電圧（e0）の二乗に比例しかつ差動
増幅出力（V0）に反比例した値、つまり次式（１）で与
えられる。
ｉ＝（k1・e0 2）/V0 ………（１） ただし、ｉは二乗化電流（ｉ）の電流値、k1は定数、e0
は整流電圧（e0）の電圧値、V0は差動増幅回路４の出力
値となる。
は整流電圧（e0）の電圧値、V0は差動増幅回路４の出力
値となる。
この二乗化電流（ｉ）は、平均化回路３で平均化されて
第２図（ｄ）に示すような平均化電流（I ave）とな
る。平均化回路３においては、その抵抗R7に、この平均
化電流（I ave）が流れるから、平均化電圧（V00）は次
式（２）で示される値となる。
第２図（ｄ）に示すような平均化電流（I ave）とな
る。平均化回路３においては、その抵抗R7に、この平均
化電流（I ave）が流れるから、平均化電圧（V00）は次
式（２）で示される値となる。
V00＝e1＋R7・I ave＝e1＋（k1・R7）・｛1/（Ｔ・
V0）｝・∫e0 2dt ………（２） ここで、R7は抵抗R7の抵抗値、I aveは平均化電流（I a
ve）の電流値、e0交流電圧（e0）の電圧値、V0は爺高値
電圧（V0）の電圧値、Ｔは交流電圧（e0）の半周期であ
る。
V0）｝・∫e0 2dt ………（２） ここで、R7は抵抗R7の抵抗値、I aveは平均化電流（I a
ve）の電流値、e0交流電圧（e0）の電圧値、V0は爺高値
電圧（V0）の電圧値、Ｔは交流電圧（e0）の半周期であ
る。
そして、差動増幅回路４は、整流電圧（e1）と平均化出
力（V00）との差動をとるから、k2を定数とすれば、実
効値電圧（V0）は、次式（３）で示されることになる。
力（V00）との差動をとるから、k2を定数とすれば、実
効値電圧（V0）は、次式（３）で示されることになる。
V0＝k2（e1−V00）＝｛−（k1・k2・R7）／（Ｔ・
V0）｝・∫e12dt ………（３） したがって、V0を右辺におく次式（４）で表すと この式（４）は、実効値の理論式に合致しているから、
平均化回路３の出力である実効致電圧（V0）は実効値で
あることが分かる。
V0）｝・∫e12dt ………（３） したがって、V0を右辺におく次式（４）で表すと この式（４）は、実効値の理論式に合致しているから、
平均化回路３の出力である実効致電圧（V0）は実効値で
あることが分かる。
この実施例では、周波数特性を制限する回路や素子を使
用していないから、周波数特性が良好である。また、平
均化回路３のコンデンサＣの容量値と抵抗R7の抵抗値と
でその時定数が決定されるが、交流電圧（e0）のリップ
ル分がその時定数の影響を受けない程度までその時定数
を短くすることができることから、それの応答性は速く
なる。更に、実効値の理論式に従った実効値変換を行っ
ているから、歪波の影響は、疑似実効値変換方式に比較
して非常に小さくなり、信頼性に優れた実効値変換を行
うことができる。
用していないから、周波数特性が良好である。また、平
均化回路３のコンデンサＣの容量値と抵抗R7の抵抗値と
でその時定数が決定されるが、交流電圧（e0）のリップ
ル分がその時定数の影響を受けない程度までその時定数
を短くすることができることから、それの応答性は速く
なる。更に、実効値の理論式に従った実効値変換を行っ
ているから、歪波の影響は、疑似実効値変換方式に比較
して非常に小さくなり、信頼性に優れた実効値変換を行
うことができる。
また、実施例の二乗回路２は、ダイオード近似であった
が、これに何等限定されるものではなく、例えば、トラ
ンジスタによる二乗回路であってもよい。
が、これに何等限定されるものではなく、例えば、トラ
ンジスタによる二乗回路であってもよい。
更に、実施例では整流電圧（e1）はプラス電圧であった
が、マイナス電圧であってもよく、この場合はダイオー
ドD1,D2の極性向きを逆にするなどすればよい。
が、マイナス電圧であってもよく、この場合はダイオー
ドD1,D2の極性向きを逆にするなどすればよい。
第３図は本発明の実施例２の回路図であり、第１図と対
応する部分には同一の符号を付している。実施例２で特
徴とするところは、負帰還入力部22が抵抗R4とダイオー
ドD1,D2の各カソード側に接続されていることと、抵抗R
4が接地部23に接地されていることである。そして、そ
の動作は第４図の波形図にも示すように、基本的には第
３図のそれと同様であり、異なるところは、低電圧点2
4,25の電圧が、整流電圧（e1）と接地部23の接地電位０
との電圧差で決定され、また主路Ａ、副路B,C内の主電
流（ｉ）１と副電流（i2,i3）とがその低電圧点24,25で
の電圧（e2,e3）と負帰還電圧（V0）との電圧差で決定
されることである。それ以外は実施例１と同様であるか
ら、その詳細な説明は省略する。
応する部分には同一の符号を付している。実施例２で特
徴とするところは、負帰還入力部22が抵抗R4とダイオー
ドD1,D2の各カソード側に接続されていることと、抵抗R
4が接地部23に接地されていることである。そして、そ
の動作は第４図の波形図にも示すように、基本的には第
３図のそれと同様であり、異なるところは、低電圧点2
4,25の電圧が、整流電圧（e1）と接地部23の接地電位０
との電圧差で決定され、また主路Ａ、副路B,C内の主電
流（ｉ）１と副電流（i2,i3）とがその低電圧点24,25で
の電圧（e2,e3）と負帰還電圧（V0）との電圧差で決定
されることである。それ以外は実施例１と同様であるか
ら、その詳細な説明は省略する。
図面は本発明の実施例に係り、第１図は実施例１の回路
図、第２図は第１図の回路の動作説明に供する電流−電
圧の波形図、第３図は実施例２の回路図、第４図は第３
図の回路の動作説明に供する電流−電圧の波形図であ
る。 １は全波整流回路、２は二乗回路、３は平均化回路、４
は差動増幅回路。
図、第２図は第１図の回路の動作説明に供する電流−電
圧の波形図、第３図は実施例２の回路図、第４図は第３
図の回路の動作説明に供する電流−電圧の波形図であ
る。 １は全波整流回路、２は二乗回路、３は平均化回路、４
は差動増幅回路。
Claims (2)
- 【請求項１】二乗化電流が現れる出力部と負帰還電圧が
与えられる負帰還入力部とを有する二乗回路と、 演算増幅器を備え、この演算増幅器の、一方の入力端子
が前記二乗回路の出力部に接続され、また他方の入力端
子には、実効値変換されるべき整流電圧が与えられるも
のであって、前記二乗回路の出力部の電圧と前記整流電
圧との差を平均化して出力する平均化回路と、 前記平均化回路から出力される平均化出力電圧と前記二
乗回路の出力部の電圧とに基づいて、前記整流電圧の実
効値を出力するとともに、この出力を前記二乗回路の負
帰還入力部に負帰還電圧として負帰還する差動増幅回路
とを具備し、 前記二乗回路は、前記一方の入力端子と接地部との間に
主路を、また前記一方の入力端子に現れる整流電圧と前
記負帰還入力部に現れる前記差動増幅回路からの負帰還
電圧との差電圧とを分圧する分圧点と前記接地部との間
に副路を有し、前記主路には前記演算増幅器の両入力端
子におけるイマジナリショートによって一方の入力端子
に現れる整流電圧と前記接地部の電位との間の電圧差と
該主路内のインピーダンス値とに応じた主電流が流れ、
前記副路には前記分圧電圧と前記接地部の電位との間の
電圧差と該副路内のインピーダンス値とに応じた副電流
が流れるものであり、さらに前記副路内には前記分圧電
圧が前記接地部電位よりも高い第１の状態のときまたは
低い第２の状態のときに導通して副電流が流れる向きに
方向性素子が設けられており、前記一方の入力端子には
前記主電流と副電流とが加算された加算電流が前記第１
の状態のときには前記平均化回路の一方の入力端子から
流れ込み前記第２の状態のときには該一方の入力端子へ
流れ込むとともに、この加算電流が整流電圧波形を近似
した二乗化電流となるように前記主路と副路内それぞれ
のインピーダンス値が設定されていることを特徴とする
交流実効値−直流変換回路。 - 【請求項２】二乗化電流が現れる出力部と負帰還電圧が
与えられる負帰還入力部とを有する二乗回路と、 演算増幅器を備え、この演算増幅器の、一方の入力端子
が前記二乗回路の出力部に接続され、また他方の入力端
子には、実効値変換されるべき整流電圧が与えられるも
のであって、前記二乗回路の出力部の電圧と前記整流電
圧との差を平均化して出力する平均化回路と、 前記平均化回路から出力される平均化出力電圧と前記二
乗回路の出力部の電圧とに基づいて、前記整流電圧の実
効値を出力するとともに、この出力を前記二乗回路の負
帰還入力部に負帰還電圧として負帰還する差動増幅回路
とを具備し、 前記二乗回路が、前記一方の入力端子と前記負帰還入力
部との間に主路を、また前記一方の入力端子に現れる整
流電圧と前記接地部の電位との差電圧を分圧する分圧点
と前記負帰還入力部との間に副路を有し、前記主路には
前記演算増幅器の両入力端子におけるイマジナリショー
トによって一方の入力端子に現れる整流電圧と前記負帰
還電圧との間の電圧差と該主路内のインピーダンス値と
に応じた主電流が流れ、前記副路には前記分圧電圧と前
記負帰還電圧の電位との間の電圧差と該副路内のインピ
ーダンス値とに応じた副電流が流れるものであり、さら
に前記副路内には前記分圧電圧が前記負帰還電圧よりも
高い第１の状態のときまたは低い第２の状態のときに導
通して副電流が流れる向きに方向性素子が設けられてお
り、前記一方の入力端子には前記主電流と副電流とが加
算された加算電流が前記第１の状態のときには前記平均
化回路の一方の入力端子から流れ込み前記第２の状態の
ときには該一方の入力端子へ流れ込むとともに、この加
算電流が整流電圧波形を近似した二乗化電流となるよう
に前記主路と副路内それぞれのインピーダンス値が設定
されていることを特徴とする交流実効値−直流変換回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24232585A JPH0785092B2 (ja) | 1985-10-29 | 1985-10-29 | 交流実効値−直流変換回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24232585A JPH0785092B2 (ja) | 1985-10-29 | 1985-10-29 | 交流実効値−直流変換回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62102164A JPS62102164A (ja) | 1987-05-12 |
| JPH0785092B2 true JPH0785092B2 (ja) | 1995-09-13 |
Family
ID=17087523
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24232585A Expired - Fee Related JPH0785092B2 (ja) | 1985-10-29 | 1985-10-29 | 交流実効値−直流変換回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0785092B2 (ja) |
-
1985
- 1985-10-29 JP JP24232585A patent/JPH0785092B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62102164A (ja) | 1987-05-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4188586A (en) | Demodulator circuit for chopper amplifier | |
| EP0297848A2 (en) | Temperature stabilized RF detector | |
| JPH0785092B2 (ja) | 交流実効値−直流変換回路 | |
| JPH0785093B2 (ja) | 交流実効値−直流変換回路 | |
| RU2093842C1 (ru) | Измерительный преобразователь переменного тока в постоянный (варианты) | |
| JP2542311Y2 (ja) | 電圧検出器 | |
| CN222704657U (zh) | 一种交流电压测量电路 | |
| JPH0812211B2 (ja) | 交流実効値−直流変換回路 | |
| JPH079107Y2 (ja) | 全波整流回路 | |
| JPS6023737Y2 (ja) | 漏電計 | |
| SU938179A2 (ru) | Измерительный преобразователь переменного напр жени в посто нное | |
| JPH0234607Y2 (ja) | ||
| SU1566459A1 (ru) | Преобразователь переменного напр жени в посто нное | |
| JPH0518707Y2 (ja) | ||
| JPS5941144B2 (ja) | 電流不平衡検出装置 | |
| JPH07218556A (ja) | 交流波形計測用整流回路 | |
| SU1173329A1 (ru) | Линейный преобразователь эффективного значени электрических сигналов | |
| SU1536473A1 (ru) | Блок формировани модул | |
| JPH0116391Y2 (ja) | ||
| SU1200184A1 (ru) | Устройство дл измерени мощности | |
| JPH0120648Y2 (ja) | ||
| SU1486940A1 (ru) | Преобразователь среднеквадратического значения переменного напряжения | |
| JPS6126294B2 (ja) | ||
| JPS6046453A (ja) | 湿度検出回路 | |
| JPH08500182A (ja) | レベル測定装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |