JPH0786310A - 高融点金属ゲート電極の形成方法 - Google Patents

高融点金属ゲート電極の形成方法

Info

Publication number
JPH0786310A
JPH0786310A JP5232125A JP23212593A JPH0786310A JP H0786310 A JPH0786310 A JP H0786310A JP 5232125 A JP5232125 A JP 5232125A JP 23212593 A JP23212593 A JP 23212593A JP H0786310 A JPH0786310 A JP H0786310A
Authority
JP
Japan
Prior art keywords
film
forming
gate electrode
refractory metal
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5232125A
Other languages
English (en)
Inventor
Akira Hattori
亮 服部
Yasutaka Kono
康孝 河野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP5232125A priority Critical patent/JPH0786310A/ja
Priority to US08/304,852 priority patent/US5496748A/en
Priority to DE69434162T priority patent/DE69434162T2/de
Priority to EP94114554A priority patent/EP0644583B1/en
Publication of JPH0786310A publication Critical patent/JPH0786310A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/061—Manufacture or treatment of FETs having Schottky gates
    • H10D30/0612—Manufacture or treatment of FETs having Schottky gates of lateral single-gate Schottky FETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/012—Manufacture or treatment of electrodes comprising a Schottky barrier to a semiconductor
    • H10D64/0124—Manufacture or treatment of electrodes comprising a Schottky barrier to a semiconductor to Group III-V semiconductors
    • H10D64/0125—Manufacture or treatment of electrodes comprising a Schottky barrier to a semiconductor to Group III-V semiconductors characterised by the sectional shape, e.g. T or inverted T

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Weting (AREA)

Abstract

(57)【要約】 【目的】 所定の開口部を有するシリコン酸化膜を用い
てＴ型のＡｕ／ＷＳｉ系高融点金属ゲート電極を形成す
る方法において、上記シリコン酸化膜のＨＦ系溶液を用
いたエッチング除去時に生じる，その茎部の異常溶解現
象を抑制することができる高融点金属ゲート電極の形成
方法を得ることを目的とする。 【構成】 上記シリコン酸化膜６上にＷＳｉＮ膜８，金
属中間層９，Ａｕ膜１１を順次形成し、上記金属中間層
９及びＷＳｉＮ膜８を所定の形状に加工した後、上記Ａ
ｕ膜１１の露出面を有機溶剤に溶解し、かつＨＦ系エッ
チング溶液接触面で還元反応を起こさない材料の膜２０
で覆い、上記シリコン酸化膜６をＨＦ系エッチング溶液
でエッチング除去した後、上記ＨＦ系エッチング溶液接
触面で還元反応を起こさない材料の膜２０を有機溶剤で
除去して形成するようにした。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明は、高融点金属ゲート電
極の形成方法に関し、特に、化合物半導体による高出力
ＦＥＴの高信頼性ゲート電極の形成方法に関するもので
ある。
【０００２】
【従来の技術】図７は、従来のプロセスフローにより形
成されたＡｕ／ＴｉＮ／ＷＳｉ積層構造のＴ型高融点金
属ゲート電極を有するＧａＡｓＭＥＳＦＥＴの断面構造
を示しており、図において、１は半絶縁性ＧａＡｓ基板
で、その上には所定深さのゲート・リセス５を有するｎ
−ＧａＡｓ活性層２が形成されている。そして上記ゲー
ト・リセス５内には断面Ｔ型のショットキ接合型の高融
点金属ゲート１００が配置されており、また該ゲート・
リセス５の両側のｎ−ＧａＡｓ活性層２上にはソース電
極３及びドレイン電極４が配置されている。
【０００３】ここで、上記高融点金属ゲート１００は、
Ｔ型形状の茎部８’を含む下層の厚さ１０００オングス
トロームのＷＳｉ膜８と、メッキ給電層としてのＴｉＮ
膜９と、厚さ４０００オングストロームのＡｕメッキ層
１１との積層構造となっており、上記ＷＳｉ膜８及びＡ
ｕメッキ層１１がそれぞれ、上記ショットキ接合型ゲー
ト１００を構成するショットキ金属層及び低抵抗金属層
となっている。
【０００４】次に、上記高融点金属ゲート電極１００の
形成プロセスフローについて図６に従い説明する。ま
ず、ｎ−ＧａＡｓ活性層２上のソース電極３，ドレイン
電極４間に所定の深さのゲート・リセス５を形成し（図
６(a) ）、膜厚約５０００オングストロームのシリコン
酸化（以下、ＳｉＯと称す）スペーサ膜６を全面に成膜
する（図６(b) ）。
【０００５】そして、上記ＳｉＯスペーサ膜６上に所定
のゲート長に相当する幅（約０．４μｍ）の開口部を有
するフォトレジストを被せてフッ素を含むガスを用いた
ＲＩＥにより、上記ゲート・リセス５の中央に相当する
上記ＳｉＯスペーサ膜６の所定位置に上記ｎ−ＧａＡｓ
活性層２の表面に達する深さのゲート・コンタクトホー
ル７を形成し（図６(c) ）、このゲート・コンタクトホ
ール７を設けたＳｉＯスペーサ膜６の全面にスパッタ法
によりＷＳｉ膜８，ＴｉＮ膜９を順次成膜する（図６
(d) ）。
【０００６】さらに、所定の大きさの開口１０ａを有す
るレジストパターン１０を形成して、その開口１０ａを
介して上記ＴｉＮ膜９をメッキ給電層としてＡｕ電解メ
ッキによりＡｕメッキ層１１を形成する（図６(e) ）。
【０００７】次に、有機溶剤により上記Ａｕメッキ用レ
ジストパターン１０を除去した後、上記Ａｕメッキ層１
１をマスクとして、上記ＴｉＮ層９，及びＷＳｉ層８を
ドライエッチング法によりゲートフィンガ形状にパター
ニング除去する（図６(f) ）。
【０００８】最後に、ＨＦ系エッチング溶液を用いて上
記ＳｉＯスペーサ膜６を除去することにより（図６(g)
）、Ｔ型形状のＡｕ／ＴｉＮ／ＷＳｉゲート電極１０
０を形成する。ここで、このＨＦ溶液によるＳｉＯスペ
ーサ膜６の除去のステップは、Ｔ型形状の笠の部分と、
ｎ−ＧａＡｓ活性層２表面との間に生じるゲート寄生容
量の低減による高周波特性の向上のためには不可欠であ
る。
【０００９】
【発明が解決しようとする課題】従来の高融点金属ゲー
ト電極１００の形成方法は、以上のようなプロセスフロ
ーにより形成され、その形成されたＴ型のＡｕ／ＴｉＮ
／ＷＳｉゲート電極１００は、ＷＳｉ膜８とｎ−ＧａＡ
ｓ活性層２との接合が熱的に極めて安定しているため、
高い信頼性を有するものとなり、かつ、その形状をＴ型
にしてゲート長を短く（約０．３μｍ）し、上部にＡｕ
メッキ層１１を設けることによりそのゲート抵抗を大幅
に低減するようにしたため、短ゲート長でも優れた高周
波特性を実現するものとなる。しかるにこの従来の高融
点金属ゲート電極１００の形成方法では、上記ＷＳｉ膜
８のスパッタ成膜時にゲート・コンタクトホール７のよ
うな幅１μｍ以下，深さ０．１μｍ以上の狭い凹部の側
壁部７ａにはＳｉが偏析し、平坦部に比べてＳｉ組成が
異常に高くなるため、ＨＦ系エッチング溶液を用いたＳ
ｉＯスペーサ膜６の除去時に、図７(a) に示したように
Ｔ型形状のゲート電極１００の茎部８’に相当する上記
側壁部７ａに成膜されたＷＳｉ膜８が上記ＨＦ系エッチ
ング溶液に溶解し易くなり、さらに、上記ＷＳｉ膜８，
ＨＦ系エッチング溶液界面では、次式 Ｗ＋３Ｈ2 Ｏ→ＷＯ3 ＋６Ｈ+ ＋６ｅ- で示されるような酸化反応が起こり、この酸化反応によ
りＷＳｉ膜８からＨＦ系エッチング溶液中にＷ，Ｓｉが
溶出して開放された電子は、上記ＷＳｉ膜８からＴｉＮ
膜９，Ａｕメッキ層１１を通ってＡｕメッキ層１１と、
ＨＦ系エッチング溶液との界面で、次式 Ｈ+ ＋ｅ- →１／２・Ｈ2 に示されるような還元反応に供給されることとなり、こ
れにより、上記ＷＳｉ膜８，および上記Ａｕメッキ層１
１がそれぞれ電極として働き、ＨＦ溶液｜ＷＳｉ｜Ａｕ
｜ＨＦ溶液からなる系が電池として作用して、この電池
反応が上述の上記側壁部７ａに成膜されたＷＳｉ膜８の
ＨＦ系エッチング溶液への溶解を加速することとなる。
【００１０】ここで、ＷＳｉ膜８とＡｕ膜１１とを絶縁
膜上に別々に成膜し、これらをＨＦ溶液中に浸してその
間の起電力を測定したところ約０．３３Ｖの起電力を生
じており、これはＷの還元電位差にほぼ一致するもので
あり、ＷＳｉ｜ＨＦ溶液｜Ａｕからなる系が電池反応を
生じていることを示した。
【００１１】そして、上述のような電池反応，およびＳ
ｉの偏析がその形成過程において発生する上記高融点金
属ゲート電極１００は、その茎部８’に局部溶解部分１
２，１３が生じるという問題があり、この高融点金属ゲ
ート電極１００をＦＩＢ（Focused Ion Beam）断面観察
すると、図７(b) に示したように、ＷＳｉ膜８の局部溶
解による欠落部分１２ａ，あるいは異常エッチング部分
１３ａ等が生じていることが判る。このようなＷＳｉ膜
８の異常溶解は、溶解したＷがリセス５表面へ再付着す
ることや、残ったＴ型形状の笠部のＷＳｉ膜８がウェハ
表面へ脱落することにより、デバイス動作特性の劣化，
信頼性の低下等の様々な問題を引き起こす原因になり、
さらに、ＨＦ系エッチング溶液中にＷが溶出してできる
タングステン酸（Ｈ2 ＷＯ4 ）は、その溶液中にアンモ
ニウムイオン、あるいはアルカリ金属イオンが存在する
と、水洗，乾燥後に（ＮＨ4 ）2 ＷＯ4 ，Ｎａ2 ＷＯ4
などのタングステン酸塩としてゲート電極１００近傍に
析出，沈澱し、金属汚染による特性劣化，および信頼性
の低下を引き起こすこととなるという問題があった。
【００１２】この発明は、上記のような問題を解消する
ためになされたもので、ＳｉＯスペーサ膜に設けたゲー
ト・コンタクトホールを用いてＴ型形状に形成するＷＳ
ｉ系高融点金属ゲート電極の形成過程において、上記Ｓ
ｉＯスペーサ膜の除去時に、該Ｔ型形状のＷＳｉ系高融
点金属ゲート電極の茎部のＨＦ系エッチング溶液による
異常溶解を抑制することができ、形状の安定化，デバイ
ス特性，信頼性の向上，さらには製造歩留りの向上を実
現することができる高融点金属ゲート電極の形成方法を
提供することを目的とする。
【００１３】
【課題を解決するための手段】この発明に係る高融点金
属ゲート電極の形成方法は、所定の形状を有するショッ
トキ接合型の高融点金属ゲート電極を形成する方法にお
いて、水素イオンを含む溶解液によって溶解可能な，所
定の開口を有するパターニングマスク層を、半導体基板
上に形成する工程と、上記パターニングマスク層上全面
に、イオン化傾向が水素より大きいゲートメタル層を形
成する工程と、上記ゲートメタル層上に、イオン化傾向
が水素より小さい所定パターンの低抵抗金属層を形成す
る工程と、上記ゲートメタル層のパターニング前，ある
いはそのパターニング後、上記低抵抗金属層の少なくと
も上面を、上記水素イオンを含む溶解液との間で還元反
応を起こさない膜で覆う工程と、上記ゲートメタル層の
パターニング後、上記パターニングマスク層を、上記水
素イオンを含む溶解液を用いて除去する工程とを含むも
のとしたものである。
【００１４】また、この発明に係る高融点金属ゲート電
極の形成方法は、シリコン酸化膜により半導体表面を被
膜し、その所定位置に所定の大きさの開口部を形成する
工程と、上記開口部を設けたシリコン酸化膜上にＷＳｉ
Ｎからなる高融点金属膜を形成する工程と、上記ＷＳｉ
Ｎ膜上に、直接，もしくは金属中間層を介して所定パタ
ーンのＡｕ膜を形成し、該ＷＳｉＮ膜，もしくは金属中
間層及びＷＳｉＮ膜を所定の形状に加工する工程と、上
記Ａｕ膜の露出面を、有機溶剤に溶解し、かつＨＦ系エ
ッチング溶液接触面で還元反応を起こさない材料の膜で
覆う工程と、上記シリコン酸化膜をＨＦ系エッチング溶
液でエッチング除去する工程と、上記ＨＦ系エッチング
溶液接触面で還元反応を起こさない材料の膜を有機溶剤
で除去する工程とを含むものとしたものである。
【００１５】また、この発明に係る高融点金属ゲート電
極の形成方法は、上記有機溶剤に溶解し、かつＨＦ系エ
ッチング溶液接触面で還元反応を起こさない材料の膜と
してフォトレジストを用いるものとしたものである。
【００１６】また、この発明に係る高融点金属ゲート電
極の形成方法は、シリコン酸化膜により半導体表面を被
膜し、その所定位置に所定の大きさの開口部を形成する
工程と、上記開口部を設けたシリコン酸化膜上にＷＳｉ
Ｎからなる高融点金属膜を形成する工程と、上記ＷＳｉ
Ｎ膜上に、直接，もしくは金属中間層を介して所定パタ
ーンのＡｕ膜を形成し、該Ａｕ膜の上面に、Ａｕと熱的
に反応せず、かつＨＦ系エッチング溶液接触面で還元反
応を起こさない導電性金属を用いて所要膜厚のキャップ
層を形成する工程と、上記ＷＳｉＮ膜，もしくは上記金
属中間層及びＷＳｉＮ膜を所定の形状に加工した後、上
記シリコン酸化膜をＨＦ系エッチング溶液でエッチング
除去する工程とを含むものとしたものである。
【００１７】また、この発明に係る高融点金属ゲート電
極の形成方法は、上記キャップ層は、その材料にタング
ステン系，もしくはモリブデン系の高融点金属を用いて
形成する高融点金属キャップ層としたものである。
【００１８】また、この発明に係る高融点金属ゲート電
極の形成方法は、上記高融点金属キャップ層は、その材
料にＷＳｉＮ，ＷＳｉ，Ｗ，またはＭｏのいずれかを用
いて形成するものである。
【００１９】また、この発明に係る高融点金属ゲート電
極の形成方法は、上記ＷＳｉＮ膜はスパッタ法により成
膜するものであり、上記金属中間層は、その材料にＴｉ
Ｎを用いて上記ＷＳｉＮ膜のスパッタ成膜後に連続して
スパッタ成膜するものであり、上記Ａｕ膜は、上記Ｔｉ
Ｎの金属中間層を給電層としてメッキ成膜するものとし
たものである。
【００２０】また、この発明に係る高融点金属ゲート電
極の形成方法は、上記ＷＳｉＮ膜はスパッタ法により成
膜するものであり、上記Ａｕ膜は、上記ＷＳｉＮ膜のス
パッタ成膜後に連続してＡｕスパッタ成膜するものとし
たものである。
【００２１】また、この発明に係る高融点金属ゲート電
極の形成方法は、上記キャップ層は、真空蒸着法もしく
はスパッタ法により成膜するものとしたものである。
【００２２】また、この発明に係る高融点金属ゲート電
極の形成方法は、上記ＷＳｉＮ膜上に形成する金属中間
層は、その材料にＡｕ，あるいはＴｉを用いて形成する
ものとしたものである。
【００２３】また、この発明に係る高融点金属ゲート電
極の形成方法は、上記シリコン酸化膜をエッチングによ
り除去する工程は、アンモニウムイオンや，アルカリ金
属イオンを含まない純粋なＨＦ水溶液を用いて行うもの
としたものである。
【００２４】
【作用】この発明においては、所定の形状を有するショ
ットキ接合型の高融点金属ゲート電極を形成する方法に
おいて、水素イオンを含む溶解液によって溶解可能な，
所定の開口を有するパターニングマスク層を、半導体基
板上に形成する工程と、上記パターニングマスク層上全
面に、イオン化傾向が水素より大きいゲートメタル層を
形成する工程と、上記ゲートメタル層上に、イオン化傾
向が水素より小さい所定パターンの低抵抗金属層を形成
する工程と、上記ゲートメタル層のパターニング前，あ
るいはそのパターニング後、上記低抵抗金属層の少なく
とも上面を、上記水素イオンを含む溶解液との間で還元
反応を起こさない膜で覆う工程と、上記ゲートメタル層
のパターニング後、上記パターニングマスク層を、上記
水素イオンを含む溶解液を用いて除去する工程とを含む
ものとしたから、上記低抵抗金属層の少なくとも上面を
覆った膜により、該低抵抗金属層で起こる還元反応を制
限して、上記ゲートメタル層と、上記低抵抗金属層と、
上記水素イオンを含む溶解液とからなる系の電池反応を
抑制することとなり、これにより上記パターニングマス
ク層を、上記水素イオンを含む溶解液を用いて除去する
ときに上記ゲートメタル層で起こる局部異常溶解を抑制
することができる。
【００２５】また、この発明においては、シリコン酸化
膜により半導体表面を被膜し、その所定位置に所定の大
きさの開口部を形成する工程と、上記開口部を設けたシ
リコン酸化膜上にＷＳｉＮからなる高融点金属膜を形成
する工程と、上記ＷＳｉＮ膜上に、直接，もしくは金属
中間層を介して所定パターンのＡｕ膜を形成し、該ＷＳ
ｉＮ膜，もしくは金属中間層及びＷＳｉＮ膜を所定の形
状に加工する工程と、上記Ａｕ膜の露出面を、有機溶剤
に溶解し、かつＨＦ系エッチング溶液接触面で還元反応
を起こさない材料の膜で覆う工程と、上記シリコン酸化
膜をＨＦ系エッチング溶液でエッチング除去する工程
と、上記ＨＦ系エッチング溶液接触面で還元反応を起こ
さない材料の膜を有機溶剤で除去する工程とを含むもの
としたから、分子間結合を強化した上記ＷＳｉＮ膜をゲ
ートメタルに用いることにより上記ＨＦ系エッチング溶
液に対する耐性を向上させ、さらに、上記Ａｕ膜の露出
面を、ＨＦ系エッチング溶液との間で還元反応を起こさ
ない材料の膜で覆うことにより、ＨＦ溶液｜ＷＳｉＮ｜
Ａｕ｜ＨＦ溶液からなる系の電池反応を防ぐこととな
り、これにより上記シリコン酸化膜をＨＦ系エッチング
溶液でエッチング除去するときに起こる高融点金属ゲー
ト電極の茎部で発生する局部異常溶解を抑制することが
できる。
【００２６】また、この発明においては、シリコン酸化
膜により半導体表面を被膜し、その所定位置に所定の大
きさの開口部を形成する工程と、上記開口部を設けたシ
リコン酸化膜上にＷＳｉＮからなる高融点金属膜を形成
する工程と、上記ＷＳｉＮ膜上に、直接，もしくは金属
中間層を介して所定パターンのＡｕ膜を形成し、該Ａｕ
膜の上面に、Ａｕと熱的に反応せず、かつＨＦ系エッチ
ング溶液接触面で還元反応を起こさない導電性金属を用
いて所要膜厚のキャップ層を形成する工程と、上記ＷＳ
ｉＮ膜，もしくは上記金属中間層及びＷＳｉＮ膜を所定
の形状に加工した後、上記シリコン酸化膜をＨＦ系エッ
チング溶液でエッチング除去する工程とを含むものとし
たから、分子間結合を強化した上記ＷＳｉＮ膜をゲート
メタルに用いることにより上記ＨＦ系エッチング溶液に
対する耐性を向上させ、さらに、上記Ａｕ膜上に形成し
たキャップ層により、上記Ａｕ膜と、上記ＨＦ系エッチ
ング溶液との接触面積を小さくして、ＨＦ溶液｜ＷＳｉ
Ｎ｜Ａｕ｜ＨＦ溶液からなる系の電池反応を抑制するこ
ととなり、これにより上記シリコン酸化膜をＨＦ系エッ
チング溶液でエッチング除去するときに高融点金属ゲー
ト電極の茎部で発生する局部異常溶解を抑制することが
できる。
【００２７】また、この発明においては、上記シリコン
酸化膜をエッチングにより除去する工程は、アンモニウ
ムイオンや，アルカリ金属イオンを含まない純粋なＨＦ
水溶液を用いて行うものとしたから、上記高融点金属ゲ
ート電極の茎部で発生する局部異常溶解を抑制すること
ができ、さらに、上記エッチング除去時に溶出するＷの
反応生成物が上記高融点金属ゲート電極近傍に析出，沈
澱することによる金属汚染を防止することとなり、これ
により金属汚染によるリーク成分の増大，ゲート耐圧の
低下を防止することができる。
【００２８】
【実施例】実施例１．以下、この発明の第１の実施例を
図について説明する。図１は、本発明の実施例１による
高融点金属ゲート電極の形成方法のプロセスフローを示
し、図２は、この実施例の電極形成方法により形成され
たＴ型の高融点金属ゲート電極を有するＧａＡｓＭＥＳ
ＦＥＴの断面構造を示している。図において、１００ａ
はゲート・リセス５内に配置されたＴ型の高融点金属ゲ
ート電極で、Ａｕ／ＴｉＮ／ＷＳｉＮ積層構造となって
いる。つまりこのＧａＡｓＭＥＳＦＥＴでは、上記ゲー
ト電極１００ａのＴ型形状の茎部８ａ’を含む下層のシ
ョットキ金属には、膜厚約１０００オングストロームの
ＷＳｉＮ膜８ａを用いており、その他の構成は従来の電
極形成方法によるものと同一である。
【００２９】次にプロセスフローについて述べる。ま
ず、ｎ−ＧａＡｓ活性層２上のソース電極３，ドレイン
電極４間に所定の深さのゲート・リセス５を形成し（図
１(a) ）、膜厚約５０００オングストロームのＳｉＯス
ペーサ膜６（Ｔ型形状形成用のパターニングマスク）を
全面に成膜する（図１(b) ）。
【００３０】そして、上記ＳｉＯスペーサ膜６上に所定
のゲート長に相当する幅（約０．４μｍ）の開口部を有
するフォトレジストを被せてフッ素を含むガスを用いた
ＲＩＥにより、該ＳｉＯスペーサ膜６の所定位置に上記
ｎ−ＧａＡｓ活性層２の表面に達する深さのゲート・コ
ンタクトホール７を形成し（図１(c) ）、このゲート・
コンタクトホール７を有するＳｉＯスペーサ膜６上の全
面に、ＷＳｉをターゲットとし、Ｎ2 ガスを含むプラズ
マを用いた反応性スパッタリングによりＷＳｉＮ膜８ａ
を成膜し、続けてＴｉＮ膜９（金属中間層）をスパッタ
成膜する（図１(d) ）。
【００３１】このとき、上記ゲート・コンタクトホール
７の側壁部７ａにおける上記ＷＳｉＮ膜８ａのＳｉの偏
析は抑制されないが、Ｓｉ−Ｎ，Ｗ−Ｎ等結合により分
子間結合力が強化されるため、図３に示した上記従来例
においては、Ｓｉの偏析したＷＳｉ膜８が単層膜だけで
もＨＦ系エッチング溶液に溶解することとなったのに対
し、上記ＷＳｉＮ膜８ａは、Ｓｉが偏析することとなる
上記ゲート・コンタクトホール７のような微細凹形状の
側壁部７ａでもＨＦ系エッチング溶液には溶解しないも
のとなる。
【００３２】次に、所定の大きさの開口１０ａを有する
レジストパターン１０を形成して、その開口１０ａを介
して上記ＴｉＮ膜９をメッキ給電層とした電解メッキに
より、その上面が所定面積であるＡｕメッキ層１１を形
成する（図１(e) ）。
【００３３】さらに、有機溶剤により上記Ａｕメッキ用
レジストパターン１０を除去した後、上記Ａｕメッキ層
１１をマスクとして、上記ＴｉＮ層９，及びＷＳｉＮ膜
８ａをドライエッチング法によりパターニング除去し
（図１(f) ）、このゲートフィンガ形状に加工したＡｕ
１１／ＴｉＮ９／ＷＳｉＮ８ａ積層膜の露出部分をフォ
トレジスト２０で被覆し（図１(g））、上記Ａｕメッキ
層１１，ＨＦ系エッチング溶液界面で起こる還元反応を
防止する。
【００３４】そして、ＨＦ系エッチング溶液を用いて上
記ＳｉＯスペーサ膜６をエッチング除去する（図１
(h））。その後、上記フォトレジストカバー２０を有機
溶剤で除去することにより（図１(i) ）、Ｔ型形状のＡ
ｕ／ＴｉＮ／ＷＳｉＮゲート電極１００ａを形成する。
【００３５】以上のように、本実施例１による高融点金
属ゲート電極１００ａの形成方法では、高融点金属ゲー
トの材料としてＷＳｉＮ膜８ａを採用したことにより、
ＨＦ系エッチング溶解に対する耐性を向上させることが
できることに加え、該高融点金属ゲート電極１００ａを
Ｔ型形状にするために用いるＳｉＯスペーサ膜６をＨＦ
系エッチング溶液を用いて除去する前に、Ａｕメッキ層
１１の露出面をフォトレジスト２０等でカバーし、これ
によりエッチング処理時に上記Ａｕメッキ層１１が直接
ＨＦ系エッチング溶液に接触することがなく、電池系が
成立しないようにしたので、Ｔ型形状の高融点ゲート電
極１００ａの茎部８ａ’における異常溶解現象の発生を
防止することができる。
【００３６】なお、本実施例１では、Ａｕメッキ層１１
と、ＷＳｉＮ膜８ａとの間にＴｉＮを用いた金属中間層
（ＴｉＮ膜）９を形成しているが、これは、その形成プ
ロセス条件において最適の材料を用いた膜、例えばＡｕ
膜，あるいはＴｉ膜を成膜しても良いものであり、ま
た、Ａｕメッキ層１１の露出面をカバーするために上記
フォトレジスト２０を用いたが、これは、有機溶剤に溶
解し、かつＨＦ系エッチング溶液接触面で還元反応を生
じない材料の膜であればどのような膜を用いても同様の
効果を得ることができるものである。
【００３７】実施例２．以下、この発明の第２の実施例
を図について説明する。図３は、本発明の実施例２によ
る高融点金属ゲート電極の形成方法を示すプロセスフロ
ー図であり、図４は、このプロセスフローにより形成さ
れたＴ型の高融点金属ゲート電極を備えたＧａＡｓＭＥ
ＳＦＥＴの断面図である。
【００３８】図４において、上記実施例１における図２
と同一符号は同一又は相当部分を示し、２１はＡｕメッ
キ層１１の上面に形成されたＷＳｉＮキャップ層であ
り、１００ｂはＷＳｉＮ膜８ａ，ＴｉＮ膜９，Ａｕメッ
キ層１１，ＷＳｉＮキャップ層２１の積層構造を有する
Ｔ型の高融点金属ゲート電極である。
【００３９】本実施例２による高融点金属ゲート電極１
００ｂの形成プロセスフローは、ＷＳｉＮ膜８ａおよび
ＴｉＮ膜９をスパッタ成膜する図３(d) に示したステッ
プまでは上記実施例１における図１(d) に示したステッ
プまでと同様であり、以下に、図３(e) に示したステッ
プ以降のプロセスフローについて述べる。
【００４０】まず、図３(e) では、所定の大きさの開口
１０ａを有するレジストパターン１０を形成し、その開
口１０ａを介して、ＴｉＮ膜９をメッキ給電層とした電
解メッキによりＡｕメッキ層１１を形成した後、引き続
いてＷＳｉＮキャップ層２１を所要の厚さでスパッタ成
膜する。このとき、次の図３(f) において上記ＷＳｉＮ
キャップ層２１もエッチングされるので、該ＷＳｉＮキ
ャップ膜２１の成膜時の厚さは、ドライエッチング後に
も１０ｎｍ以上の膜厚が残るように設定しておく必要が
ある。
【００４１】そして、有機溶剤により上記メッキ用レジ
ストパターン１０を除去した後、上記ＷＳｉＮキャップ
層２１，およびＡｕメッキ層１１をマスクとしたドライ
エッチングによりＴｉＮ膜９，ＷＳｉＮ膜８ａをパター
ニング除去する（図３(f) ）。
【００４２】その後、ＨＦ系エッチング溶液でＳｉＯス
ペーサ膜６をエッチング除去することにより（図３(g)
）、Ｔ型形状のＷＳｉＮ／Ａｕ／ＴｉＮ／ＷＳｉＮゲ
ート電極１００ｂを形成する。
【００４３】ところで従来、例えば特開昭６１−１３４
０７２号公報には、その表面及び裏面を高融点シリサイ
ド層でサンドイッチ状に覆われて形成された高融点金属
からなるゲートを備えたＭＯＳ型ＦＥＴが示されてい
る。しかるに、この公報記載の技術は、上記ゲートを高
融点シリサイド層で覆うことにより、ゲート抵抗を小さ
くし、耐熱性，耐薬品性，耐酸化性および高周波特性に
優れたゲート構造とすることを目的とするものであり、
本実施例２による高融点金属ゲート電極１００ｂのよう
に、その上部にＡｕメッキ層１１を有し高周波特性に優
れたＴ型のＷＳｉ系高融点金属ゲート電極の形成過程に
おいて、ＨＦ溶液｜ＷＳｉＮ｜Ａｕ｜ＨＦ溶液からなる
電池系の上記Ａｕメッキ層１１，ＨＦ系エッチング溶液
界面での還元反応を制限し、この電池反応によるゲート
電極の茎部８ａ’の異常溶解現象を抑制するために上記
Ａｕメッキ層１１の上面にＷＳｉＮキャップ層２１を形
成したものではない。
【００４４】また、特開平５−１０２５２４号公報に
は、その有する半導体層上の電極を、エッチング液で浸
食されない材料層で覆うようにした半導体素子が示され
ている。しかるに、この公報記載の技術は、ダイシング
後のダイシング面の歪み除去用のウェットエッチング時
などに上記電極がエッチング液により浸食されることを
防止し、電極剥がれを防止することを目的として、上記
電極をエッチング液で浸食されない材料層で覆うように
したものであり、やはり、本実施例２による高融点金属
ゲート電極１００ｂのように、上記Ａｕメッキ層１１，
ＨＦ系エッチング溶液界面での還元反応を制限し、電池
反応によるゲート電極の茎部８ａ’の異常溶解現象を抑
制することを目的として、上記Ａｕメッキ層１１の上面
にＷＳｉＮキャップ層２１を形成したものではない。
【００４５】以上のように、本実施例２による高融点金
属ゲート電極１００ｂの形成方法では、高融点金属ゲー
トの成膜材料にＷＳｉＮを用いるようにしたので、ＨＦ
系エッチング溶液に対する耐性を向上させることがで
き、上記Ａｕメッキ層１１の上面に所要厚のＷＳｉＮキ
ャップ層２１を形成して、ＴｉＮ膜９，ＷＳｉＮ膜８ａ
のドライエッチング後にも該ＷＳｉＮキャップ層２１が
所定厚で残るようにし、ＳｉＯスペーサ膜６をＨＦ系エ
ッチング溶液により除去するようにしたので、上記Ｓｉ
Ｏスペーサ膜６のエッチング時（図３(g) ）に、上記Ａ
ｕメッキ層１１の側壁部１１ａが上記ＨＦ系エッチング
溶液に接触するが、その接触面積は上記ＷＳｉＮキャッ
プ膜２１を形成したことにより大幅に制限されることに
よって、ＨＦ溶液｜ＷＳｉＮ｜Ａｕ｜ＨＦ溶液からなる
電池系の成立が抑制され、更に、上記ＷＳｉＮ膜８ａの
Ｗ，ＳｉのＨＦ系エッチング溶液への溶出に上記ＷＳｉ
Ｎキャップ層２１からのＷ，Ｓｉの溶出が加わることに
よって、これが上記電池系の成立がさらに抑制されるこ
ととなり、これによりＴ型形状のゲート電極１００ｂに
おける茎部８ａ’のＷＳｉＮ膜８ａの異常溶解を減少さ
せることができる。さらに、本実施例２では、高融点金
属のＷＳｉＮを用いたキャップ層２１としたので、この
後の工程において、該ＷＳｉＮキャップ層２１はバリア
層として用いることができ、上記Ａｕメッキ層１１と、
その上に積層する配線メタルとのミキシングを防止する
ことができる効果がある。
【００４６】なお、本実施例２では、上記Ａｕメッキ層
１１と、ＨＦ系エッチング溶液との接触面積を減少させ
るためにＷＳｉＮからなるキャップ層２１を設けたが、
ＷＳｉＮに限らず、ＷＳｉ，Ｗ，またはＭｏ等の高融点
金属を用いた場合には、ＷＳｉＮを用いた場合と同様の
効果を有するものとすることができ、また、Ａｕと熱的
に反応せずかつＨＦ系エッチング溶液接触面で還元電極
反応を生じることのない導電性金属を用いるのであれ
ば、上述の異常溶解現象を抑制することができる。
【００４７】実施例３．図５は、この発明の第３の実施
例による高融点金属ゲート電極の形成プロセスフローを
図であり、図５において、上記実施例１における図１と
同一符号は同一又は相当部分を示し、１１’はＷＳｉＮ
膜８ａ上に直接形成されたＡｕ層である。
【００４８】上記実施例１では、ＷＳｉＮ膜８ａ上にＴ
ｉＮ膜（金属中間層）９を形成した後、これを給電層と
してＡｕメッキ層１１をメッキ成膜していたが、本実施
例３は、図５に示したように、上記ＷＳｉＮ膜８ａのス
パッタ成膜後に連続して、マスク１０’を用いて所定の
形状になるようにしてＡｕ層１１’をスパッタ成膜する
ようにしたものである。
【００４９】また、上記Ａｕ層１１’は、スパッタ法に
代えて、真空蒸着法により成膜するようにしても良く、
上記実施例２の形成プロセスフローにおいても同様に、
Ａｕメッキ層１１に代えて、スパッタ法，もしくは真空
蒸着法によるＡｕ層１１’を形成するようにしても良
い。
【００５０】上述のような高融点金属ゲート電極の形成
方法によっても上記実施例１，２と同様の効果を得るこ
とができる。
【００５１】実施例４．本実施例４は、上記実施例１に
おける図１(h）に示したステップ，あるいは上記実施例
２における図２(g) に示したステップで行う，ＳＩＯス
ペーサ膜６のエッチング除去時に、上記ＨＦ系エッチン
グ溶液に代えて、アンモニウムイオンやアルカリ金属イ
オンを含まない純粋なＨＦ水溶液を用いるようにしたも
のである。
【００５２】このような本実施例４による高融点金属ゲ
ート電極の形成方法によれば、異常溶解現象を抑制でき
る効果に加えて、エッチング除去時に上記ＷＳｉＮ膜８
ａから溶出したＷの反応生成物がゲート・リセス５に析
出，沈澱することによるゲート電極近傍の金属汚染が生
じないので、このゲート電極形成プロセスの後に行う水
洗工程の作業を容易にすることができ、金属汚染による
リーク成分の増大，およびゲート耐圧の低下を抑えるこ
とによりデバイス特性の劣化を防ぎ、信頼性を向上させ
ることができる効果がある。
【００５３】
【発明の効果】以上のように、この発明によれば、所定
の形状を有するショットキ接合型の高融点金属ゲート電
極を形成する方法において、水素イオンを含む溶解液に
よって溶解可能な，所定の開口を有するパターニングマ
スク層を、半導体基板上に形成する工程と、上記パター
ニングマスク層上全面に、イオン化傾向が水素より大き
いゲートメタル層を形成する工程と、上記ゲートメタル
層上に、イオン化傾向が水素より小さい所定パターンの
低抵抗金属層を形成する工程と、上記ゲートメタル層の
パターニング前，あるいはそのパターニング後、上記低
抵抗金属層の少なくとも上面を、上記水素イオンを含む
溶解液との間で還元反応を起こさない膜で覆う工程と、
上記ゲートメタル層のパターニング後、上記パターニン
グマスク層を、上記水素イオンを含む溶解液を用いて除
去する工程とを含むものとしたので、上記低抵抗金属層
の少なくとも上面を覆った膜により、上記ゲートメタル
層と、上記低抵抗金属層と、上記水素イオンを含む溶解
液とからなる系の電池反応を抑制することができ、上記
パターニングマスク層を、上記水素イオンを含む溶解液
を用いて除去するときに上記ゲートメタル層で起こる局
部異常溶解を抑制することができる。
【００５４】また、この発明によれば、所定の形状を有
するショットキ接合型の高融点金属ゲート電極を形成す
る方法において、シリコン酸化膜により半導体表面を被
膜し、その所定位置に所定の大きさの開口部を形成する
工程と、上記開口部を設けたシリコン酸化膜上にＷＳｉ
Ｎからなる高融点金属膜を形成する工程と、上記ＷＳｉ
Ｎ膜上に、直接，もしくは金属中間層を介して所定パタ
ーンのＡｕ膜を形成し、該ＷＳｉＮ膜，もしくは金属中
間層及びＷＳｉＮ膜を所定の形状に加工する工程と、上
記Ａｕ膜の露出面を、有機溶剤に溶解し、かつＨＦ系エ
ッチング溶液接触面で還元反応を起こさない材料の膜で
覆う工程と、上記シリコン酸化膜をＨＦ系エッチング溶
液でエッチング除去する工程と、上記ＨＦ系エッチング
溶液接触面で還元反応を起こさない材料の膜を有機溶剤
で除去する工程とを含むものとしたので、上記ＷＳｉＮ
膜により上記ＨＦ系エッチング溶液に対する耐性を向上
させ、かつ、上記Ａｕ膜の露出面を覆った膜によりＨＦ
溶液｜ＷＳｉＮ｜Ａｕ｜ＨＦ溶液からなる系の電池反応
を防止して、上記シリコン酸化膜をＨＦ系エッチング溶
液でエッチング除去することができ、このエッチング除
去時に起こる高融点金属ゲート電極の茎部で発生する局
部異常溶解を抑制することができ、その電極形状の安定
化，デバイス特性，および信頼性の向上，さらには製造
歩留りの向上を実現することができる効果がある。
【００５５】また、この発明によれば、所定の形状を有
するショットキ接合型の高融点金属ゲート電極を形成す
る方法において、シリコン酸化膜により半導体表面を被
膜し、その所定位置に所定の大きさの開口部を形成する
工程と、上記開口部を設けたシリコン酸化膜上にＷＳｉ
Ｎからなる高融点金属膜を形成する工程と、上記ＷＳｉ
Ｎ膜上に、直接，もしくは金属中間層を介して所定パタ
ーンのＡｕ膜を形成し、該Ａｕ膜の上面に、Ａｕと熱的
に反応せず、かつＨＦ系エッチング溶液接触面で還元反
応を起こさない導電性金属を用いて所要膜厚のキャップ
層を形成する工程と、上記ＷＳｉＮ膜，もしくは上記金
属中間層及びＷＳｉＮ膜を所定の形状に加工した後、上
記シリコン酸化膜をＨＦ系エッチング溶液でエッチング
除去する工程とを含むものとしたので、上記ＷＳｉＮ膜
により上記ＨＦ系エッチング溶液に対する耐性を向上さ
せ、かつ、上記Ａｕ膜上に形成したキャップ層で上記Ａ
ｕ膜と、上記ＨＦ系エッチング溶液との接触面積を小さ
くすることにより、ＨＦ溶液｜ＷＳｉＮ｜Ａｕ｜ＨＦ溶
液からなる系の電池反応を抑制して、上記シリコン酸化
膜をＨＦ系エッチング溶液でエッチング除去することが
でき、このエッチング除去時に起こる高融点金属ゲート
電極の茎部で発生する局部異常溶解を抑制することがで
き、その電極形状の安定化，デバイス特性，信頼性の向
上，および製造歩留りの向上を実現することができる。
【００５６】また、この発明によれば、上記シリコン酸
化膜をエッチングにより除去する工程は、アンモニウム
イオンや，アルカリ金属イオンを含まない純粋なＨＦ水
溶液を用いて行うものとしたので、上記エッチング除去
時に溶出するＷの反応生成物が上記高融点金属ゲート電
極近傍に析出，沈澱することによる金属汚染を防止する
ことができ、このゲート電極形成プロセスの後に行う水
洗工程の作業を容易にすることができ、デバイス特性の
劣化を防ぎ、信頼性を向上させることができる高融金属
ゲート電極の形成方法が得られる効果がある。
【図面の簡単な説明】
【図１】本発明の第１の実施例による高融点金属ゲート
電極の形成方法を示すプロセスフロー図。
【図２】本発明の第１の実施例によるプロセスフローで
形成した高融点金属ゲート電極を備えたＧａＡｓＭＥＳ
ＦＥＴの構造を示す断面図。
【図３】本発明の第２の実施例による高融点金属ゲート
電極の形成方法を示すプロセスフロー図。
【図４】本発明の第２の実施例によるプロセスフローで
形成した高融点金属ゲート電極を備えたＧａＡｓＭＥＳ
ＦＥＴの構造を示す断面図。
【図５】本発明の第３の実施例による高融点金属ゲート
電極の形成方法を示すプロセスフロー図。
【図６】従来の高融点金属ゲート電極の形成方法を示す
プロセスフロー図。
【図７】従来のプロセスフローで形成した高融点金属ゲ
ート電極を備えたＧａＡｓＭＥＳＦＥＴの構造を示す断
面図、および該高融点金属ゲート電極の茎部の異常溶解
現象を示す図。
【符号の説明】
１ 半絶縁性ＧａＡｓ基板 ２ ｎ−ＧａＡｓ活性層 ３ ソース電極 ４ ドレイン電極 ５ ゲート・リセス ６ ＳｉＯスペーサ膜 ７ ゲート・コンタクトホール ８ ＷＳｉ膜 ８’ 茎部 ８ａ ＷＳｉＮ膜 ８ａ’ 茎部 ９ ＴｉＮ膜 １０ Ａｕメッキ用レジストパターン １０’ マスク １１ Ａｕメッキ層 １１’ Ａｕ層 １１ａ Ａｕメッキ層側壁部 １２，１３ ＷＳｉ膜８の局部溶解部分 １２ａ ＷＳｉ膜８の局部溶解（欠落）部分 １３ａ ＷＳｉ膜８の局部溶解（異常エッチング）
部分 ２０ フォトレジストカバー ２１ ＷＳｉＮキャップ層 １００ 高融点金属ゲート電極（Ａｕ／ＴｉＮ／Ｗ
Ｓｉ） １００ａ 高融点金属ゲート電極（Ａｕ／ＴｉＮ／Ｗ
ＳｉＮ） １００ｂ 高融点金属ゲート電極（ＷＳｉＮ／Ａｕ／
ＴｉＮ／ＷＳｉＮ）
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 29/417 29/78 21/336 7376−4Ｍ Ｈ０１Ｌ 29/50 Ｊ 7514−4Ｍ 29/78 ３０１ Ｐ

Claims (11)

    【特許請求の範囲】
  1. 【請求項１】 所定の形状を有するショットキ接合型の
    高融点金属ゲート電極を形成する方法において、 水素イオンを含む溶解液によって溶解可能な，所定の開
    口を有するパターニングマスク層を、半導体基板上に形
    成する工程と、 上記パターニングマスク層上全面に、イオン化傾向が水
    素より大きいゲートメタル層を形成する工程と、 上記ゲートメタル層上に、イオン化傾向が水素より小さ
    い所定パターンの低抵抗金属層を形成する工程と、 上記ゲートメタル層のパターニング前，あるいはそのパ
    ターニング後、上記低抵抗金属層の少なくとも上面を、
    上記水素イオンを含む溶解液との間で還元反応を起こさ
    ない膜で覆う工程と、 上記ゲートメタル層のパターニング後、上記パターニン
    グマスク層を、上記水素イオンを含む溶解液を用いて除
    去する工程とを含むことを特徴とする高融点金属ゲート
    電極の形成方法。
  2. 【請求項２】 所定の形状を有するショットキ接合型の
    高融点金属ゲート電極を形成する方法において、 シリコン酸化膜により半導体表面を被膜し、その所定位
    置に所定の大きさの開口部を形成する工程と、 上記開口部を設けたシリコン酸化膜上にＷＳｉＮからな
    る高融点金属膜を形成する工程と、 上記ＷＳｉＮ膜上に、直接，もしくは金属中間層を介し
    て所定パターンのＡｕ膜を形成した後、該ＷＳｉＮ膜，
    もしくは金属中間層及びＷＳｉＮ膜を所定の形状に加工
    する工程と、 上記Ａｕ膜の露出面を、有機溶剤に溶解しかつＨＦ系エ
    ッチング溶液接触面で還元反応を起こさない材料の膜で
    覆う工程と、 上記シリコン酸化膜をＨＦ系エッチング溶液でエッチン
    グ除去する工程と、 上記ＨＦ系エッチング溶液接触面で還元反応を起こさな
    い材料の膜を有機溶剤で除去する工程とを含むことを特
    徴とする高融点金属ゲート電極の形成方法。
  3. 【請求項３】 請求項２記載の高融点金属ゲートの形成
    方法において、 上記有機溶剤に溶解し、かつＨＦ系エッチング溶液接触
    面で還元反応を起こさない材料の膜としてフォトレジス
    トを用いることを特徴とする高融点金属ゲート電極の形
    成方法。
  4. 【請求項４】 所定の形状を有するショットキ接合型の
    高融点金属ゲート電極を形成する方法において、 シリコン酸化膜により半導体表面を被膜し、その所定位
    置に所定の大きさの開口部を形成する工程と、 上記開口部を設けたシリコン酸化膜上にＷＳｉＮからな
    る高融点金属膜を形成する工程と、 上記ＷＳｉＮ膜上に、直接，もしくは金属中間層を介し
    て所定パターンのＡｕ膜を形成し、該Ａｕ膜の上面に、
    Ａｕと熱的に反応せずかつＨＦ系エッチング溶液接触面
    で還元反応を起こさない導電性金属を用いて所要膜厚の
    キャップ層を形成する工程と、 上記ＷＳｉＮ膜，もしくは上記金属中間層及びＷＳｉＮ
    膜を所定の形状に加工した後、上記シリコン酸化膜をＨ
    Ｆ系エッチング溶液でエッチング除去する工程とを含む
    ことを特徴とする高融点金属ゲート電極の形成方法。
  5. 【請求項５】 請求項４記載の高融点金属ゲート電極の
    形成方法において、 上記キャップ層は、その材料にタングステン系，もしく
    はモリブデン系の高融点金属を用いて形成した高融点金
    属キャップ層であることを特徴とする高融点金属ゲート
    電極の形成方法。
  6. 【請求項６】 請求項５記載の高融点金属ゲート電極の
    形成方法において、 上記高融点金属キャップ層は、ＷＳｉＮ，ＷＳｉ，Ｗ，
    またはＭｏのいずれかを用いて形成することを特徴とす
    る高融点金属ゲート電極の形成方法。
  7. 【請求項７】 請求項２ないし６のいずれかに記載の高
    融点金属ゲート電極の形成方法において、 上記ＷＳｉＮ膜は、スパッタ法により成膜するものであ
    り、 上記金属中間層は、その材料にＴｉＮを用い、上記ＷＳ
    ｉＮ膜のスパッタ成膜後に連続してスパッタ成膜するも
    のであり、 上記Ａｕ膜は、上記ＴｉＮの金属中間層を給電層として
    メッキ成膜するものであることを特徴とする高融点金属
    ゲート電極の形成方法。
  8. 【請求項８】 請求項２ないし６のいずれかに記載の高
    融点金属ゲート電極の形成方法において、 上記ＷＳｉＮ膜は、スパッタ法により成膜するものであ
    り、 上記Ａｕ膜は、上記ＷＳｉＮ膜のスパッタ成膜後に連続
    してスパッタ成膜するものであることを特徴とする高融
    点金属ゲート電極の形成方法。
  9. 【請求項９】 請求項４ないし８のいずれかに記載の高
    融点金属ゲート電極の形成方法において、 上記キャップ層は、真空蒸着法もしくはスパッタ法によ
    り成膜するものであることを特徴とする高融点金属ゲー
    ト電極の形成方法。
  10. 【請求項１０】 請求項２ないし９のいずれかに記載の
    高融点金属ゲート電極の形成方法において、 上記ＷＳｉＮ膜上に形成する金属中間層は、その材料に
    Ａｕ，あるいはＴｉを用いて形成するものであることを
    特徴とする高融点金属ゲート電極の形成方法。
  11. 【請求項１１】 請求項２ないし１０のいずれかに記載
    の高融点金属ゲート電極の形成方法において、 上記シリコン酸化膜をエッチングにより除去する工程
    は、アンモニウムイオン，及びアルカリ金属イオンを含
    まない純粋なＨＦ水溶液を用いて行うものであることを
    特徴とする高融点金属ゲート電極の形成方法。
JP5232125A 1993-09-20 1993-09-20 高融点金属ゲート電極の形成方法 Pending JPH0786310A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP5232125A JPH0786310A (ja) 1993-09-20 1993-09-20 高融点金属ゲート電極の形成方法
US08/304,852 US5496748A (en) 1993-09-20 1994-09-13 Method for producing refractory metal gate electrode
DE69434162T DE69434162T2 (de) 1993-09-20 1994-09-15 Verfahren zur Herstellung einer Gate-Elektrode aus schwerschmelzendem Metall
EP94114554A EP0644583B1 (en) 1993-09-20 1994-09-15 Method for producing refractory metal gate electrode

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5232125A JPH0786310A (ja) 1993-09-20 1993-09-20 高融点金属ゲート電極の形成方法

Publications (1)

Publication Number Publication Date
JPH0786310A true JPH0786310A (ja) 1995-03-31

Family

ID=16934399

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5232125A Pending JPH0786310A (ja) 1993-09-20 1993-09-20 高融点金属ゲート電極の形成方法

Country Status (4)

Country Link
US (1) US5496748A (ja)
EP (1) EP0644583B1 (ja)
JP (1) JPH0786310A (ja)
DE (1) DE69434162T2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7964486B2 (en) 2007-02-07 2011-06-21 Eudyna Devices Inc. Field effect transistor and method for fabricating the same
JP2013258368A (ja) * 2012-06-14 2013-12-26 Toshiba Corp 半導体装置
US10686053B2 (en) 2017-09-12 2020-06-16 Sumitomo Electric Device Innovations, Inc. Process of forming high electron mobility transistor (HEMT) and HEMT formed by the same

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0897236A (ja) * 1994-09-27 1996-04-12 Mitsubishi Electric Corp 半導体装置の電極，及びその製造方法
JP3380344B2 (ja) * 1994-11-30 2003-02-24 富士通株式会社 半導体装置及びその製造方法
KR0161917B1 (ko) * 1995-08-22 1999-02-01 구자홍 반도체소자 제조방법
US5688703A (en) * 1995-09-05 1997-11-18 Motorola, Inc. Method of manufacturing a gate structure for a metal semiconductor field effect transistor
US6075262A (en) * 1995-09-21 2000-06-13 Fujitsu Limited Semiconductor device having T-shaped gate electrode
KR100206876B1 (ko) * 1995-12-28 1999-07-01 구본준 모스전계효과트랜지스터 제조방법
JPH09275209A (ja) 1996-04-04 1997-10-21 Honda Motor Co Ltd 高電子移動度トランジスタ及びその製造方法
JP3047832B2 (ja) * 1996-10-03 2000-06-05 日本電気株式会社 半導体装置の製造方法
JP3120754B2 (ja) * 1997-05-29 2000-12-25 日本電気株式会社 半導体装置およびその製造方法
US6339246B1 (en) * 1998-12-11 2002-01-15 Isik C. Kizilyalli Tungsten silicide nitride as an electrode for tantalum pentoxide devices
US6596598B1 (en) * 2000-02-23 2003-07-22 Advanced Micro Devices, Inc. T-shaped gate device and method for making
US20040018738A1 (en) * 2002-07-22 2004-01-29 Wei Liu Method for fabricating a notch gate structure of a field effect transistor
US7045404B2 (en) * 2004-01-16 2006-05-16 Cree, Inc. Nitride-based transistors with a protective layer and a low-damage recess and methods of fabrication thereof
US10559470B2 (en) * 2018-01-22 2020-02-11 Globalfoundries Inc. Capping structure
US12520533B2 (en) 2021-10-27 2026-01-06 Win Semiconductors Corp. Transistor device and gate structure

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4213840A (en) * 1978-11-13 1980-07-22 Avantek, Inc. Low-resistance, fine-line semiconductor device and the method for its manufacture
JPH0697693B2 (ja) * 1984-12-05 1994-11-30 株式会社東芝 Ｍｏｓ型ｆｅｔのゲート構造の製造方法
JPH07111978B2 (ja) * 1986-02-24 1995-11-29 日本電気株式会社 半導体素子の製造方法
JPS62283673A (ja) * 1986-06-02 1987-12-09 Nec Corp 電界効果トランジスタの製造方法
JPS641278A (en) * 1987-06-23 1989-01-05 Fujitsu Ltd Manufacture of semiconductor device
JP2655414B2 (ja) * 1988-03-25 1997-09-17 日本電気株式会社 砒化ガリウム電界効果型トランジスタの製造方法
JPH02103939A (ja) * 1988-10-12 1990-04-17 Mitsubishi Electric Corp 半導体装置の製造方法
US5041393A (en) * 1988-12-28 1991-08-20 At&T Bell Laboratories Fabrication of GaAs integrated circuits
JPH03148837A (ja) * 1989-11-06 1991-06-25 Sumitomo Electric Ind Ltd 電界効果トランジスタの製造方法
JPH05102524A (ja) * 1991-10-11 1993-04-23 Oki Electric Ind Co Ltd 半導体素子
EP0592064B1 (en) * 1992-08-19 1998-09-23 Mitsubishi Denki Kabushiki Kaisha Method of producing a field effect transistor

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7964486B2 (en) 2007-02-07 2011-06-21 Eudyna Devices Inc. Field effect transistor and method for fabricating the same
US8188520B2 (en) 2007-02-07 2012-05-29 Eudyna Devices Inc. Field effect transistor and method for fabricating the same
JP2013258368A (ja) * 2012-06-14 2013-12-26 Toshiba Corp 半導体装置
US10686053B2 (en) 2017-09-12 2020-06-16 Sumitomo Electric Device Innovations, Inc. Process of forming high electron mobility transistor (HEMT) and HEMT formed by the same
US10896970B2 (en) 2017-09-12 2021-01-19 Sumitomo Electric Device Innovations, Inc. Process of forming high electron mobility transistor (HEMT) and HEMT formed by the same

Also Published As

Publication number Publication date
EP0644583B1 (en) 2004-12-01
DE69434162D1 (de) 2005-01-05
DE69434162T2 (de) 2005-11-03
EP0644583A1 (en) 1995-03-22
US5496748A (en) 1996-03-05

Similar Documents

Publication Publication Date Title
JPH0786310A (ja) 高融点金属ゲート電極の形成方法
US7078777B2 (en) Semiconductor device having a low-resistance gate electrode
JPH0354464B2 (ja)
JPH08330575A (ja) Ｈｉｇｆｅｔおよび方法
JPH0219975B2 (ja)
JPH1187695A (ja) 半導体装置の製造方法
US4312113A (en) Method of making field-effect transistors with micron and submicron gate lengths
US4310570A (en) Field-effect transistors with micron and submicron gate lengths
JP2675713B2 (ja) 半導体装置及びその製造方法
JP3396579B2 (ja) Ｎ−型ｈｉｇｆｅｔおよび方法
US4312112A (en) Method of making field-effect transistors with micron and submicron gate lengths
US6617660B2 (en) Field effect transistor semiconductor and method for manufacturing the same
JPS61267365A (ja) 半導体装置
US20030222320A1 (en) Prevention of defects in forming a metal silicide layer
JPS5961147A (ja) 半導体装置の製造方法
JP2870522B2 (ja) 半導体装置の製造方法
US6300190B1 (en) Method for fabricating semiconductor integrated circuit device
JP3332326B2 (ja) 半導体ウエハ上への電極形成方法
JPH063814B2 (ja) 半導体装置の製造方法
JP2000174259A (ja) 半導体素子の製造方法
JPH0472382B2 (ja)
JPS6195517A (ja) 半導体装置の製造方法
JP3070540B2 (ja) 化合物半導体装置の製造方法
JP3407763B2 (ja) 薄膜トランジスタの製造方法
JPH0574817A (ja) 半導体装置の製造方法