JPH0786988B2 - Vtrコントロールヘツドドライバー - Google Patents
VtrコントロールヘツドドライバーInfo
- Publication number
- JPH0786988B2 JPH0786988B2 JP1316009A JP31600989A JPH0786988B2 JP H0786988 B2 JPH0786988 B2 JP H0786988B2 JP 1316009 A JP1316009 A JP 1316009A JP 31600989 A JP31600989 A JP 31600989A JP H0786988 B2 JPH0786988 B2 JP H0786988B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- transistor
- constant current
- signal
- response
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Recording Or Reproducing By Magnetic Means (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明はVTRのコントロールヘツドドライバーに関す
るものである。
るものである。
従来のVTRコントロールヘツドドライバの回路図を第2
図に示す。図において、(1),(3)はコントロール
ヘツドに電流を流すPNPトランジスタ(以下PNPTrと呼
ぶ)、(2),(4)も同じくヘツドに電流を流すNPNT
r、(22),(23)はPNPのベース電流を制御する抵抗、
(24),(25)はPNPTr(1),(3)をコントロール
するスイツチングTr、(21)は入力信号を反転させるイ
ンバータ、(20)はヘツドコイル、(19)はヘツドコイ
ル(20)の電流を制御する抵抗Aはヘツドコイル(20)
に流す電流の方向決定する信号の入力端子、B,Cはヘツ
ドドライバーの出力端子である。
図に示す。図において、(1),(3)はコントロール
ヘツドに電流を流すPNPトランジスタ(以下PNPTrと呼
ぶ)、(2),(4)も同じくヘツドに電流を流すNPNT
r、(22),(23)はPNPのベース電流を制御する抵抗、
(24),(25)はPNPTr(1),(3)をコントロール
するスイツチングTr、(21)は入力信号を反転させるイ
ンバータ、(20)はヘツドコイル、(19)はヘツドコイ
ル(20)の電流を制御する抵抗Aはヘツドコイル(20)
に流す電流の方向決定する信号の入力端子、B,Cはヘツ
ドドライバーの出力端子である。
次に動作について説明をする。
入力端子AにHの信号が入ると、Tr(2),(25)がON
をしてPNPTr(3)もONする。Tr(1),(4),(2
4)はこの時OFFなので、ヘツドコイル(20)に流れる電
流はPNPTr(3)→出力端子C→ヘツドコイル(20)→
出力端子B→NPNTr(2)となる。
をしてPNPTr(3)もONする。Tr(1),(4),(2
4)はこの時OFFなので、ヘツドコイル(20)に流れる電
流はPNPTr(3)→出力端子C→ヘツドコイル(20)→
出力端子B→NPNTr(2)となる。
また、入力端子AにLが入力されると上記とは逆にTr
(4),(1),(24)がONをしてTr(2),(3),
(25)がOFFとなり、ヘツドコイル(20)に流れる電流
はPNP(1)→出力端子B→ヘツドコイル(20)→出力
端子C→Tr(4)となる。
(4),(1),(24)がONをしてTr(2),(3),
(25)がOFFとなり、ヘツドコイル(20)に流れる電流
はPNP(1)→出力端子B→ヘツドコイル(20)→出力
端子C→Tr(4)となる。
このようにして、ヘツドコイル(20)に流れる電流の方
向によって、磁気テープに書込まれる磁化の方向性が決
定される。そして、S極とN極という2つの極によって
VTRのコントロールトラックが磁化されて、コントロー
ル信号が記録される。
向によって、磁気テープに書込まれる磁化の方向性が決
定される。そして、S極とN極という2つの極によって
VTRのコントロールトラックが磁化されて、コントロー
ル信号が記録される。
なお、磁気テープに記録されるコントロール信号は、S
極/N極が等間隔で記録されたものである。
極/N極が等間隔で記録されたものである。
従来のVTRコントロールヘツドドライバーは以上のよう
に構成されていたので、コントロールヘツドに流れる電
流はTr(1),(2),(3),(4)を飽和させて使
用するために、抵抗(19)により制御しており、電源電
圧が変動すると抵抗(19)の両端の電圧が変化したり、
VTRテープが回転するとコントロールヘツドの抵抗分が
変動することにより、ヘツドに流れる電流が変動し、VT
Rのコントロールトラツクを磁化するのにばらつきが出
るという問題点があつた。
に構成されていたので、コントロールヘツドに流れる電
流はTr(1),(2),(3),(4)を飽和させて使
用するために、抵抗(19)により制御しており、電源電
圧が変動すると抵抗(19)の両端の電圧が変化したり、
VTRテープが回転するとコントロールヘツドの抵抗分が
変動することにより、ヘツドに流れる電流が変動し、VT
Rのコントロールトラツクを磁化するのにばらつきが出
るという問題点があつた。
この発明は上記のような問題点を解消するためになされ
たもので、電源電圧の変動やコイルの抵抗分の変動に対
しても安定したコイル電流を得るVTRコントロールヘツ
ドドライバを得ることを目的とする。
たもので、電源電圧の変動やコイルの抵抗分の変動に対
しても安定したコイル電流を得るVTRコントロールヘツ
ドドライバを得ることを目的とする。
この発明に係るVTRヘッドドライバーは、第1または第
2の信号に応答して、ヘッドコイルの一方方向またはそ
の逆方向に電流を流すVTRコントロールヘッドドライバ
ーであって、各々のエミッタがともに電源電位のライン
に接続され、各々のコレクタがそれぞれ前記ヘッドコイ
ルの一方端および他方端に接続される第1および第2の
PNPトランジスタと、各々のエミッタがともに接地電位
のラインに接続され、各々のコレクタがそれぞれ前記ヘ
ッドコイルの一方端および他方端に接続される第1およ
び第2のNPNトランジスタと、前記第1の信号に応答し
て、前記第1のPNPトラジスタおよび前記第2のNPNトラ
ンジスタのうちの一方が導通し他方が一定の電流を流す
ように各トランジスタのベース電位を制御し、前記第2
の信号に応答して、前記第2のPNPトランジスタおよび
前記第1のNPNトランジスタのうちの一方が導通し他方
が一定の電流を流すように各トランジスタのベース電位
を制御する制御回路とを備えたことを特徴としている。
2の信号に応答して、ヘッドコイルの一方方向またはそ
の逆方向に電流を流すVTRコントロールヘッドドライバ
ーであって、各々のエミッタがともに電源電位のライン
に接続され、各々のコレクタがそれぞれ前記ヘッドコイ
ルの一方端および他方端に接続される第1および第2の
PNPトランジスタと、各々のエミッタがともに接地電位
のラインに接続され、各々のコレクタがそれぞれ前記ヘ
ッドコイルの一方端および他方端に接続される第1およ
び第2のNPNトランジスタと、前記第1の信号に応答し
て、前記第1のPNPトラジスタおよび前記第2のNPNトラ
ンジスタのうちの一方が導通し他方が一定の電流を流す
ように各トランジスタのベース電位を制御し、前記第2
の信号に応答して、前記第2のPNPトランジスタおよび
前記第1のNPNトランジスタのうちの一方が導通し他方
が一定の電流を流すように各トランジスタのベース電位
を制御する制御回路とを備えたことを特徴としている。
また、前記制御回路は、前記第1のPNPトランジスタお
よび前記第2のNPNトランジスタのうちの一方とともに
カレントミラー回路を構成する第1のダイオードと、前
記第2のPNPトランジスタおよび前記第1のNPNトランジ
スタのうちの一方とともにカレントミラー回路を構成す
る第2のダイオードと、それぞれ第1および第2のダイ
オードに一定の電流を流すための第1および第2の定電
流源と、前記第1の信号に応答して前記第1の定電流源
の電流に応じた電流を前記第1のダイオードに流し、前
記第2の信号に応答して前記第2の定電流源の電流に応
じた電流を前記第2のダイオードに流す第1の切換回路
と、前記第1の信号に応答して前記第1のPNPトランジ
スタおよび前記第2のNPNトランジスタのうちの他方を
導通させ、前記第2の信号に応答して前記第2のPNPト
ランジスタおよび前記第1のNPNトランジスタのうちの
他方を導通させる第2の切換回路とを含むこととしても
よい。
よび前記第2のNPNトランジスタのうちの一方とともに
カレントミラー回路を構成する第1のダイオードと、前
記第2のPNPトランジスタおよび前記第1のNPNトランジ
スタのうちの一方とともにカレントミラー回路を構成す
る第2のダイオードと、それぞれ第1および第2のダイ
オードに一定の電流を流すための第1および第2の定電
流源と、前記第1の信号に応答して前記第1の定電流源
の電流に応じた電流を前記第1のダイオードに流し、前
記第2の信号に応答して前記第2の定電流源の電流に応
じた電流を前記第2のダイオードに流す第1の切換回路
と、前記第1の信号に応答して前記第1のPNPトランジ
スタおよび前記第2のNPNトランジスタのうちの他方を
導通させ、前記第2の信号に応答して前記第2のPNPト
ランジスタおよび前記第1のNPNトランジスタのうちの
他方を導通させる第2の切換回路とを含むこととしても
よい。
この発明に係るVTRコントロールヘッドドライバーにあ
っては、制御回路は、第1の信号に応答して、第1のPN
Pトランジスタおよび第2のNPNトランジスタのうちの一
方が導通し他方が一定の電流を流すように各トランジス
タを制御し、第2の信号に応答して、第2のPNPトラン
ジスタおよび第1のNPNトランジスタのうちの一方が導
通し他方が一定の電流を流すように各トランジスタを制
御する。したがって、電源電圧の変動およびヘッドコイ
ルの抵抗分の変動に関係なく、ヘッドコイルに一定の電
流を流すことができる。
っては、制御回路は、第1の信号に応答して、第1のPN
Pトランジスタおよび第2のNPNトランジスタのうちの一
方が導通し他方が一定の電流を流すように各トランジス
タを制御し、第2の信号に応答して、第2のPNPトラン
ジスタおよび第1のNPNトランジスタのうちの一方が導
通し他方が一定の電流を流すように各トランジスタを制
御する。したがって、電源電圧の変動およびヘッドコイ
ルの抵抗分の変動に関係なく、ヘッドコイルに一定の電
流を流すことができる。
以下、この発明の一実施例を図について説明する。
なお、図中符号(1)〜(4),(19),(20),(2
1)は前記従来のものと全く同一である。図において、
(5),(6),(8),(15)と(10),(11),
(13),(17)はPNPTr(1),(3)を定電流化する
ための定電流源で、その中で(5),(8),(10),
(13)はダイオード、(6),(11)はNPNTr、(1
5),(17)は定電流源、(7),(12)はドライバー
である。NPNTr(2),(4)をスイツチングするNPNT
r、(16),(18)はTr(2),(4)のベース電流と
なる定電流源である。PNPTr(1)とダイオード
(5)、NPNTr(6)とダイオード(8)、PNPTr(3)
とダイオード(10)、NPNTr(11)とダイオード(13)
は、それぞれカレントミラー回路を構成する。
1)は前記従来のものと全く同一である。図において、
(5),(6),(8),(15)と(10),(11),
(13),(17)はPNPTr(1),(3)を定電流化する
ための定電流源で、その中で(5),(8),(10),
(13)はダイオード、(6),(11)はNPNTr、(1
5),(17)は定電流源、(7),(12)はドライバー
である。NPNTr(2),(4)をスイツチングするNPNT
r、(16),(18)はTr(2),(4)のベース電流と
なる定電流源である。PNPTr(1)とダイオード
(5)、NPNTr(6)とダイオード(8)、PNPTr(3)
とダイオード(10)、NPNTr(11)とダイオード(13)
は、それぞれカレントミラー回路を構成する。
次に動作について説明する。
(5),(6),(8),(15)と(10),(11),
(13),(17)はPNPTr(1),(3)を定電流化する
定電流源であり、これをコントロールするTrが(9),
(14)であることから、入力端子AにHiの信号が入ると
Tr(9)と(12)がONをして、定電流源(15)の電流が
Tr(9)に流れるためTr(1)はOFFとなる。また、Tr
(12)もONのため定電流源(18)の電流はTr(12)に流
れるためTr(4)もOFFとなる。インバータ(21)の出
力はLとなり、Tr(7)と(14)はOFFとなる。この
時、定電流源(17)は(13)に流れるためにPNPTr
(3)はONとなり、さらに定電流源(16)はNPNr(2)
のベースに供給されONとなり、ヘツドコイル(20)に
は、Tr(3)→出力端子C→ヘッドコイル(20)→出力
端子B→Tr(2)という方向で定電流がTr(3)より供
給されることになる。
(13),(17)はPNPTr(1),(3)を定電流化する
定電流源であり、これをコントロールするTrが(9),
(14)であることから、入力端子AにHiの信号が入ると
Tr(9)と(12)がONをして、定電流源(15)の電流が
Tr(9)に流れるためTr(1)はOFFとなる。また、Tr
(12)もONのため定電流源(18)の電流はTr(12)に流
れるためTr(4)もOFFとなる。インバータ(21)の出
力はLとなり、Tr(7)と(14)はOFFとなる。この
時、定電流源(17)は(13)に流れるためにPNPTr
(3)はONとなり、さらに定電流源(16)はNPNr(2)
のベースに供給されONとなり、ヘツドコイル(20)に
は、Tr(3)→出力端子C→ヘッドコイル(20)→出力
端子B→Tr(2)という方向で定電流がTr(3)より供
給されることになる。
次に、入力端子AにLの信号が入ると、上記内容とは逆
にTr(9),(12)がOFFとなりPNPTr(1)とNPNTr
(4)がONとなり、電流はPNPTr(1)→出力端子B→
ヘツドコイル(20)→出力端子C→NPNTr(4)の方向
に定電流がPNPTr(1)より供給されることになる。
にTr(9),(12)がOFFとなりPNPTr(1)とNPNTr
(4)がONとなり、電流はPNPTr(1)→出力端子B→
ヘツドコイル(20)→出力端子C→NPNTr(4)の方向
に定電流がPNPTr(1)より供給されることになる。
この時、インバータ(21)の出力はHとなりTr(7),
(14)はONとなり、PNPTr(3),NPNTr(2)はOFFとな
つている。
(14)はONとなり、PNPTr(3),NPNTr(2)はOFFとな
つている。
このように動作的には従来のものと同じように動作をす
るが、ヘツドコイル(20)に供給される電流が定電流で
あることから、電源電圧が変動してもまたヘツドコイル
自身の抵抗分が変動してもヘツドコイル(20)に流れる
電流は一定となる。
るが、ヘツドコイル(20)に供給される電流が定電流で
あることから、電源電圧が変動してもまたヘツドコイル
自身の抵抗分が変動してもヘツドコイル(20)に流れる
電流は一定となる。
なお、上記実施例ではヘツドコイル(20)にドライブす
る定電流をPNP定電流源として説明したが、NPN定電流源
にしても同様の効果が得られる。
る定電流をPNP定電流源として説明したが、NPN定電流源
にしても同様の効果が得られる。
以上のように、この発明に係るVTRコントロールヘッド
ドライバーにあっては、第1のPNPトランジスタおよび
前記第2のNPトランジスタの一方と、第2のPNPトラン
ジスタおよび第1のNPNトランジスタの一方の各々が定
電流制御される。したがって、電源電圧の変動およびヘ
ッドコイルの抵抗分の変動に関係なくヘッドコイルに一
定の電流を流すことができ、ひいてはVTRのコントロー
ルトラックの磁化を安定に行なうことができる。
ドライバーにあっては、第1のPNPトランジスタおよび
前記第2のNPトランジスタの一方と、第2のPNPトラン
ジスタおよび第1のNPNトランジスタの一方の各々が定
電流制御される。したがって、電源電圧の変動およびヘ
ッドコイルの抵抗分の変動に関係なくヘッドコイルに一
定の電流を流すことができ、ひいてはVTRのコントロー
ルトラックの磁化を安定に行なうことができる。
第1図はこの発明の一実施例であるVTRコントロールヘ
ツドドライバーの回路図、第2図は従来のVTRコントロ
ールヘツドドライバーの回路図である。 (1),(3)……PNPTr、(2),(4),(6),
(7),(19),(11),(12),(14)……NPNTr、
(5),(8),(10),(13)……ダイオード、(1
5)〜(18)……定電流源、(19)……抵抗、(20)…
…ヘツドコイル、(21)……インバータ。 なお、図中、同一符号は同一、または相当部分を示す。
ツドドライバーの回路図、第2図は従来のVTRコントロ
ールヘツドドライバーの回路図である。 (1),(3)……PNPTr、(2),(4),(6),
(7),(19),(11),(12),(14)……NPNTr、
(5),(8),(10),(13)……ダイオード、(1
5)〜(18)……定電流源、(19)……抵抗、(20)…
…ヘツドコイル、(21)……インバータ。 なお、図中、同一符号は同一、または相当部分を示す。
Claims (2)
- 【請求項1】第1または第2の信号に応答して、ヘッド
コイルの一方方向またはその逆方向に電流を流すVTRコ
ントロールヘッドドライバーであって、 各々のエミッタがともに電源電位のラインに接続され、
各々のコレクタがそれぞれ前記ヘッドコイルの一方端お
よび他方端に接続される第1および第2のPNPトランジ
スタと、 各々のエミッタがともに接地電位のラインに接続され、
各々のコレクタがそれぞれ前記ヘッドコイルの一方端お
よび他方端に接続される第1および第2のNPNトランジ
スタと、 前記第1の信号に応答して、前記第1のPNPトランジス
タおよび前記第2のNPNトランジスタのうちの一方が導
通し他方が一定の電流を流すように各トランジスタのベ
ース電位を制御し、前記第2の信号に応答して、前記第
2のPNPトランジスタおよび前記第1のNPNトランジスタ
のうちの一方が導通し他方が一定の電流を流すように各
トランジスタのベース電位を制御する制御回路とを備え
る、VTRコントロールヘッドドライバー。 - 【請求項2】前記制御回路は、 前記第1のPNPトランジスタおよび前記第2のNPNトラン
ジスタのうちの一方とともにカレントミラー回路を構成
する第1のダイオードと、 前記第2のPNPトランジスタおよび前記第1のNPNトラン
ジスタのうちの一方とともにカレントミラー回路を構成
する第2のダイオードと、 それぞれ前記第1および第2のダイオードに一定の電流
を流すための第1および第2の定電流源と、 前記第1の信号に応答して前記第1の定電流源の電流に
応じた電流を前記第1のダイオードに流し、前記第2の
信号に応答して前記第2の定電流源の電流に応じた電流
を前記第2のダイオードに流す第1の切換回路と、 前記第1の信号に応答して前記第1のPNPトランジスタ
および前記第2のNPNトランジスタのうちの他方を導通
させ、前記第2の信号に応答して前記第2のPNPトラン
ジスタおよび前記第1のNPNトランジスタのうちの他方
を導通させる第2の切換回路とを含む、特許請求の範囲
第1項に記載のVTRコントロールヘッドドライバー。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1316009A JPH0786988B2 (ja) | 1989-12-04 | 1989-12-04 | Vtrコントロールヘツドドライバー |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1316009A JPH0786988B2 (ja) | 1989-12-04 | 1989-12-04 | Vtrコントロールヘツドドライバー |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03176848A JPH03176848A (ja) | 1991-07-31 |
| JPH0786988B2 true JPH0786988B2 (ja) | 1995-09-20 |
Family
ID=18072233
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1316009A Expired - Lifetime JPH0786988B2 (ja) | 1989-12-04 | 1989-12-04 | Vtrコントロールヘツドドライバー |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0786988B2 (ja) |
-
1989
- 1989-12-04 JP JP1316009A patent/JPH0786988B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03176848A (ja) | 1991-07-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR960014972A (ko) | 기록 드라이버 회로 | |
| JP2542722B2 (ja) | 非対称信号生成回路 | |
| JPH0786988B2 (ja) | Vtrコントロールヘツドドライバー | |
| JPH077337A (ja) | 両極性電圧/電流変換回路 | |
| JPH029373Y2 (ja) | ||
| JPH0749541Y2 (ja) | トランジスタスイッチ回路 | |
| JP2776034B2 (ja) | 定電流回路 | |
| JPH0642252Y2 (ja) | 定電圧回路 | |
| JPS6131372Y2 (ja) | ||
| JPH0661825A (ja) | 双方向電流駆動回路 | |
| JPH0563067B2 (ja) | ||
| JPH0789609B2 (ja) | 熱しや断回路 | |
| JPH0453157Y2 (ja) | ||
| JPS61126694A (ja) | サンプルホ−ルド回路用スイツチ回路 | |
| JPS6145754Y2 (ja) | ||
| JPH0414405B2 (ja) | ||
| JPH0413696Y2 (ja) | ||
| JPH0434849B2 (ja) | ||
| JP2563380B2 (ja) | 比較回路 | |
| JPH09116393A (ja) | コンパレータ回路 | |
| JPS61260716A (ja) | 駆動回路 | |
| JPH0824255B2 (ja) | スイッチ回路 | |
| JPH0542721B2 (ja) | ||
| JPS59146225A (ja) | ベ−ス駆動回路 | |
| JPS6382761A (ja) | 通電転写用駆動回路 |