JPH0787267B2 - 電子素子の実装方法 - Google Patents
電子素子の実装方法Info
- Publication number
- JPH0787267B2 JPH0787267B2 JP2413956A JP41395690A JPH0787267B2 JP H0787267 B2 JPH0787267 B2 JP H0787267B2 JP 2413956 A JP2413956 A JP 2413956A JP 41395690 A JP41395690 A JP 41395690A JP H0787267 B2 JPH0787267 B2 JP H0787267B2
- Authority
- JP
- Japan
- Prior art keywords
- lead
- mounting
- tip
- electronic element
- mounting board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
- H05K3/306—Assembling printed circuits with electric components, e.g. with resistors with lead-in-hole components
- H05K3/308—Adaptations of leads
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Description
【０００１】
【産業上の利用分野】本発明は実装基板等への電子素子
の実装方法に関し、特に実装基板への実装時におけるリ
ード先端の引っかかりを防止して実装信頼性を高める技
術に関する。
の実装方法に関し、特に実装基板への実装時におけるリ
ード先端の引っかかりを防止して実装信頼性を高める技
術に関する。
【０００２】
【従来の技術】従来、コンデンサ等の電子素子を実装基
板に実装する際には、図６に示すように、パッケージ本
体３１から伸出したリード３２をカッター等で単純にフ
ォーミング・カットしたままの状態で、実装基板に開孔
されたスルーホールに挿入することが一般的であった。
板に実装する際には、図６に示すように、パッケージ本
体３１から伸出したリード３２をカッター等で単純にフ
ォーミング・カットしたままの状態で、実装基板に開孔
されたスルーホールに挿入することが一般的であった。
【０００３】
【発明が解決しようとする課題】従来の電子素子のリー
ドでは、図７に示すようにリード３２が曲がったり、ま
たパッケージ組立のばらつきや実装基板にスルーホール
を開孔する際の位置ずれ、さらに実装工程中のパッケー
ジや実装基板の位置ずれ、等が発生した場合、リードを
実装基板に自動挿入する際に、図８に示すように、リー
ド３２の先端が実装基板３６のスルーホール３７に縁に
引っかかり、実装不良となる率が高かった。
ドでは、図７に示すようにリード３２が曲がったり、ま
たパッケージ組立のばらつきや実装基板にスルーホール
を開孔する際の位置ずれ、さらに実装工程中のパッケー
ジや実装基板の位置ずれ、等が発生した場合、リードを
実装基板に自動挿入する際に、図８に示すように、リー
ド３２の先端が実装基板３６のスルーホール３７に縁に
引っかかり、実装不良となる率が高かった。
【０００４】本発明は事項に鑑みなされたものであり、
実装基板に電子素子を挿入する際、リードと実装基板の
スルーホールとに位置ずれが生じていても、リードを確
実に実装基板に挿入できる実装技術を提供することを目
的とする。
実装基板に電子素子を挿入する際、リードと実装基板の
スルーホールとに位置ずれが生じていても、リードを確
実に実装基板に挿入できる実装技術を提供することを目
的とする。
【０００５】
【課題を解決するための手段】上記目的を達成するた
め、本発明は、パッケージ本体より突出されたリードの
先端部を側方両端から押圧裁断して、リードの先端部の
裁断面上に突部を形成し、次に上記リードの先端部を半
田溶液中に浸漬した後これを引き上げ、当該リードの先
端部に先細状の円錐突起を形成した後、実装基板に開孔
されたスルーホールに対して円錐突起の先端からリード
を挿入する電子素子の実装方法とした。
め、本発明は、パッケージ本体より突出されたリードの
先端部を側方両端から押圧裁断して、リードの先端部の
裁断面上に突部を形成し、次に上記リードの先端部を半
田溶液中に浸漬した後これを引き上げ、当該リードの先
端部に先細状の円錐突起を形成した後、実装基板に開孔
されたスルーホールに対して円錐突起の先端からリード
を挿入する電子素子の実装方法とした。
【０００６】
【作用】本発明は電子素子のリードの先端を先細状の円
錐形状に加工形成した。そのため、電子素子のリードを
実装基板に自動挿入する際、リードと実装基板のスルー
ホールとに位置ずれが生じていても、スルーホールの縁
に、リードの先端が引っかかることがきわめて少なくな
る。
錐形状に加工形成した。そのため、電子素子のリードを
実装基板に自動挿入する際、リードと実装基板のスルー
ホールとに位置ずれが生じていても、スルーホールの縁
に、リードの先端が引っかかることがきわめて少なくな
る。
【０００７】
【実施例】以下本発明の一実施例を図１ないし図３に基
づいて説明する。
づいて説明する。
【０００８】実施例１は、本発明の半田浸漬によるリー
ドの加工方法である。
ドの加工方法である。
【０００９】加工前のリードの長さを一定にするため
に、まず図２（ａ）・（ｂ）・（ｃ）に示すように、リ
ード２の先端部を側方両端から押圧裁断して、リード２
の先端部の裁断面上に突部４を形成する。この図２に示
す裁断は、加工前のリードの先端部が斜めになっていた
場合、これをほぼ水平形状にするためのものでもある。
に、まず図２（ａ）・（ｂ）・（ｃ）に示すように、リ
ード２の先端部を側方両端から押圧裁断して、リード２
の先端部の裁断面上に突部４を形成する。この図２に示
す裁断は、加工前のリードの先端部が斜めになっていた
場合、これをほぼ水平形状にするためのものでもある。
【００１０】次に裁断したリード２の先端を半田溶液中
に浸漬した後引き上げる。そうすると、図１に示すよう
に、半田が円錐突起３をリード２の先端部に形成する。
に浸漬した後引き上げる。そうすると、図１に示すよう
に、半田が円錐突起３をリード２の先端部に形成する。
【００１１】そして、図３に示すように、実装基板６に
開孔されたスルーホール７に対して、円錐突起３の先端
からリード２を挿入する。この際、パッケージ本体１か
ら伸出するリード２と実装基板６のスルーホール７に多
少の位置ずれが生じていた場合でも、リード２の先端の
円錐突起３の円錐面がスルーホール７の縁に当接し、リ
ード２はスルーホール７に滑り込み確実に実装される。
開孔されたスルーホール７に対して、円錐突起３の先端
からリード２を挿入する。この際、パッケージ本体１か
ら伸出するリード２と実装基板６のスルーホール７に多
少の位置ずれが生じていた場合でも、リード２の先端の
円錐突起３の円錐面がスルーホール７の縁に当接し、リ
ード２はスルーホール７に滑り込み確実に実装される。
【００１２】電子素子の実装が完了した実装基板は、実
装基板全体を半田溶液に浸漬し、引き上げた後洗浄す
る。そして、実装基板の裏面に出ている余分なリードを
切断し、製品とする。
装基板全体を半田溶液に浸漬し、引き上げた後洗浄す
る。そして、実装基板の裏面に出ている余分なリードを
切断し、製品とする。
【００１３】
【発明の効果】本発明は電子素子のリードの先端部を、
半田浸漬の方法により先細状の円錐形状に加工形成し
た。
半田浸漬の方法により先細状の円錐形状に加工形成し
た。
【００１４】このため、電子素子のリードを実装基板に
挿入する際、リードと実装基板のスルーホールとに多少
のずれが生じていても、加工したリード先端部の円錐形
状部がスルーホールの縁に当接して滑り込み、確実に電
子素子を実装基板に実装することができる。
挿入する際、リードと実装基板のスルーホールとに多少
のずれが生じていても、加工したリード先端部の円錐形
状部がスルーホールの縁に当接して滑り込み、確実に電
子素子を実装基板に実装することができる。
【図１】本発明の一実施例に係る電子素子の実装方法に
おける電子素子の正面図である。
おける電子素子の正面図である。
【図２】（ａ）は本発明の一実施例に係る電子素子の実
装方法におけるリードの加工後の上面図、（ｂ）はその
正面図、（Ｃ）はその側面図である。
装方法におけるリードの加工後の上面図、（ｂ）はその
正面図、（Ｃ）はその側面図である。
【図３】本発明の一実施例に係る電子素子の実装方法に
おいて、リードを実装基板に実装する際の状態を示した
説明図である。
おいて、リードを実装基板に実装する際の状態を示した
説明図である。
【図４】従来技術における素子の正面図である。
【図５】従来技術における素子の側面図である。
【図６】従来技術における実装不良の状態を示した説明
図である。
図である。
１ パッケージ本体、 ２ リード、 ３ 円錐突起、 ４ 突部、 ６ 実装基板、 ７ スルーホール、 ３１ パッケージ本体、 ３２ リード、 ３６ 実装基板、 ３７ スルーホール。
Claims (1)
- 【請求項１】 パッケージ本体より突出されたリードの
先端部を側方両端から押圧裁断して、リードの先端部の
裁断面上に突部を形成し、次に上記リードの先端部を半
田溶液中に浸漬した後これを引き上げ、当該リードの先
端部に先細状の円錐突起を形成した後、実装基板に開孔
されたスルーホールに対して円錐突起の先端からリード
を挿入する電子素子の実装方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2413956A JPH0787267B2 (ja) | 1990-12-26 | 1990-12-26 | 電子素子の実装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2413956A JPH0787267B2 (ja) | 1990-12-26 | 1990-12-26 | 電子素子の実装方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04225295A JPH04225295A (ja) | 1992-08-14 |
| JPH0787267B2 true JPH0787267B2 (ja) | 1995-09-20 |
Family
ID=18522504
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2413956A Expired - Fee Related JPH0787267B2 (ja) | 1990-12-26 | 1990-12-26 | 電子素子の実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0787267B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07162138A (ja) * | 1993-12-03 | 1995-06-23 | Nec Corp | 集積回路の実装方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS49103157A (ja) * | 1973-02-07 | 1974-09-30 | ||
| JPS5839398B2 (ja) * | 1977-03-30 | 1983-08-30 | 松下電器産業株式会社 | 部品の脚加工方法 |
-
1990
- 1990-12-26 JP JP2413956A patent/JPH0787267B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04225295A (ja) | 1992-08-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5398165A (en) | Electronic circuit component and mounting method therefor | |
| JPH05226408A (ja) | Ｔａｂ−集積回路 | |
| JPH0787267B2 (ja) | 電子素子の実装方法 | |
| EP1032249A1 (en) | Electronic circuit board and soldering method therefor | |
| JPS62198195A (ja) | プリント基板等におけるはんだ付け方法 | |
| JPH05226792A (ja) | プリント回路基板 | |
| JP2726203B2 (ja) | チップ型可変抵抗器の製造方法 | |
| JPS61193727A (ja) | 電子部品の装着方法 | |
| JPH08228060A (ja) | 端子の取付け構造 | |
| JPH05326807A (ja) | 面実装形ｌｓｉのリード | |
| JPH04122055A (ja) | 電子部品の予備半田付け治具および保持具 | |
| JP2637369B2 (ja) | 電子部品のテーピング方法 | |
| JPS6023899Y2 (ja) | プリント配線基板 | |
| JPS5814625Y2 (ja) | 半田ディップ時のスル−ホ−ルマスク | |
| JPS63268286A (ja) | 面実装部品 | |
| JPS5839398B2 (ja) | 部品の脚加工方法 | |
| JPH0521989A (ja) | チツプ型電子部品のテープ包装体およびチツプ型電子部品供給装置 | |
| JPH0423342Y2 (ja) | ||
| JPH09148513A (ja) | 表面実装部品のリード | |
| JPH0550771U (ja) | 部品取付構造 | |
| JPS62136895A (ja) | 端子台付電子回路装置 | |
| JPS62104195A (ja) | 電子部品の装着方法 | |
| JPH0198293A (ja) | リ−ド線の半田付け方法 | |
| JPS62241281A (ja) | ピンジヤツク取付方法 | |
| JPS6335119B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |