JPH0787347B2

JPH0787347B2 - モノステ−ブルマルチバイブレ−タ

Info

Publication number: JPH0787347B2
Application number: JP61036618A
Authority: JP
Inventors: 法男小路
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1986-02-21
Filing date: 1986-02-21
Publication date: 1995-09-20
Anticipated expiration: 2010-09-20
Also published as: JPS62194724A

Description

【発明の詳細な説明】〔産業上の利用分野〕この発明は、入力信号の立上がり及び立下がりでトリガ
ーされるモノステーブルマルチバイブレータに関する。

〔発明の概要〕

この発明は、入力信号の立上がり及び立下がりでトリガ
ーされるモノステーブルマルチバイブレータにおいて、
入力信号が供給される差動回路の一対の出力端子にエミ
ッタフォロワトランジスタを接続し、このエミッタフォ
ロワトランジスタの夫々に接続する電流源の値を外付け
抵抗により設定し、このエミッタフォロワトランジスタ
のエミッタ間にコンデンサを接続し、このコンデンサの
両端電圧を利用して出力信号を形成することにより、素
子を削減し、良好な温度特性を得られるようにしたもの
である。

〔従来の技術〕

入力パルス信号の立上がり及び立下がりでトリガーされ
るバイ−ディレクショナルモノステーブルマルチバイブ
レータ（以下バイ−ディレクショナルモノマルチと略称
する）は、従来、第６図に示すように構成されていた。

第６図において、入力端子101から微分回路102に入力信
号が供給され、この入力信号の立上がり及び立下がりで
微分回路102から微分パルスが出力される。この微分パ
ルスがモノマルチ103に供給され、この微分パルスによ
りモノマルチ103がトリガーされる。モノマルチ103の出
力が出力端子104から取り出される。

入力端子101に第７図Ａに示す入力信号が供給される
と、この入力信号の立上がり及び立下がりで微分回路10
2から第７図Ｂに示すような微分パルスが出力される。
モノマルチ103がこの微分パルスによりトリガーされ、
第９図Ｃに示すように、所定のパルス幅τ₅₀の出力が出
力端子104から出力される。

微分回路102は、第８図に示すように構成される。第８
図において、EX−ORゲート105の一方の入力端子には、
入力端子106からの入力信号が供給され、EX−ORゲート1
05の他方の入力端子には、入力端子106から遅延回路107
を介して微少な遅延時間τ₆₀だけ遅延された入力信号が
供給される。EX−ORゲート105の出力が出力端子108から
出力される。

入力端子106に第９図Ａに示す入力信号が供給される
と、EX−ORゲート106の一方の入力端子にはこの第９図
Ａに示す入力信号が供給され、EX−ORゲート106の他方
の入力端子には、第９図Ｂに示すように、この入力信号
がτ₆₀だけ遅れて供給される。したがって、第９図Ｃに
示すように、パルス幅τ₆₀の微分パルスが出力端子108
から出力される。

上述の微分回路102を、差動回路を基本とするECLで実現
すると第10図に示すような構成となる。

第10図において、111及び112がトランジスタを示し、ト
ランジスタ111及び112の互いのエミッタが共通接続さ
れ、この接続点が電流源113の一端に接続される。電流
源113の他端が接地端子114に接続される。トランジスタ
111のベースが入力端子115に接続される。トランジスタ
112のベースが入力端子116に接続される。

トランジスタ111のコレクタが抵抗117を介して直流電圧
Vccの直流電源端子119に接続される。トランジスタ112
のコレクタが抵抗118を介して電源端子119に接続され
る。トランジスタ111のコレクタとトランジスタ112のコ
レクタとの間にコンデンサ120が接続される。

トランジスタ121及び122の互いのエミッタが共通接続さ
れ、この接続点が電流源123の一端に接続される。電流
源123の他単が接地端子114に接続される。トランジスタ
121のベースが入力端子115に接続される。トランジスタ
122のベースが入力端子116に接続される。

トランジスタ121のコレクタがトランジスタ124及びトラ
ンジスタ125のエミッタに接続される。トランジスタ122
のコレクタがトランジスタ126及びトランジスタ127のエ
ミッタに接続される。トランジスタ124及びトランジス
タ127のベースが互いに共通接続され、この接続点がト
ランジスタ112のコレクタに接続される。トランジスタ1
25及びトランジスタ126のベースが互いに共通接続さ
れ、この接続点がトランジスタ111のコレクタに接続さ
れる。

トランジスタ124のコレクタ及びトランジスタ126のコレ
クタ互いに共通接続され、この接続点が抵抗128を介し
て電源端子119に接続される。トランジスタ125のコレク
タ及びトランジスタ127のコレクタが共通接続され、こ
の接続点が抵抗129を介して電源端子119に接続されると
共に、トランジスタ130のベースに接続される。

トランジスタ130のコレクタが電源端子119に接続され
る。トランジスタ130のエミッタが電流源131の一端に接
続されると共に、出力端子132に接続される。電流源131
の他端が接地端子114に接続される。

トランジスタ111及び112からなる差動回路と、コンデン
サ120により遅延回路が構成される。即ち、例えば入力
端子115に供給される入力信号がローレベルからハイレ
ベルに変化し、入力端子116に供給される入力端子がハ
イレベルからローレベルに変化する時、直ちにトランジ
スタ111がオンし、トランジスタ112がオフするが、トラ
ンジスタ112のコレクタ電圧は、抵抗118を介して流れる
電流によりコンデンサ120を充電することにより、徐々
に上昇していく。したがって、入力端子115及び116に供
給される入力信号の変化に対して、トランジスタ111及
びトランジスタ112のコレクタから出力される出力電圧
が所定のレベルまで達する時間は、コンデンサ120の時
定数に関連して遅れる。

トランジスタ124及び125からなる差動回路と、トランジ
スタ126及び127からなる差動回路と、これらの差動回路
に接続されたトランジスタ121及び122からなる差動回路
とにより、二重平衡接続のEX−ORゲートが構成されてい
る。

つまり、トランジスタ121のベースにハイレベルが供給
され、トランジスタ122のベースにローレベルが供給さ
れると、トランジスタ121がオンし、トランジスタ122が
オフする。この時、トランジスタ125及び126のベースに
ハイレベルが供給され、トランジスタ124及び127のベー
スにはローレベルが供給されると、トランジスタ125が
オンし、トランジスタ124がオフする。このため、トラ
ンジスタ125及び127のコレクタの接続点がローレベルに
なり、トランジスタ124及び126のコレクタの接続点がハ
イレベルになる。

トランジスタ121がオンし、トランジスタ122がオフして
いる時、トランジスタ124及び127のベースにハイレベル
が供給され、トランジスタ125及び126のベースにローレ
ベルが供給されると、トランジスタ124がオンし、トラ
ンジスタ125がオフする。このため、トランジスタ124及
び126のコレクタの接続点がローレベルになり、トラン
ジスタ125及び127のコレクタの接続点がハイレベルにな
る。

トランジスタ122のベースにハイレベルが供給され、ト
ランジスタ121のベースにローレベルが供給されると、
トランジスタ122がオンし、トランジスタ121がオフす
る。この時、トランジスタ125及び126のベースにハイレ
ベルが供給され、トランジスタ124及び127のベースにロ
ーレベルが供給されると、トランジスタ126がオンし、
トランジスタ127がオフする。このため、トランジスタ1
24及び126のコレクタの接続点がローレベルになり、ト
ランジスタ125及び127のコレクタの接続点がハイレベル
になる。

トランジスタ122がオンし、トランジスタ121がオフして
いる時、トランジスタ124及び127のベースにハイレベル
が供給され、トランジスタ125及び126のベースにローレ
ベルが供給されると、トランジスタ127がオンし、トラ
ンジスタ126がオフする。このため、トランジスタ125及
び127のコレクタの接続点がローレベルになり、トラン
ジスタ124及び126のコレクタの接続点がハイレベルにな
る。

トランジスタ121及び122のベースには、入力端子115及
び116から入力信号が供給される。トランジスタ124及び
127のベースの接続点とトランジスタ125及び126のベー
スの接続点には、トランジスタ111及びトランジスタ112
のコレクタの出力が夫々供給される。トランジスタ111
及び112のコレクタの出力は、前述したように、コンデ
ンサ120の充放電により徐々に変化する。このため、入
力端子115及び116に第９図Ａに示す入力信号及びその反
転入力信号を供給すると、第９図Ｃに示す出力信号が出
力端子132から取り出される。

この出力端子132をモノマルチのトリガー入力端子に接
続すれば、これにより、バイ−ディレクショナルモノマ
ルチが構成される。

〔発明が解決しようとする問題点〕

バイ−ディレクショナルモノマルチを実現するために、
入力信号の微分パルスを形成する微分回路をECLで構成
すると、第10図に示すように、非常に多くの素子が必要
となる。したがって、この微分回路にモノマルチを接続
してなるバイ−ディレクショナルモノマルチは、回路規
模が非常に大きくなるという問題がある。

この第10図に示す回路で、コンデンサ120の時定数を適
当に設定すれば、入力端子115及び116に供給される入力
信号の立上がり及び立下がりで、出力端子132から所定
幅のパルスが出力される。このようにして、バイ−ディ
レクショナルモノマルチを構成することも考えられる。

しかしながら、コンデンサ120の充電電流は、抵抗117又
は抵抗118を介して流れる。集積回路内では、抵抗値は
ばらつきが大きく、良好な温度特性が得られない。この
ため、コンデンサ120の時定数を変化させてバイ−ディ
レクショナルモノマルチを構成しても、良好な特性は得
られない。

したがって、この発明の目的は、特に集積回路化して好
適な、素子数が少なく、温度特性が良好な、入力信号の
立上がり及び立下がりでトリガーされる構成のモノステ
ーブルマルチバイブレータを提供することにある。

〔問題点を解決するための手段〕

この発明は、入力信号が供給される差動回路の一対の出
力端子をエミッタフォロワトランジスタに夫々接続し、
エミッタフォロワトランジスタのエミッタ間にコンデン
サを接続し、エミッタフォロワトランジスタの夫々のエ
ミッタに同一の電流値を有する電流源を接続し、電流源
の電流値を外付けの抵抗で設定し、コンデンサの両端の
電圧を利用して入力パルスの立上がり及び立下がりエッ
ジからコンデンサと外付け抵抗とで定まる所定のパルス
幅の出力信号を形成するようにしたモノステーブルマル
チバイブレータである。

〔作用〕

入力信号が供給される差動回路の出力端子の夫々にエミ
ッタフォロワトランジスタが接続され、このエミッタフ
ォロワトランジスタのエミッタ間にコンデンサが接続さ
れる。このコンデンサの端子電圧により、入力信号が変
化した時、一方のエミッタフォロワトランジスタがオフ
し、一方のエミッタフォロワトランジスタのエミッタ電
圧が他方のエミッタフォロワトランジスタのエミッタ電
圧よりこのコデンサの端子電圧分高い電圧に引き上げら
れる。このコンデンサに蓄えられていた電荷が徐々に放
電され、一方のエミッタフォロワトランジスタのエミッ
タ電圧が所定のレベルまで下降する時間により、出力さ
れるパルスのパルス幅が決定される。

〔実施例〕

この発明の実施例について以下の順序に従って説明す
る。

a.一実施例の構成 b.一実施例の動作説明 c.他の実施例の構成 d.他の実施例の動作説明 a.一実施例の構成第１図はこの発明の一実施例を示すものである。第１図
において、１及び２がトランジスタを示し、トランジス
タ１及び２の互いのエミッタが共通接続され、この接続
点が定電流源として動作するトランジスタ３のコレクタ
に接続される。トランジスタ３のベースが基準電圧Vrの
電源端子４に接続される。トランジスタ３のエミッタが
抵抗５を介して接続端子６に接続される。

トランジスタ１のベースが入力端子７に接続される。ト
ランジスタ２のベースが入力端子８に接続される。トラ
ンジスタ１のコレクタが抵抗９を介して直流電圧Vccの
電源端子11に接続されると共に、エミッタフォロワトラ
ンジスタ12のベースに接続される。トランジスタ２のコ
レクタが抵抗10を介して電源端子11に接続されると共
に、エミッタフォロワトランジスタ13のベースに接続さ
れる。抵抗９及び10の抵抗値は等しい値に設定されてい
る。

エミッタフォロワトランジスタ12のコレクタが電源端子
11に接続される。エミッタフォロワトランジスタ12のエ
ミッタが定電流源として動作するトランジスタ14のコレ
クタに接続される。エミッタフォロワトランジスタ13の
コレクタが電源端子11に接続される。エミッタフォロワ
トランジスタ13のエミッタが定電流源として動作するト
ランジスタ15のコレクタに接続される。エミッタフォロ
ワトランジスタ12及び13の互いのエミッタ間にコンデン
サ16が接続される。

トランジスタ14のベース及びトランジスタ15のベースが
電源端子４に接続される。トランジスタ14のエミッタ及
びトランジスタ15のエミッタが抵抗取付端子17に接続さ
れる。抵抗取付端子17に外部抵抗18が外付けされる。

トランジスタ21及び22の互いのエミッタが共通接続さ
れ、この接続点が定電流源として動作するトランジスタ
23のコレクタに接続される。トランジスタ23のベースが
電源端子４に接続される。トランジスタ23のエミッタが
抵抗24を介して接地端子６に接続される。

トランジスタ21のコレクタがトランジスタ25及び26のエ
ミッタに接続され、トランジスタ22のコレクタがトラン
ジスタ27及び28のエミッタに接続される。トランジスタ
25のベースとトランジスタ28のベースが共通接続され、
この接続点がエミッタフォロワトランジスタ12のベース
に接続される。トランジスタ26のベースとトランジスタ
27のベースが共通接続され、この接続点がエミッタフォ
ロワトランジスタ13のベースに接続される。

トランジスタ25のコレクタ及びトランジスタ27のコレク
タが共通接続され、この接続点が抵抗29を介して電源端
子11に接続されると共に、この接続点から出力端子31が
導出される。トランジスタ26のコレクタ及びトランジス
タ28のコレクタが共通接続され、この接続点が抵抗30を
介して電源端子11に接続されると共に、この接続点から
出力端子32が導出される。

b.一実施例の動作説明この一実施例の動作について説明する。

トランジスタ１及び２からなる差動回路の出力は、エミ
ッタフォロワトランジスタ12及び13に夫々供給される。
エミッタフォロワトランジスタ12及び13の互いのエミッ
タ間にはコンデンサ16が接続されていて、これらトラン
ジスタ１及び2,エミッタフォロワトランジスタ12及び1,
コンデンサ16により遅延回路が構成されている。

トランジスタ25及び26から構成される差動回路と、トラ
ンジスタ27及び28から構成される差動回路と、これらの
差動回路に接続されたトランジスタ21及び22からなる差
動回路とにより、二重平衡接続のEX−ORゲートが構成さ
れている。

第２図において、時刻t₀₁に達する前では、入力端子７
にハイレベルが供給され、入力端子８にローレベルが供
給されている。このため、第２図Ａに示すように、トラ
ンジスタ１のベース電圧V₁がハイレベルとなり、トラン
ジスタ２のベース電圧V₂がローレベルとなり、トランジ
スタ１がオンし、トランジスタ２がオフしている。これ
により、第２図Ｂに示すように、トランジスタ２のコレ
クタ電圧V₃がハイレベルになり、トランジスタ１のコレ
クタ電圧V₄がローレベルになる。

この時のトランジスタ２のコレクタ電圧V₃は、トランジ
スタ２がオフしているので、電源端子11に供給される電
源電圧をVccとすると、 V₃＝Vcc である。一方、トランジスタ１のコレクタ電圧V₄は、抵
抗９の抵抗値をR₉、トランジスタ３及び抵抗５で設定さ
れる電流値をI₁とすると、 V₄＝Vcc−I₁R₉ となる。

この時のエミッタフォロワトランジスタ12及び13のエミ
ッタ電圧V₆及びV₅は、トランジスタ１及び２のコレクタ
電圧V₄及びV₃よりエミッタフォロワトランジスタ12及び
13のベース・エミッタ間電圧V_BEだけ低い電圧、 V₆＝Vcc−I₁R₉−V_BE V₅＝Vcc−V_BE となる。

エミッタフォロワトランジスタ12及び13の互いのエミッ
タ間には、コンデンサ16が接続されていて、このコンデ
ンサ16には電荷が蓄えられている。このコンデンサ16の
両端電圧Vcは、エミッタフォロワトランジスタ12及び13
のエミッタ電圧V₆及びV₅の電位差により求まり、この両
端電圧Vcは、 Vc＝V₅−V₆＝I₁R₉ である。

エミッタフォロワトランジスタ13のエミッタ電圧V₅が
（V₅＝Vcc−V_BE）で、エミッタフォロワトランジスタ12
のエミッタ電圧V₆が（V₆＝Vcc−I₁R₉−V_BE）の時には、
トランジスタ21がオンし、トランジスタ22がオフする。
また、トランジスタ２のコレクタ電圧V₃が（V₃＝Vcc）
で、トランジスタ１のコレクタ電圧V₄が（V₄＝Vcc−I₁R
₉）の時には、トランジスタ26がオンし、トランジスタ2
5がオフする。このため、第２図Ｄに示すように、時刻t
₀₁に達する前では、出力端子32から取り出される出力Ｑ
がローレベルで、出力端子31から取り出される出力が
ハイレベルである。

時刻t₀₁で入力が変化し、入力端子７にローレベルが供
給され、入力端子８にハイレベルが供給されると、第２
図Ａに示すように、トランジスタ１のベース電圧V₁がロ
ーレベルになり、トランジスタ２のベース電圧V₂がハイ
レベルになり、トランジスタ１がオフし、トランジスタ
２がオンする。このため、抵抗10の抵抗値をR₁₀（＝
R₉）とすると、第２図Ｂに示すように、トランジスタ２
のコレクタ電圧V₃が V₃＝Vcc−I₁R₁₀ になり、トランジスタ１のコレクタ電圧V₄が V₄＝Vcc になる。

この入力が変化した直後の時刻t₀₁では、第３図に示す
ように、コンデンサ16に時刻t₀₁以前に蓄えられていた
電荷が残っている。エミッタフォロワトランジスタ12の
エミッタ電圧V₆は、トランジスタ１のコレクタ電圧V₄が
（V₄＝Vcc）であるから、この電圧V₄よりエミッタフォ
ロワトランジスタ12のベース・エミッタ間電圧V_BEだけ
低い電圧、 V₆＝Vcc−V_BE となる。一方、エミッタフォロワトランジスタ13のエミ
ッタ電圧V₅は、コンデンサ16に電荷が蓄えられているの
で、その分エミッタフォロワトランジスタ12のエミッタ
電圧V₆より高くなる。コンデンサ16の両端電圧Vcは、前
述したように（Vc＝I₁R₉）であるから、エミッタフォロ
ワトランジスタ13のエミッタ電圧V₅は、 V₅＝V₆＋Vc＝Vcc−V_BE＋I₁R₉ となる。

このエミッタフォロワトランジスタ13のエミッタ電圧V₅
は、この時のエミッタフォロワトランジスタ13のベース
に加えられるトランジスタ２のコレクタ電圧V₃（V₃＝Vc
c−I₁R₁₀）より高い。このため、入力が変化した直後で
はエミッタフォロワトランジスタ13はオフする。

この入力が変化した直後の時刻t₀₁では、エミッタフォ
ロワトランジスタ12のエミッタ電圧V₆が（V₆＝Vcc−
V_BE）で、エミッタフォロワトランジスタ13のエミッタ
電圧V₅が（V₅＝Vcc−V_BE＋I₁R₉）であるから、トランジ
スタ21がオンし、トランジスタ22がオフする。トランジ
スタ２のコレクタ電圧V₃が（V₃＝Vcc−I₁R₁₀）で、トラ
ンジスタ１のコレクタ電圧V₄が（V₄＝Vcc）であるか
ら、トランジスタ25がオンし、トランジスタ26がオフす
る。このため、第２図Ｄに示すように、出力Ｑがハイレ
ベルに変化し、出力がローレベルに変化する。

時刻（t₀₁〜t₀₃）では、エミッタフォロワトランジスタ
13はオフしていて、コンデンサ16に蓄えられていた電荷
が第３図に示すように、トランジスタ15を流れる電流I₃
により放電される。このため、エミッタフォロワトラン
ジスタ13のエミッタ電圧V₅が徐々に下降していく。時刻
（t₀₁〜t₀₃）の間の時刻t₀₂でエミッタフォロワトラン
ジスタ13のエミッタ電圧V₅がエミッタフォロワトランジ
スタ12のエミッタ電圧V₆より低くなると、トランジスタ
22がオンし、トランジスタ21がオフする。この時、トラ
ンジスタ２のコレクタ電圧V₃は（V₃＝Vcc−I₁R₁₀）で、
トランジスタ１のコレクタ電圧V₄は（V₄＝Vcc）である
から、トランジスタ28がオンし、トランジスタ27がオフ
する。これにより、時刻t₀₂で出力Ｑがローレベルに変
化し、出力がハイレベルに変化する。

時刻t₀₃でエミッタフォロワトランジスタ13がオンする
と、エミッタフォロワトランジスタ13のエミッタ電圧V₅
が、第２図Ｃに示すように、（V₅＝Vcc−V_BE−I₁R₁₀）
になり、コンデンサ16に電荷が蓄えられる。

時刻t₀₄で入力が変化し、トランジスタ１のベース電圧V
₁がハイレベルになり、トランジスタ２のベース電圧V₂
がローレベルになると、トランジスタ２のコレクタ電圧
V₃が（V₃＝Vcc）になり、トランジスタ１のコレクタ電
圧V₄が（V₄＝Vcc−I₁R₉）になる。そして、エミッタフ
ォロワトランジスタ13のエミッタ電圧V₅が（V₅＝Vcc−V
_BE）になり、エミッタフォロワトランジスタ12のエミッ
タ電圧V₆が、コンデンサ16に電荷が蓄えられているの
で、エミッタフォロワトランジスタ13のエミッタ電圧V₅
よりコンデンサ16の端子電圧Vc（Vc＝I₁R₁₀）分高い電
圧の（V₆＝Vcc−V_BE−I₁R₁₀）になる。このため、エミ
ッタフォロワトランジスタ12がオフする。

エミッタフォロワトランジスタ12のエミッタ電圧V₆が
（V₆＝Vcc−V_BE−I₁R₁₀）で、エミッタフォロワトラン
ジスタ13のエミッタ電圧V₅が（V₅＝Vcc−V_BE）であるか
ら、トランジスタ22がオンし、トランジスタ21がオフす
る。トランジスタ２のコレクタ電圧V₃が（V₃＝Vcc）
で、トランジスタ１のコレクタ電圧V₄が（V₄＝Vcc−I₁R
₉）であるから、トランジスタ27がオンし、トランジス
タ28がオフする。このため、時刻t₀₄で出力Ｑがハイレ
ベルに変化し、出力がハイレベルに変化する。

エミッタフォロワトランジスタ12のエミッタ電圧V₆は、
トランジスタ14を流れる電流I₂により徐々に下降してい
く。この電圧V₆がエミッタフォロワトランジスタ13のエ
ミッタ電圧V₅（V₅＝Vcc−V_BE）より低くなると、トラン
ジスタ21がオンし、トランジスタ22がオフする。この
時、トランジスタ２のコレクタ電圧V₃は（V₃＝Vcc）
で、トランジスタ１のコレクタ電圧V₄は（V₄＝Vcc−I₁R
₉）であるから、トランジスタ26がオンし、トランジス
タ25がオフする。このため、エミッタフォロワトランジ
スタ12のエミッタ電圧V₆がエミッタフォロワトランジス
タ13のエミッタ電圧V₅より低くなる時刻t₀₅で出力Ｑが
ローレベルに変化し、出力がハイレベルに変化する。

時刻t₀₆でエミッタフォロワトランジスタ12のエミッタ
電圧V₆が（V₆＝Vcc−V_BE−I₁R₉）まで下降すると、エミ
ッタフォロワトランジスタ12がオンする。そして、エミ
ッタフォロワトランジスタ12のエミッタ電圧V₆が（V₆＝
Vcc−V_BE−I₁R₉）に保持され、コンデンサ16に電荷が蓄
えられる。

同様にして、持続t₀₇で入力が変化し、トランジスタ１
のベース電圧V₁がローレベルになり、トランジスタ２の
ベース電圧V₂がハイレベルになると、出力端子32から出
力される出力Ｑがローレベルからハイレベルに変化し、
出力端子31から出力される出力がハイレベルからロー
レベルに変化する。

このように、入力端子７に供給される入力信号がローレ
ベルからハイレベルに立上がり、入力端子８に供給され
る入力信号がハイレベルからローレベルに立下がると、
出力端子32及び出力端子31からパルス幅τ_１のパルス出
力及びその反転パルス出力が現れる。また、入力端子７
に供給される入力信号がハイレベルからローレベルに立
下がり、入力端子８に供給される入力信号がローレベル
からハイレベルに立上がると、出力端子32及び出力端子
31からパルス幅τ_１のパルス出力及びその反転パルス出
力が現れる。

この出力パルスのパルス幅τ_１は、以下のようにして求
められる。

第２図において、時刻t₀₁で入力信号が変化すると、時
刻（t₀₁〜t₀₂）までの間、パルス幅τ_１のパルスが出力
される。このパルス幅τ_１は、入力信号が変化してか
ら、エミッタフォロワトランジスタ13のエミッタ電圧V₅
がエミッタフォロワトランジスタ12のエミッタ電圧V₆よ
り低くなるまでの時間に等しい。エミッタフォロワトラ
ンジスタ13のエミッタ電圧V₅は、（V₅＝Vcc−V_BE−I
₁R₉）からトランジスタ15を流れる電流I₃により徐々に
下降し、エミッタフォロワトランジスタ12のエミッタ電
圧V₆は、（V₆＝Vcc−V_BE）に保持されている。したがっ
て、コンデンサ16の静電容量をC₁とすると、 C₁×I₁R₉＝I₃×τ_１である。故に、パルス幅τ_１は、 τ_１＝C₁I₁R₉/I₃ …… により求められる。

電流I₁は、トランジスタ３及び抵抗５で設定され、この
電流I₁は、抵抗５の抵抗値をR₅、電源端子４からの基準
電圧をVr、トランジスタ３のベース・エミッタ間電圧を
V_BEとすると、 I₁＝（Vr−V_BE）/R₅ である。電流I₃は、外部抵抗18の抵抗値をRe₁₈、トラン
ジスタ15のベース・エミッタ間電圧をV_BEとすると、 I₅＝（Vr−V_BE）/Re₁₈ である。（Vr−V_BE＝Vr′）とすると、 I₁＝Vr′/R₅ …… I₃＝Vr′/Re₁₈ …… となる。この式式，式で求められる電流I₁及びI₃を
式に代入すると、 τ_１＝C₁Re₁₈R₉/R₅ …… となる。

外部抵抗18の抵抗値Re₁₈を適当に設定することにより、
所望のパルス幅τ_１の出力が得られる。

式に示すように、パルス幅τ_１は、静電容量C₁と、抵
抗比R₉/R₅と、抵抗値Re₁₈とにより決定される。集積回
路化した場合、集積回路内の抵抗のばらつきは等しく、
同様な温度特性を持っている。このため、抵抗比R₉/R₅
は、略々一定である。また、集積回路内のコンデンサ
は、一般的にMOS容量やMIS容量が用いられ、良好な温度
特性を有している。抵抗値（Re₁₈は、外付け抵抗18の抵
抗値であるから、良好な温度特性である。したがって、
パルス幅τ_１は、温度が変化しても殆ど変化することが
ない。また、式に示すように、パルス幅τ_１は、基準
電圧Vrに全く依存しない。このため、基準電圧Vrが変化
してもパルス幅τ_１は変化しない。

c.他の実施例の構成第４図はこの発明の他の実施例を示すものである。第４
図において51及び52がトランジスタを示し、トランジス
タ51及び52の互いのエミッタが共通接続され、この接続
点が定電流源として動作するトランジスタ53のコレクタ
に接続される。トランジスタ53のベースが基準電圧の電
源端子54に接続される。トランジスタ53のエミッタが抵
抗55を介して接地端子56に接続される。

トランジスタ51のベースが入力端子57に接続される。ト
ランジスタ52のベースが入力端子58に接続される。トラ
ンジスタ51のコレクタが抵抗59を介して電源端子61に接
続されると共に、エミッタフォロワトランジスタ62のベ
ースに接続される。トランジスタ52のコレクタが抵抗60
を介して電源端子61に接続されると共に、エミッタフォ
ロワトランジスタ63のベースに接続される。抵抗59及び
60は同じ抵抗値に設定されている。

エミッタフォロワトランジスタ62のコレクタが電源端子
61に接続される。エミッタフォロワトランジスタ63のコ
レクタが電源端子61に接続される。エミッタフォロワト
ランジスタ62及び63の互いのエミッタ間に、コンデンサ
64が接続される。

エミッタフォロワトランジスタ62のエミッタがダイオー
ド接続されたトランジスタ65のベース及びコレクタに接
続される。トランジスタ65のエミッタが定電流源として
動作するトランジスタ66のコレクタに接続されると共
に、トランジスタ68のベースに接続される。トランジス
タ66のベースが電源端子54に接続される。

エミッタフォロワトランジスタ63のエミッタが定電流源
として動作するトランジスタ67のコレクタに接続され
る。トランジスタ67のベースが電源端子54に接続され
る。

トランジスタ68及び69の互いのエミッタが共通接続さ
れ、この接続点が定電流源として動作するトランジスタ
73のコレクタに接続される。トランジスタ73のベースが
電源端子54に接続される。トランジスタ73のエミッタが
抵抗74を介して接地端子56に接続される。

トランジスタ68のコレクタがトランジスタ70及び71のエ
ミッタに接続される。トランジスタ69のコレクタがトラ
ンジスタ71のコレクタに接続される。トランジスタ70の
コレクタが抵抗75を介して電源端子61に接続されると共
に、トランジスタ70のコレクタから出力端子85が導出さ
れる。トランジスタ71のコレクタが抵抗76を介して電源
端子61に接続されると共に、トランジスタ71のコレクタ
から出力端子86が導出される。抵抗75及び76は、同じ抵
抗値に設定されている。

トランジスタ71のベースがトランジスタ77のエミッタに
接続されると共に、ダイオード接続されたトランジスタ
78のコレクタ及びベースに接続される。トランジスタ77
のコレクタが電源端子61に接続される。トランジスタ77
のベースと電源端子61との間に抵抗79が接続される。

トランジスタ77のベースと抵抗79の接続点が定電流源と
して動作するトランジスタ80のコレクタに接続される。
トランジスタ80のベースが電源端子54に接続される。ト
ランジスタ80のエミッタが抵抗81を介して接地端子56に
接続される。

ダイオード接続されたトランジスタ78のエミッタが定電
流源として動作するトランジスタ82のコレクタに接続さ
れる。トランジスタ82のベースが電源端子54に接続され
る。

定電流源として動作するトランジスタ66,67,82のエミッ
タが共通接続され、この接続点が外部抵抗取付端子83に
接続される。外部抵抗取付端子83に外部抵抗84が接続さ
れる。

d.他の実施例の動作説明トランジスタ51及び52からなる差動回路の出力は、エミ
ッタフォロワトランジスタ62及び63により取り出され
る。トランジスタ70,71及び68,69によりANDゲートが構
成される。エミッタフォロワトランジスタ62及び63の互
いのエミッタ間にはコンデンサ64が接続されていて、エ
ミッタフォロワトランジスタ62の出力がダイオード接続
のトランジスタ65を介してこのANDゲートの一方の入力
端子に供給され、エミッタフォロワトランジスタ63の出
力がこのANDゲートの他方の入力端子に供給される。

第５図において、時刻t₁₁に達する前では、入力端子57
にハイレベルが供給され、入力端子58にローレベルが供
給されている。このため、第５図Ａに示すように、トラ
ンジスタ51のベース電圧V₁₁がハイレベルとなり、トラ
ンジスタ52のベース電圧V₁₂がローレベルとなり、トラ
ンジスタ51がオンし、トランジスタ52がオフしている。
これにより、第５図Ｂに示すように、トランジスタ52の
コレクタ電圧V₁₃がハイレベルになり、トランジスタ51
のコレクタ電圧V₁₄がローレベルる。この時のトランジ
スタ52のコレクタ電圧V₁₃は、電源端子61に供給される
電圧をVccとすると、 V₁₃＝Vcc である。一方、トランジスタ51のコレクタ電圧V₁₄は、
抵抗59の抵抗値R₅₉,トランジスタ53及び抵抗55で設定さ
れる電流値をI₁₁とすると、 V₁₄＝Vcc−I₁₁R₅₉ となる。

この時のエミッタフォロワトランジスタ62及び63のエミ
ッタ電圧V₁₆及びV₁₅は、エミッタフォロワトランジスタ
62及び63のベース・エミッタ間電圧をV_BEとすると、 V₁₆＝Vcc−I₁₁R₅₉−V_BE V₁₅＝Vcc−V_BE となる。

エミッタフォロワトランジスタ62及び63の互いのエミッ
タ間には、コンデンサ64が接続されていて、このコンデ
ンサ64には電荷が蓄えられている。このコンデンサ64の
両端電圧Vc₁₀は、エミッタフォロワトランジスタ62及び
63のエミッタ電圧V₁₆及びV₁₅の電位差により求まり、こ
の両端電圧Vc₁₀は、 Vc₁₀＝V₁₅−V₁₆＝I₁₁R₅₉ である。

エミッタフォロワトランジスタ63のエミッタ電圧V
₁₅は、トランジスタ70のベースに供給される。エミッタ
フォロワトランジスタ62のエミッタ電圧V₁₆は、ダイオ
ード接続のトランジスタ65により、V_BEだけレベルシフ
トされてトランジスタ68のベースに供給される。したが
って、トランジスタ68のベース電圧V₁₇は、 V₁₇＝Vcc−2V_BE−I₁₁R₅₉ である。

トランジスタ71のベースには、トランジスタ77のエミッ
タ電圧V₁₉が供給される。トランジスタ69のベースに
は、トランジスタ77のエミッタ電圧V₁₉がダイオード接
続されたトランジスタ78によりV_BEだけレベルシフトさ
れた電圧V₂₀（V₂₀＝V₁₉−V_BE）が供給されている。

このトランジスタ77のエミッタ電圧V₁₇は、（Vcc−
V_BE）と、（Vcc−V_BE−I₁₁R₅₉）の間の略々中央のレベ
ルに設定されている。トランジスタ69のベース電圧V₂₀
は、この電圧V₁₉よりV_BEだけ低い、（Vcc−2V_BE）と（V
cc−2V_BE−I₁₁R₅₉）の間の略々中央のレベルが供給され
ている。

電圧V₁₉は、トランジスタ80を流れる電流をI₁₅,抵抗79
の抵抗値をR₇₉とすると、 V₁₉＝Vcc−I₁₅R₇₉−V_BE である。電圧V₂₀は、この電圧V₁₉よりV_BEだけ低い、 V₂₀＝Vcc−I₁₅R₇₉−2V_BE である。

時刻t₁₁に達する前では、トランジスタ70のベースに
は、（V₁₅＝Vcc−V_BE）が供給され、トランジスタ68の
ベースには、（V₁₆−V_BE＝Vcc−2V_BE−I₁₁R₅₉）が供給
されている。このため、トランジスタ68がオフし、トラ
ンジスタ69がオンする。トランジスタ68がオフであるか
ら、トランジスタ70及び71はオフである。したがって、
第５図Ｅに示すように、出力端子85からの出力がハイ
レベルで、出力端子86からの出力Ｑがローレベルであ
る。

時刻t₁₁で入力が変化し、入力端子57にローレベルが供
給され、入力端子58にハイレベルが供給されると、第５
図Ａに示すように、トランジスタ51のベース電圧V₁₁が
ローレベルになり、トランジスタ52のベース電圧V₁₂が
ハイレベルになり、トランジスタ52がオンし、トランジ
スタ51がオフする。このため、トランジスタ51のコレク
タ電圧V₁₄が（V₁₄＝Vcc）になり、トランジスタ52のコ
レクタ電圧V₁₃が抵抗60の抵抗値をR₆₀とすると（V₁₃＝V
cc−I₁₁R₆₀）になる。

エミッタフォロワトランジスタ62のエミッタ電圧V
₁₆は、エミッタフォロワトランジスタ62のベースにはト
ランジスタ51のコレクタ電圧V₁₄（V₁₄＝Vcc）が加えら
れているので、この電圧V₁₄よりエミッタフォロワトラ
ンジスタ62のベース・エミッタ間電圧V_BEだけ低い電圧 V₁₆＝Vcc−V_BE になる。一方、エミッタフォロワトランジスタ63のエミ
ッタ電圧V₁₅は、コンデンサ64に電荷が蓄えられている
ので、その分エミッタフォロワトランジスタ62のベース
電圧V₁₆より高くなる。コンデンサン64の両端電圧Vc₁₀
は（Vc₁₀＝I₁₁R₅₉であるから、エミッタフォロワトラン
ジスタ63のエミッタ電圧V₁₅は、 V₁₅＝Vcc−V_BE−I₁₁R₅₉ になる。

このエミッタフォロワトランジスタ63のエミッタ電圧V
₁₅は、この時のエミッタフォロワトランジスタ63のベー
スに加えられるトランジスタ62のコレクタ電圧V₁₃（V₁₃
＝Vcc−I₁₁R₆₀）より高くなる。このため、入力が変化
した直後ではエミッタフォロワトランジスタ63はオフす
る。

この入力が変化した直後の時刻t₁₁では、エミッタフォ
ロワトランジスタ62のエミッタ電圧V₁₆が（V₁₆＝Vcc−V
_BE）で、エミッタフォロワトランジスタ63のエミッタ電
圧V₁₅が（V₁₅＝Vcc−V_BE＋I₁₁R₅₉）である。このため、
トランジスタ70のベースには、エミッタフォロワトラン
ジスタ63のエミッタ電圧V₁₅（V₁₅＝Vcc−V_BE＋I₁₁R₅₉）
が供給され、トランジスタ68のベースには、電圧V₁₆よ
りV_BEだけ低いダイオード接続のトランジスタ65のエミ
ッタ電圧V₁₇（V₁₇＝Vcc−2V_BE）が供給される。

トランジスタ71のベース電圧V₁₉は、この時のエミッタ
フォロワトランジスタ63のエミッタ電圧V₁₅（V₁₅＝Vcc
−V_BE＋I₁₁R₅₉）より低く、トランジスタ68のベース電
圧V₂₀は、この時のトランジスタ65のエミッタ電圧V
₁₇（V₁₇＝Vcc−2V_BE）より低い。このため、トランジス
タ68がオン、トランジスタ69がオフし、トランジスタ70
がオン、トランジスタ71がオフする。これにより、第５
図Ｅに示すように、出力端子85から取り出される出力
がローレベルに変化し、出力端子86から取り出される出
力Ｑがハイレベルに変化する。

コンデンサ64に蓄えられていた電荷は、エミッタフォロ
ワトランジスタ63がオフしているので、トランジスタ67
を流れる電流I₁₃により放電される。このため、エミッ
タフォロワトランジスタ63のエミッタ電圧V₁₅は、第５
図Ｃに示すように、徐々に下降していく。ダイオード接
続のトランジスタ65のエミッタ電圧V₁₇は、第５図Ｄに
示すように、エミッタフォロワトランジスタ62がオンし
ているので、（V₁₇＝Vcc−2V_BE）で一定である。エミッ
タフォロワトランジスタ63のエミッタ電圧V₁₅がトラン
ジスタ71のベース電圧V₁₉より低くなると、トランジス
タ70がオフし、トランジスタ71がオンする。このため、
第５図Ｅに示すように、時刻t₁₂で出力端子85から取り
出される出力がハイレベルに変化し、出力端子86から
取り出される出力Ｑがローレベルに変化する。

時刻t₁₃でエミッタフォロワトランジスタ63のエミッタ
電圧V₁₅が、第５図Ｃに示すように、（V₁₅＝Vcc−V_BE−
I₁₁R₆₀）まで、下降すると、エミッタフォロワトランジ
スタ63がオンし、エミッタフォロワトランジスタ63のエ
ミッタ電圧V₁₅がこの電圧に保持される。そして、コン
デンサ64に電荷が蓄えられる。

時刻t₁₄で入力が変化し、入力端子57にハイレベルが供
給され、入力端子58にローレベルが供給されると、第５
図Ａに示すように、トランジスタ51のベース電圧V₁₁が
ハイレベルになり、トランジスタ52のベース電圧V₁₂ガ
ローレベルになり、トランジスタ51がオンし、トランジ
スタ52がオフする。このため、トランジスタ51のコレク
タ電圧V₁₄が（V₁₄＝Vcc−I₁₁R₅₉）になり、トランジス
タ52のコレクタ電圧V₁₃が（V₁₃＝Vcc）になる。

エミッタフォロワトランジスタ63のエミッタ電圧V
₁₅は、エミッタフォロワトランジスタ63のベースにはト
ランジスタ52のコレクタ電圧V₁₃（V₁₃＝Vcc）が加えら
れているので、この電圧V₁₃よりエミッタフォロワトラ
ンジスタ63のベース・エミッタ間電圧V_BEだけ低い電圧 V₁₅＝Vcc−V_BE になる。一方、エミッタフォロワトランジスタ62のエミ
ッタ電圧V₁₆は、コンデンサ64に電荷が蓄えられている
ので、その分エミッタフォロワトランジスタ63のベース
電圧V₁₅より高くなる。コンデンサ64の両端電圧Vc₁₀は
（Vc₁₀＝I₁₁R₆₀であるから、エミッタフォロワトランジ
スタ62のエミッタ電圧V₁₆は、 V₁₆＝Vcc−V_BE＋I₁₁R₆₀ になる。

このエミッタフォロワトランジスタ62のエミッタ電圧V
₁₆は、この時のエミッタフォロワトランジスタ62のベー
スに加えられるトランジスタ51のコレクタ電圧V₁₄（V₁₄
＝Vcc−I₁₁R₅₉）より高くなる。このため、入力が変化
した直後ではエミッタフォロワトランジスタ62はオフす
る。

この入力が変化した直後の時刻t₁₄では、エミッタフォ
ロワトランジスタ63のエミッタ電圧V₁₅が（V₁₅＝Vcc−V
_BE）で、エミッタフォロワトランジスタ62のエミッタ電
圧V₁₆が（V₁₆＝Vcc−V_BE＋I₁₁R₆₀）である。このため、
トランジスタ70のベースには、エミッタフォロワトラン
ジスタ63のエミッタ電圧V₁₅（V₁₅＝Vcc−V_BE）が供給さ
れ、トランジスタ68のベースには、電圧V₁₆よりダイオ
ード接続のトランジスタ65のベース・エミッタ間電圧V
_BEだけ低いトランジスタ65のエミッタ電圧V₁₇（V₁₇＝Vc
c−2V_BE＋I₁₁R₆₀）が供給される。

トランジスタ71のベース電圧V₁₉は、この時のエミッタ
フォロワトランジスタ63のエミッタ電圧V₁₅（V₁₅＝Vcc
−V_BE）より低く、トランジスタ68のベース電圧V₂₀は、
この時のトランジスタ65のエミッタ電圧V₁₇（V₁₇＝Vcc
−2V_BE＋I₁₁R₆₀）より低い。このため、トランジスタ68
がオン、トランジスタ69がオフし、トランジスタ70がオ
ン、トランジスタ71がオフする。これにより、第５図Ｅ
に示すように、出力端子85から取り出される出力がロ
ーレベルに変化し、出力端子86から取り出される出力Ｑ
がハイレベルに変化する。

コンデンサ64に蓄えられていた電荷は、エミッタフォロ
ワトランジスタ62がオフしているので、トランジスタ66
を流れる電流I₁₂により放電される。このため、エミッ
タフォロワトランジスタ62のエミッタ電圧V₁₆は、徐々
に下降し、ダイオード接続のトランジスタ65のエミッタ
電圧V₁₇は、第５図Ｄに示すように、これに伴って下降
していく。トランジスタ65のエミッタ電圧V₁₇がトラン
ジスタ69のベース電圧V₂₀より低くなると、トランジス
タ68がオフし、トランジスタ69がオンする。

一方、エミッタフォロワトランジスタ63のエミッタ電圧
V₁₅は、第５図Ｃに示すように、（V₁₅＝Vcc−V_BE）で一
定である。このため、トランジスタ68がオフし、トラン
ジスタ69がオンする時刻t₁₅で、第５図Ｅに示すよう
に、出力端子85から取り出される出力がハイレベルに
変化し、出力端子86から取り出される出力Ｑがローレベ
ルに変化する。

時刻t₁₆でエミッタフォロワトランジスタ62のエミッタ
電圧V₁₆が（V₁₆＝Vcc−V_BE−I₁₁R₅₉）まで下降し、トラ
ンジスタ65のエミッタ電圧V₁₇が（V₁₇＝Vcc−2V_BE−I₁₁
R₅₉）まで下降すると、エミッタフォロワトランジスタ6
2がオンし、エミッタフォロワトランジスタ62のエミッ
タ電圧V₁₆が一定電圧に保たれる。そして、コンデンサ6
4に電荷が蓄えられる。

この出力パルス幅τ₁₁は、以下のように求められる。

第５図において、時刻t₁₁で入力信号が変化すると、時
刻（t₁₁〜t₁₂）までの間、パルス幅τ₁₁のパルスが出力
される。このパルス幅τ₁₁は、第５図Ｃに示すように、
入力信号が変化してから、エミッタフォロワトランジス
タ63のエミッタ電圧V₁₅がトランジスタ71のベース電圧V
₁₉より低くなるまでの時間に等しい。入力信号が変化し
た直後のエミッタフォロワトランジスタ63のエミッタ電
圧V₁₅は、（V₁₅＝Vcc−V_BE＋I₁₁R₅₉）である。したがっ
て、入力変化直後のエミッタフォロワトランジスタ63の
エミッタ電圧V₁₅とトランジスタ71のベース電圧V₁₉との
電位差は、トランジスタ80を流れる電流をI₁₅、抵抗79
の抵抗値R₇₉とすると、 V₁₅−V₁₉ ＝（Vcc−V_BE＋I₁₁R₅₉）−（Vcc−I₁₅R₇₉−V_BE）＝I₁₁R₅₉＋I₁₅R₇₉ である。よって、コンデンサ64の静電容量をC₁₁とする
と、パルス幅τ₁₁は、 τ₁₁＝C₁₁（I₁₁R₅₉＋I₁₅R₇₉）/I₁₃ …… で求められる。

時刻t₁₄で入力信号が変化して出力されるパルスのパル
ス幅は、入力信号が変化してからトランジスタ65のエミ
ッタ電圧V₁₇がトランジスタ71のベース電圧V₁₉より低く
なるまでの時間に等しい。トランジスタ66を流れる電流
I₁₂、トランジスタ67を流れる電流I₁₃、トランジスタ82
を流れる電流I₁₄は、等しい。したがって、パルス幅
は、式で同様に求められる。

、電流I₁₁,I₁₃と同様に、電流I₁₅も電源端子54に供給さ
れる基準電圧Vrから形成される。

Vr′＝Vr−V_BE とし、抵抗55,外部抵抗84,抵抗84の抵抗値を夫々R₅₅,Re
₈₄,R₈₁とすると、電流I₁₁,I₁₃,I₁₅は、夫々、 I₁₁＝Vr′/R₅₅,I₁₃＝Vr′/Re₈₄,I₁₅＝Vr′/R₈₁ で示される。これらを、式に代入すると、 t₁₁＝C₁₁（（R₅₉/R₅₅）＋（R₇₉/R₈₁））Re₈₄ …… となる。式に示されるように、パルス幅τ₁₁は、コン
デンサ64の静電容量C₁₁と、抵抗比R₅₉/R₅₅,R₇₉/R₈₄と、
外部抵抗84の抵抗値Re₈₄により決まる。よって、温度特
性の影響を殆ど受けず、一定幅のパルスが得られる。

〔発明の効果〕

この発明に依れば、素子数が少なく、簡単な構成で入力
信号の立上がり及び立下がりでトリガーされるバイ−デ
ィレクショナルモノステーブルマルチバイブレータが構
成できる。また、この発明に依れば、集積回路化した場
合、パルス幅が外付け抵抗と集積回路内のコンデンサの
静電容量と集積回路内の抵抗比により決まる。このた
め、バラツキが少なく、温度特性が極めて良好である。

【図面の簡単な説明】

第１図はこの発明の一実施例の接続図、第２図はこの発
明の一実施例の説明に用いる波形図、第３図はこの発明
の一実施例の説明に用いる接続図、第４図はこの発明の
他の実施例の接続図、第５図はこの発明の他の実施例の
説明に用いる波形図、第６図は従来のモノマルチのブロ
ック図、第７図は従来のモノマルチの説明に用いる波形
図、第８図は従来のモノマルチにおける微分回路の一例
のブロック図、第９図は従来のモノマルチにおける微分
回路の説明に用いる波形図、第10図は従来のモノマルチ
における微分回路の一例の接続図である。図面における主要な符号の説明 7,8,57,58:入力端子、1,2,51,52:差動回路を構成するト
ランジスタ、12,13,62,63:エミッタフォロワトランジス
タ、16,64:コンデンサ、31,32,85,86:出力端子。

Claims

【特許請求の範囲】

【請求項１】互いのエミッタが共通接続された第１及び
第２のトランジスタからなる差動回路と、上記第１及び第２のトランジスタのベースから導出され
た入力端子と、上記第１及び第２のトランジスタのコレクタにそのベー
スが接続され、エミッタフォロワ回路を構成する第３及
び第４のトランジスタと、上記第３及び第４のトランジスタに所定の電流を流し、
その電流値が外付け抵抗で設定される電流源と、上記第３及び第４のトランジスタのエミッタ間に接続さ
れたコンデンサと、上記コンデンサの両端の出力が供給され、上記コンデン
サの両端電圧の変化に応じたパルス幅のパルスを形成す
るパルス形成回路と、上記パルス形成回路から導出された出力端子とからなり、上記入力端子に入力パルスを与え、上記コンデンサの両
端の電圧を上記パルス形成回路に供給して、上記入力パ
ルスの立上がり及び立下がりのエッジから上記コンデン
サと外付け抵抗とで定まる所定のパルス幅の出力信号を
形成するようにしたモノステーブルマルチバイブレータ。