JPH0787513B2 - 光電変換装置 - Google Patents
光電変換装置Info
- Publication number
- JPH0787513B2 JPH0787513B2 JP59271482A JP27148284A JPH0787513B2 JP H0787513 B2 JPH0787513 B2 JP H0787513B2 JP 59271482 A JP59271482 A JP 59271482A JP 27148284 A JP27148284 A JP 27148284A JP H0787513 B2 JPH0787513 B2 JP H0787513B2
- Authority
- JP
- Japan
- Prior art keywords
- clock
- photoelectric conversion
- signal
- circuit
- sensor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000006243 chemical reaction Methods 0.000 title claims description 16
- 230000000875 corresponding effect Effects 0.000 description 7
- 239000003990 capacitor Substances 0.000 description 6
- 230000001629 suppression Effects 0.000 description 5
- 230000003287 optical effect Effects 0.000 description 4
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000002596 correlated effect Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Landscapes
- Facsimile Heads (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は復数のセンサをマトリクス（ライン）スイツチ
群で共通に接続した集積化センサの信号読出回路に関
し、以下の説明は光ラインセンサを例として説明する。
群で共通に接続した集積化センサの信号読出回路に関
し、以下の説明は光ラインセンサを例として説明する。
従来例１ 従来の復数センサ信号読出回路は、特開昭59−11073の
第４図，第５図に示されるような走査回路が用いられて
いた。センサの選択信号はある１相のクロツクに同期
し、選択パルス幅はクロツクの１周期以下である。
第４図，第５図に示されるような走査回路が用いられて
いた。センサの選択信号はある１相のクロツクに同期
し、選択パルス幅はクロツクの１周期以下である。
従来例２ 従来の光ラインセンサは特開昭59−86361の第1,2,3図に
示されるように、CCDチツプを千鳥状に復数個配列し、
集束性ロツドレンズアレイで光学像を結像させる方式で
あつた。
示されるように、CCDチツプを千鳥状に復数個配列し、
集束性ロツドレンズアレイで光学像を結像させる方式で
あつた。
従来例３ 従来の光ラインセンサは特開昭59−67770の第１図に示
されるように集束性ロツドレンズアレイで結像される光
学方式をとりセンサアレイ（ホトダイオードアレイ）は
１チツプ、走査回路に１チツプ以上のハイプリツド集積
回路で構成されていた。
されるように集束性ロツドレンズアレイで結像される光
学方式をとりセンサアレイ（ホトダイオードアレイ）は
１チツプ、走査回路に１チツプ以上のハイプリツド集積
回路で構成されていた。
従来例2,3で示したような方式で密着型イメージセンサ
が構成されている。密着型にした場合の問題点はセンサ
長が長いことである。そのためマルチチツプで構成、も
しくはセンサアレイのみ１チツプで構成し、走査回路は
マルチチツプで構成する方式となり、当然コストも高
い。そこで『日経エレクトロニクス1984−９−24 P128
〜P129』に示されている通り走査回路とホトダイオード
アレイを密着型１次元センサ用として同一基板上に集積
している。同一基板上に集積する場合はチツプ上の素子
数が少いほどコストを下げられる。そこで従来１よりも
走査回路の簡略化を計る必要がある。
が構成されている。密着型にした場合の問題点はセンサ
長が長いことである。そのためマルチチツプで構成、も
しくはセンサアレイのみ１チツプで構成し、走査回路は
マルチチツプで構成する方式となり、当然コストも高
い。そこで『日経エレクトロニクス1984−９−24 P128
〜P129』に示されている通り走査回路とホトダイオード
アレイを密着型１次元センサ用として同一基板上に集積
している。同一基板上に集積する場合はチツプ上の素子
数が少いほどコストを下げられる。そこで従来１よりも
走査回路の簡略化を計る必要がある。
本発明の光電変換装置は、光電変換素子とスイッチ手段
からなる直列回路を複数並列接続した光電変換素子アレ
イと、クロック信号に同期して該スイッチ手段を選択走
査する走査回路と、該光電変換素子アレイから出力され
た信号を変換する１つの電流電圧変換手段と、該電流電
圧変換手段の出力を積分処理する積分手段とを有し、前
記走査回路はクロック信号の１周期中に時系列的にずら
されたタイミングで２個の前記スイッチを選択する光電
変換回路において、前記電流電圧変換手段から前記積分
手段に出力される信号に含まれるクロック雑音成分とは
逆相の信号を、前記電流電圧変換手段から出力される前
記信号に重上するクロック雑音抑圧手段を有することを
特徴とする。
からなる直列回路を複数並列接続した光電変換素子アレ
イと、クロック信号に同期して該スイッチ手段を選択走
査する走査回路と、該光電変換素子アレイから出力され
た信号を変換する１つの電流電圧変換手段と、該電流電
圧変換手段の出力を積分処理する積分手段とを有し、前
記走査回路はクロック信号の１周期中に時系列的にずら
されたタイミングで２個の前記スイッチを選択する光電
変換回路において、前記電流電圧変換手段から前記積分
手段に出力される信号に含まれるクロック雑音成分とは
逆相の信号を、前記電流電圧変換手段から出力される前
記信号に重上するクロック雑音抑圧手段を有することを
特徴とする。
本発明の上記走査手段は、クロックの１サイクルに２個
のセンサを時系列的に選択するので、従来の走査手段の
１つのシフトレジスタ出力で２個のセンサを選択制御で
きるが、読み出し信号へのクロック雑音が重上してしま
う。しかしながら、電流電圧変換手段からの出力信号
に、クロック雑音の逆相の信号を重上するクロック雑音
抑圧手段を有しているためにS/N比の優れた光電変換装
置を得ることができる。
のセンサを時系列的に選択するので、従来の走査手段の
１つのシフトレジスタ出力で２個のセンサを選択制御で
きるが、読み出し信号へのクロック雑音が重上してしま
う。しかしながら、電流電圧変換手段からの出力信号
に、クロック雑音の逆相の信号を重上するクロック雑音
抑圧手段を有しているためにS/N比の優れた光電変換装
置を得ることができる。
第１図は本発明の復数センサの信号読出回路の回路構成
を示すものであり、第２図はその動作を説明するための
タイムチヤートである。なお、説明の繁雑さを避けるた
め回路構成のみ５素子のラインセンサとし、タイミング
ジエネレータは省略している。
を示すものであり、第２図はその動作を説明するための
タイムチヤートである。なお、説明の繁雑さを避けるた
め回路構成のみ５素子のラインセンサとし、タイミング
ジエネレータは省略している。
第１図において、走査回路101はインバータ１、クロツ
クドゲートインバータ2,3で構成され、その動作は第２
図に示すとおり、スタートパルスSPとクロツクCLを印加
すると、クロツクの半周期ごと、クロツク一周期分の幅
の時系列的パルス（S1,S2,S3参照）を発生する。
クドゲートインバータ2,3で構成され、その動作は第２
図に示すとおり、スタートパルスSPとクロツクCLを印加
すると、クロツクの半周期ごと、クロツク一周期分の幅
の時系列的パルス（S1,S2,S3参照）を発生する。
ホトダイオードアレイ102はアナログスイツチ５、ホト
ダイオード６（もしくは光導電性を有する容量から構成
される。ホトダイオード６は蓄積動作を行なう。すなわ
ち、初期的にホトダイオード６の両端の電圧はセンサバ
イアス電圧VSBまで充電されており露光されることによ
り、その電荷を放電する。次に読出であるが、走査回路
101で選択されたある１個のアナログスイツチ５がオン
（実際はクロツクの半周期前に選択されたアナログスイ
ツチ５もオンしている。）するとそれに対応するホトダ
イオード６にセンサバイアス電圧VSBが印加され再充電
電流Ioが、ブリアンプ103に流れ込み、これによつて外
部に信号が取り出される。
ダイオード６（もしくは光導電性を有する容量から構成
される。ホトダイオード６は蓄積動作を行なう。すなわ
ち、初期的にホトダイオード６の両端の電圧はセンサバ
イアス電圧VSBまで充電されており露光されることによ
り、その電荷を放電する。次に読出であるが、走査回路
101で選択されたある１個のアナログスイツチ５がオン
（実際はクロツクの半周期前に選択されたアナログスイ
ツチ５もオンしている。）するとそれに対応するホトダ
イオード６にセンサバイアス電圧VSBが印加され再充電
電流Ioが、ブリアンプ103に流れ込み、これによつて外
部に信号が取り出される。
プリアンプ103は抵抗R1,R2およびオペアンプ７で構成
し、反転式電流電圧変換アンプとしている。
し、反転式電流電圧変換アンプとしている。
積分器104は抵抗R3,コンデンサC1,オペアンプ8,および
アナログスイツチ10で構成し、反転式積分器としてい
る。なおリセツトパルスRSTは第２図の波形を印加して
コンデンサC1の電荷をリセツトする。
アナログスイツチ10で構成し、反転式積分器としてい
る。なおリセツトパルスRSTは第２図の波形を印加して
コンデンサC1の電荷をリセツトする。
サンプルホルダ105は第２図のサンプルホールドパルスS
Hを印加してサンプルホールドする。
Hを印加してサンプルホールドする。
第２図において再充電電流Ioは信号電荷QSと雑音電荷QN
とを含む。雑音電荷QNはクロックCLが浮遊寄生容量を介
してホトダイオードアレイ102に結合することによつて
発生するものであり、再充電流Ioにおける正と負おのお
のの極性の雑音電荷QNは対称であり、その結合量は走査
回路101、ホトダイオードアレイ102、プリアンプ103を
モジユール化（たとえば、ハイブリツドIC、モノリシツ
ク化、およびブロツク別にその混成回路化）することに
より安定にできる。第２図においては、再充電電流Ioの
波形を説明の便をはかるために、模式的に表現してい
る。すなわち信号電荷QSと雑音電荷QNを時間的に分離し
て示しているが、実際は時定数が近接しているため時系
列的に分離された波形とはならない。
とを含む。雑音電荷QNはクロックCLが浮遊寄生容量を介
してホトダイオードアレイ102に結合することによつて
発生するものであり、再充電流Ioにおける正と負おのお
のの極性の雑音電荷QNは対称であり、その結合量は走査
回路101、ホトダイオードアレイ102、プリアンプ103を
モジユール化（たとえば、ハイブリツドIC、モノリシツ
ク化、およびブロツク別にその混成回路化）することに
より安定にできる。第２図においては、再充電電流Ioの
波形を説明の便をはかるために、模式的に表現してい
る。すなわち信号電荷QSと雑音電荷QNを時間的に分離し
て示しているが、実際は時定数が近接しているため時系
列的に分離された波形とはならない。
クロツク信号の抑圧を行なわなかつた場合の動作は第２
図の積分波形Vc′および出力波形Vo′に示される。第２
図を参照して明らかなように、ホトダイオード６が選択
されていない時および各ホトダイオードに同量の光が入
射している場合の出力共にクロツクCLが重畳されている
のがわかる。そごで、アナログスイツチ11,12、インバ
ータ13、可変電圧元VCL、コンデンサC2、抵抗R4から構
成されているクロツク抑圧回路106を用いる。クロツクC
Lが入力されたアナログスイツチ11,12、インバータ13、
可変電圧源VCLによつてクロツクCLと同相、振幅可変可
能な方形波発生器を構成する。クロツクCLの抑圧量は可
変電圧源VCLおよび、コンデンサC2の大小により調整し
相方とも値を大きくとることにより注入量は大きくな
る。抵抗R4は積分器に急峻な波形が印加されないように
付加したもので、その時定数はコンデンサC2と抵抗R4の
積に比例し、あわせて、再充電電流Ioと同等の時定数に
なるように設定する。またプリアンプは反転アンプとな
つているのでクロツクCLを抑圧するには第１図のように
積分器から入力する場合のクロツクCLと同相の補償信号
でよい。また同様にプリアンプ103の入力端子から注入
して補償する場合にはクロツクCLと逆相の信号が必要で
あり、増幅する前に抑圧するので微小な補償信号を注入
する必要がある。
図の積分波形Vc′および出力波形Vo′に示される。第２
図を参照して明らかなように、ホトダイオード６が選択
されていない時および各ホトダイオードに同量の光が入
射している場合の出力共にクロツクCLが重畳されている
のがわかる。そごで、アナログスイツチ11,12、インバ
ータ13、可変電圧元VCL、コンデンサC2、抵抗R4から構
成されているクロツク抑圧回路106を用いる。クロツクC
Lが入力されたアナログスイツチ11,12、インバータ13、
可変電圧源VCLによつてクロツクCLと同相、振幅可変可
能な方形波発生器を構成する。クロツクCLの抑圧量は可
変電圧源VCLおよび、コンデンサC2の大小により調整し
相方とも値を大きくとることにより注入量は大きくな
る。抵抗R4は積分器に急峻な波形が印加されないように
付加したもので、その時定数はコンデンサC2と抵抗R4の
積に比例し、あわせて、再充電電流Ioと同等の時定数に
なるように設定する。またプリアンプは反転アンプとな
つているのでクロツクCLを抑圧するには第１図のように
積分器から入力する場合のクロツクCLと同相の補償信号
でよい。また同様にプリアンプ103の入力端子から注入
して補償する場合にはクロツクCLと逆相の信号が必要で
あり、増幅する前に抑圧するので微小な補償信号を注入
する必要がある。
クロツク抑圧回路106を用いたときの動作は第２図の積
分波形VCおよび出力波形Voに示される。積分器104を用
いるので、雑音電荷QNと同一波形で補償する必要がな
い。そのため積分波形Vcの波形は応答が乱れているが、
それをサンプルホールドした出力波形VoはクロツクCLを
抑圧している。本回路の問題はクロツクCLとホトダイオ
ードアレイ102の静電結合の安定性であるが、電気的、
機械的に安定に構成すれば、問題点は温度特性のみとな
り、可変電圧VCLに同じ温度特性をもたせれば、かなり
の温度安定性を持つクロツク抑圧効果が得られる。
分波形VCおよび出力波形Voに示される。積分器104を用
いるので、雑音電荷QNと同一波形で補償する必要がな
い。そのため積分波形Vcの波形は応答が乱れているが、
それをサンプルホールドした出力波形VoはクロツクCLを
抑圧している。本回路の問題はクロツクCLとホトダイオ
ードアレイ102の静電結合の安定性であるが、電気的、
機械的に安定に構成すれば、問題点は温度特性のみとな
り、可変電圧VCLに同じ温度特性をもたせれば、かなり
の温度安定性を持つクロツク抑圧効果が得られる。
本発明では常に隣接する２個のセンサを選択する走査手
段を持つので、その動作について説明する。第1,2図に
おいて選択パルスS1が選択状態となると、S1に対応する
ホトダイオード６が蓄積し露光量に応じて、再充電され
るので出力として取り出される。その際、S1に対応する
ホトダイオード６に現在露光されている光電流も取り出
される。次に選択パルスS1,S2が選択状態になるとS1に
対応したホトダイオード６は再充電が完了している。そ
して、S2に対応するホトダイオード６に蓄積された露光
量に応じた、再充電がなされるので、出力として取り出
される。その際にはS1,S2に対応するホトダイオード６
に現在露光されている光電流もあわせて取り出される。
このように１センサ前に選択されたセンサの非蓄積出力
が誤差として現われるが、隣接ビツトであるため情報に
相関がある、センサの蓄積時間に比べ読出時間が短い
（たとえば1000ビツトのセンサであれば1/1000以下であ
る。）、読出サイクルで露光を中止することもできる、
等々の理由から大きな問題とはならない。
段を持つので、その動作について説明する。第1,2図に
おいて選択パルスS1が選択状態となると、S1に対応する
ホトダイオード６が蓄積し露光量に応じて、再充電され
るので出力として取り出される。その際、S1に対応する
ホトダイオード６に現在露光されている光電流も取り出
される。次に選択パルスS1,S2が選択状態になるとS1に
対応したホトダイオード６は再充電が完了している。そ
して、S2に対応するホトダイオード６に蓄積された露光
量に応じた、再充電がなされるので、出力として取り出
される。その際にはS1,S2に対応するホトダイオード６
に現在露光されている光電流もあわせて取り出される。
このように１センサ前に選択されたセンサの非蓄積出力
が誤差として現われるが、隣接ビツトであるため情報に
相関がある、センサの蓄積時間に比べ読出時間が短い
（たとえば1000ビツトのセンサであれば1/1000以下であ
る。）、読出サイクルで露光を中止することもできる、
等々の理由から大きな問題とはならない。
以上述べたように本発明によれば走査回路を簡略化でき
る。通常のハーフビツトにあたるシフトレジスタで１ビ
ツトのセンサが駆動でき、シフトレジスタとバツフアの
インバータのみの構成できるからである。走査回路の簡
略化が計れたことによつて、ワンチツプタイプの密着型
イメージセンサ（前出『日経エレクトロニクス1984−９
−24 P128〜P129』を指す』のチツプ幅の減少、素子数
の減少をすることができる。そのためにコストが下が
る。また走査回路が単純になるということは動作速度の
向上にもつながる。
る。通常のハーフビツトにあたるシフトレジスタで１ビ
ツトのセンサが駆動でき、シフトレジスタとバツフアの
インバータのみの構成できるからである。走査回路の簡
略化が計れたことによつて、ワンチツプタイプの密着型
イメージセンサ（前出『日経エレクトロニクス1984−９
−24 P128〜P129』を指す』のチツプ幅の減少、素子数
の減少をすることができる。そのためにコストが下が
る。また走査回路が単純になるということは動作速度の
向上にもつながる。
以上のように本発明はワンチツプタイプの密着型イメー
ジセンサの低コスト化、及高速化に特に有効である。
ジセンサの低コスト化、及高速化に特に有効である。
第１図は本発明の復数センサ信号読出回路の回路構成図
である。 第２図は本発明の復数センサ信号読出回路のタイミング
図である。 CLはクロツク、６はセンサ（ホトダイオード）、101は
走査回路、102はセンサアレイ（ホトダイオードアレ
イ）、103はプリアンプ、104は積分器、106はクロツク
抑圧回路である。
である。 第２図は本発明の復数センサ信号読出回路のタイミング
図である。 CLはクロツク、６はセンサ（ホトダイオード）、101は
走査回路、102はセンサアレイ（ホトダイオードアレ
イ）、103はプリアンプ、104は積分器、106はクロツク
抑圧回路である。
Claims (1)
- 【請求項１】光電変換素子とスイッチ手段からなる直列
回路を複数並列接続した光電変換素子アレイと、 クロック信号に同期して該スイッチ手段を選択走査する
走査回路と、 該光電変換素子アレイから出力された信号を変換する１
つの電流電圧変換手段と、 該電流電圧変換手段の出力を積分処理する積分手段とを
有し、 前記走査回路はクロック信号の１周期中に時系列的にず
らされたタイミングで２個の前記スイッチを選択する光
電変換回路において、 前記電流電圧変換手段から前記積分手段に出力される信
号に含まれるクロック雑音成分とは逆相の信号を、前記
電流電圧変換手段から出力される前記信号に重上するク
ロック雑音抑圧手段を有することを特徴とする光電変換
回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59271482A JPH0787513B2 (ja) | 1984-12-22 | 1984-12-22 | 光電変換装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59271482A JPH0787513B2 (ja) | 1984-12-22 | 1984-12-22 | 光電変換装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61148956A JPS61148956A (ja) | 1986-07-07 |
| JPH0787513B2 true JPH0787513B2 (ja) | 1995-09-20 |
Family
ID=17500656
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59271482A Expired - Fee Related JPH0787513B2 (ja) | 1984-12-22 | 1984-12-22 | 光電変換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0787513B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4846604B2 (ja) * | 2007-01-17 | 2011-12-28 | 株式会社椿本チエイン | チェーン伝動装置 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5679372A (en) * | 1979-12-03 | 1981-06-29 | Ricoh Co Ltd | Optical read element |
| JPS596664A (ja) * | 1982-07-02 | 1984-01-13 | Toshiba Corp | 画像読取り装置 |
-
1984
- 1984-12-22 JP JP59271482A patent/JPH0787513B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61148956A (ja) | 1986-07-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1178673B1 (en) | Solid state image pickup apparatus | |
| US4189749A (en) | Solid state image sensing device | |
| JP2001128070A (ja) | 自己補償型相関二重サンプリング回路 | |
| US5012344A (en) | Solid-state image pickup device having shared output line for photoelectric conversion voltage | |
| JPH04168876A (ja) | 積分器及び画像読取装置 | |
| JPH0252475B2 (ja) | ||
| JPH0787513B2 (ja) | 光電変換装置 | |
| JPS6149562A (ja) | イメ−ジセンサ信号読出回路 | |
| JPS59229966A (ja) | 光学読取装置 | |
| JPH03119855A (ja) | 密着型イメージセンサ | |
| JP3026288B2 (ja) | イメージセンサ | |
| JP2789853B2 (ja) | イメ−ジセンサの読取回路 | |
| JPH04248756A (ja) | 画像読取方法及びその装置 | |
| JP2550561Y2 (ja) | イメージセンサ | |
| JPH0473969A (ja) | イメージセンサ | |
| JPS61121581A (ja) | 固体撮像装置の駆動方法 | |
| JPS6150362A (ja) | 光電変換装置 | |
| JP2565675B2 (ja) | イメ−ジセンサ | |
| JPH0222590B2 (ja) | ||
| JP2855356B2 (ja) | 読み取り装置の信号処理方法 | |
| JPH0681282B2 (ja) | 光検出回路 | |
| JPS6376667A (ja) | イメ−ジセンサ | |
| JPH02260968A (ja) | イメージセンサ | |
| JPH04298155A (ja) | イメージセンサ | |
| JPH03123270A (ja) | 光電変換回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |