JPH0789370B2 - 画像処理装置 - Google Patents
画像処理装置Info
- Publication number
- JPH0789370B2 JPH0789370B2 JP61231227A JP23122786A JPH0789370B2 JP H0789370 B2 JPH0789370 B2 JP H0789370B2 JP 61231227 A JP61231227 A JP 61231227A JP 23122786 A JP23122786 A JP 23122786A JP H0789370 B2 JPH0789370 B2 JP H0789370B2
- Authority
- JP
- Japan
- Prior art keywords
- bit
- arithmetic unit
- arithmetic
- data
- bits
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Image Processing (AREA)
- Controls And Circuits For Display Device (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、カラー，濃淡画像をデイスプレイ上に表示
し、画像に種々の演算操作を行うことによつて目的とす
る画像を編集，作成する画像処理装置に係り、特に、算
術演算操作を高速に行うに好適な、画像処理装置のハー
ドウエア機構に関する。
し、画像に種々の演算操作を行うことによつて目的とす
る画像を編集，作成する画像処理装置に係り、特に、算
術演算操作を高速に行うに好適な、画像処理装置のハー
ドウエア機構に関する。
カラー，濃淡画像が、多層構造をなす画像メモリ上に記
憶できることは、公知である。すなわち、画像は、それ
を細分割した画素の持つ色のコードあるいは、濃度のレ
ベルを画像メモリ上に記憶する。ここで画素の持つ情報
は複数ビットで表され、通常、１ビツトから24ビツト程
度である。
憶できることは、公知である。すなわち、画像は、それ
を細分割した画素の持つ色のコードあるいは、濃度のレ
ベルを画像メモリ上に記憶する。ここで画素の持つ情報
は複数ビットで表され、通常、１ビツトから24ビツト程
度である。
さて、このような画像メモリに記憶してある画像を切貼
りしたり、反転したりする操作を行うためには、特開昭
60−176094号「画像メモリのアクセス装置」にある様
な、画像メモリの層ごと、すなわち、画像を表す複数ビ
ツトのビツトごとに演算器を持つ方式が有効である。も
し、演算機能に、加減算の様な算術演算の機能を付加す
る時には、各演算器から生ずるキヤリー信号を、画像メ
モリの各層に付いている重み、すなわち画素を表す複素
ビツトのビツト重みに従つて、各演算器のキヤリー入力
に接続することにより実現できる。
りしたり、反転したりする操作を行うためには、特開昭
60−176094号「画像メモリのアクセス装置」にある様
な、画像メモリの層ごと、すなわち、画像を表す複数ビ
ツトのビツトごとに演算器を持つ方式が有効である。も
し、演算機能に、加減算の様な算術演算の機能を付加す
る時には、各演算器から生ずるキヤリー信号を、画像メ
モリの各層に付いている重み、すなわち画素を表す複素
ビツトのビツト重みに従つて、各演算器のキヤリー入力
に接続することにより実現できる。
しかし、例えば、画像メモリの複数層が、カラー濃淡画
像で、残りの層が、別の用途に使用されている場合、画
像メモリの全層に対して演算を行うと、キヤリーの伝搬
により正しい演算結果が得られなくなる場合が生ずる。
像で、残りの層が、別の用途に使用されている場合、画
像メモリの全層に対して演算を行うと、キヤリーの伝搬
により正しい演算結果が得られなくなる場合が生ずる。
上記従来技術は、画像メモリを任意に分割し、算術演算
を行う操作に関して配慮がされておらず、これを従来技
術で実現しようとすると、画像メモリの各層に設けた演
算器を使用できず、処理時間が増大する問題があつた。
を行う操作に関して配慮がされておらず、これを従来技
術で実現しようとすると、画像メモリの各層に設けた演
算器を使用できず、処理時間が増大する問題があつた。
本発明の目的は、画像メモリ上の任意の層に定義された
画像データを算術演算する時に、演算器に画像メモリの
各層に対応した演算のマスク制御を行える機構を設け、
高速に、演算結果を得ることのできる画像処理装置を提
供することにある。
画像データを算術演算する時に、演算器に画像メモリの
各層に対応した演算のマスク制御を行える機構を設け、
高速に、演算結果を得ることのできる画像処理装置を提
供することにある。
上記目的は、画像メモリのどの層に画像データが入つて
いるか、どの層で画像データが分割されるかといつたマ
スク情報を保持するマスクレジスタ、その内容に従つ
て、各ビツト間のキヤリーを制御可能な手段を設けるこ
とにより達成される。
いるか、どの層で画像データが分割されるかといつたマ
スク情報を保持するマスクレジスタ、その内容に従つ
て、各ビツト間のキヤリーを制御可能な手段を設けるこ
とにより達成される。
演算器は、各ビツトにマスクビツト入力を持ち、マスク
がかけられた時は、あらかじめ決められた動作を行うよ
うにする。マスクがかけられていない時は通常の動作を
行う。
がかけられた時は、あらかじめ決められた動作を行うよ
うにする。マスクがかけられていない時は通常の動作を
行う。
例えば、マスクをかけられた演算器が、下位の演算器か
らのキヤリー出力をそのまま上位演算器に伝達するよう
に決めておけば、マスクがかけられていない演算器だけ
が有効なビツトとして演算結果が得られる。
らのキヤリー出力をそのまま上位演算器に伝達するよう
に決めておけば、マスクがかけられていない演算器だけ
が有効なビツトとして演算結果が得られる。
また、マスクをかけられた演算器が、上位の演算器にキ
ヤリーを伝達しないように決めておけば、マスクをかけ
たビツトで画素データを分割し、分割された複数のデー
タの演算結果が得られる。
ヤリーを伝達しないように決めておけば、マスクをかけ
たビツトで画素データを分割し、分割された複数のデー
タの演算結果が得られる。
以下、本発明の一実施例を、第１図より第５図を用いて
説明する。
説明する。
第１図は、入力画素データ１と入力画素データ２を演算
マスクデータ３でマスクをかけて加算した時得られる出
力画素データ４の例を示した図である。この例では、マ
スクをかけられた演算器は、下位の演算器のキヤリー出
力をそのまま上位の演算器に伝搬する。すなわち、０ビ
ツト目（ここでは、右側から０ビツト目をLSBとす
る）、１ビツト目の演算はマスクがかけられていないた
め、そのまま加算され“01"を得る。そして、そこで発
生したキヤリーは、２ビツト目から４ビツトがマスクさ
れているため、そのまま５ビツト目の演算器に伝搬す
る。５ビツト目から７ビツト目はマスクがかけられてい
ないため、１ビツト目から発生するキヤリーを受けてそ
のまま加算が行われ“000"が得られる。
マスクデータ３でマスクをかけて加算した時得られる出
力画素データ４の例を示した図である。この例では、マ
スクをかけられた演算器は、下位の演算器のキヤリー出
力をそのまま上位の演算器に伝搬する。すなわち、０ビ
ツト目（ここでは、右側から０ビツト目をLSBとす
る）、１ビツト目の演算はマスクがかけられていないた
め、そのまま加算され“01"を得る。そして、そこで発
生したキヤリーは、２ビツト目から４ビツトがマスクさ
れているため、そのまま５ビツト目の演算器に伝搬す
る。５ビツト目から７ビツト目はマスクがかけられてい
ないため、１ビツト目から発生するキヤリーを受けてそ
のまま加算が行われ“000"が得られる。
すなわち、マスクされたビツトを無視した演算結果を得
ることができる。
ることができる。
ここで、出力画素データ４の２ビツト目から４ビツト目
は、１ビツトからのキヤリーと各ビツトの加算結果が得
られる。
は、１ビツトからのキヤリーと各ビツトの加算結果が得
られる。
第２図は、本発明を実施する時のシステム構成を示した
図である。画像メモリ７は、縦512画素，横640画素,1画
素当り８ビツトから成る画像データを保持している。演
算器６は、８ビツトの２入力演算器で、演算指定データ
５により行う演算機能が指定される。また、演算マスク
データ３により前述したようなビツト単位の演算マスク
がかけられる。演算指定データ５と演算マスクデータ３
は、システム全体を制御するCPU（ここでは記載してい
ない）によつてあらかじめ指定されているものとする。
さて、画像メモリ上の２つの領域内に存在する画像同志
を演算し、一方の領域に書き込む処理を考えた場合、２
つの領域中で１対１に対応している画素単位の処理を基
本とすればよい。この１画素単位の処理を図にしたのが
第２図であり、画像メモリ中の１画素Ａが入力画素デー
タ１として演算器６の一方の入力となり、対応する画素
Ｂが入力画素２として演算器６のもう一方の入力とな
る。演算結果Ｄは入力画素２と同じ画素Ｂに書き込む。
以上の制御は、前述のシステム全体を制御するCPUによ
つて行われる。
図である。画像メモリ７は、縦512画素，横640画素,1画
素当り８ビツトから成る画像データを保持している。演
算器６は、８ビツトの２入力演算器で、演算指定データ
５により行う演算機能が指定される。また、演算マスク
データ３により前述したようなビツト単位の演算マスク
がかけられる。演算指定データ５と演算マスクデータ３
は、システム全体を制御するCPU（ここでは記載してい
ない）によつてあらかじめ指定されているものとする。
さて、画像メモリ上の２つの領域内に存在する画像同志
を演算し、一方の領域に書き込む処理を考えた場合、２
つの領域中で１対１に対応している画素単位の処理を基
本とすればよい。この１画素単位の処理を図にしたのが
第２図であり、画像メモリ中の１画素Ａが入力画素デー
タ１として演算器６の一方の入力となり、対応する画素
Ｂが入力画素２として演算器６のもう一方の入力とな
る。演算結果Ｄは入力画素２と同じ画素Ｂに書き込む。
以上の制御は、前述のシステム全体を制御するCPUによ
つて行われる。
さて、ここで使用した演算器６の構成を第３図に示す。
ここでALU0,ALU1,…,ALU7は、１ビツト演算器で、ｉビ
ツト目の演算器は次に示す機能を持つ。
ここでALU0,ALU1,…,ALU7は、１ビツト演算器で、ｉビ
ツト目の演算器は次に示す機能を持つ。
Di＝Ｆ（Ai,Bi,Ci） ……（１） Ci＋１＝Ｆ′（AiBi,Ci）（但しMi＝０の時） ……（２
−１） Ci＋１＝Ci（但しMi＝１の時） ……（２−２） ここでＦ（ ）は、演算指定データ５で指定した演算機
能を関数にしたもので、Ｆ′（ ）は、同じ演算機能を
実行した時のキヤリー出力を関数としたものである。ま
たAi,Biは入力画素データ１、入力画素データ２の第ｉ
ビツト目、Diは、出力画素データ第ｉビツト目、Ciは、
ｉ−１ビツト目の演算器からのキヤリー入力で、Ci＋１
は、ｉ＋１ビツト目の演算器へのキヤリー出力で、M
iは、演算マスクデータの第ｉビツト目であり、０の時
マスクなし、１の時マスク有りを指定する。
−１） Ci＋１＝Ci（但しMi＝１の時） ……（２−２） ここでＦ（ ）は、演算指定データ５で指定した演算機
能を関数にしたもので、Ｆ′（ ）は、同じ演算機能を
実行した時のキヤリー出力を関数としたものである。ま
たAi,Biは入力画素データ１、入力画素データ２の第ｉ
ビツト目、Diは、出力画素データ第ｉビツト目、Ciは、
ｉ−１ビツト目の演算器からのキヤリー入力で、Ci＋１
は、ｉ＋１ビツト目の演算器へのキヤリー出力で、M
iは、演算マスクデータの第ｉビツト目であり、０の時
マスクなし、１の時マスク有りを指定する。
各１ビツト演算器は、式（１），式（２−１）を実現す
る２入力演算器で、公知である。さらに式（２−２）で
示した機能を追加することは容易であるため特にここで
は記載しない。
る２入力演算器で、公知である。さらに式（２−２）で
示した機能を追加することは容易であるため特にここで
は記載しない。
ところで、演算器６の他の実施例を第４図に示す。この
実施例では、演算機能として、通常実現される加算，減
算，論理演算の他に、最大値，最小値求める機能を追加
したものである。演算器60は第３図に示した８ビツトの
演算器である。セレクタ８は、演算指定データ５の内容
Ｆと、演算器60の最終段からのキヤリー出力C8により、
入力画素データ１、入力画素データ２の画素A,Bと、演
算器60の出力データを選択する。演算指定データ５の内
容Ｆが、最小値を求める機能を指定している時は、演算
器60は、減算が行われ、Ａ−ＢをＭの指定に従つて実行
する。その結果Ａが小さい時はC8は“1"となり、セレク
タ８のI0が、セルクタ８の出力となる。C8が“0"の時
は、I1がセレクタの出力となる。一方最大値を求める機
能を指定している時は、逆にセレクタ８の出力はC8が
“1"の時Ii出力し、C8が“0"の時I0を出力する。それ以
外の機能が指定された時には、C8と無関係にセレクタ８
はI2の入力、すなわち演算器60の出力を選択して出力す
る。
実施例では、演算機能として、通常実現される加算，減
算，論理演算の他に、最大値，最小値求める機能を追加
したものである。演算器60は第３図に示した８ビツトの
演算器である。セレクタ８は、演算指定データ５の内容
Ｆと、演算器60の最終段からのキヤリー出力C8により、
入力画素データ１、入力画素データ２の画素A,Bと、演
算器60の出力データを選択する。演算指定データ５の内
容Ｆが、最小値を求める機能を指定している時は、演算
器60は、減算が行われ、Ａ−ＢをＭの指定に従つて実行
する。その結果Ａが小さい時はC8は“1"となり、セレク
タ８のI0が、セルクタ８の出力となる。C8が“0"の時
は、I1がセレクタの出力となる。一方最大値を求める機
能を指定している時は、逆にセレクタ８の出力はC8が
“1"の時Ii出力し、C8が“0"の時I0を出力する。それ以
外の機能が指定された時には、C8と無関係にセレクタ８
はI2の入力、すなわち演算器60の出力を選択して出力す
る。
以上示した実施例により、画像メモリの任意の層をマス
クした画像の演算を演算器の遅延時間だけで行うことが
可能である。従つて本実施例の効果は、画像メモリを種
々の用途のため層別に分解した場合でも、画像の演算処
理を高速に行える点にある。
クした画像の演算を演算器の遅延時間だけで行うことが
可能である。従つて本実施例の効果は、画像メモリを種
々の用途のため層別に分解した場合でも、画像の演算処
理を高速に行える点にある。
次に更にもう１つの実施例を第５図に示す。
本実施例は、第３図に示した１ビツト演算器61,62,…,6
8の機能が式（２−２である代りに、次に示す式（３）
で表される。
8の機能が式（２−２である代りに、次に示す式（３）
で表される。
Ci＋１＝０（但しMi＝１の時） ……（３） すなわち、ｉビツト目がマスクされた場合次のビツトに
キヤリーが伝搬しなくなる。第５図で示した入力画素デ
ータ１と入力画素データ２の加算の例では、１ビツト目
と４ビツト目の１ビツト演算器61,64のキヤリー出力C1,
C4は０であり、点線で示した様に加算が３つの部分で独
立に行われているように見える。式（１），式（２−
１），式（３）を実現する実施例においては、０ビツ
ト,1ビツト目が青成分の濃度,2ビツト,3ビツト,4ビツト
を緑成分の濃度,5ビツト,6ビツト,7ビツトを赤成分の濃
度と画像メモリを分割している時に、各々の分割に対し
て演算を１度に行え、別々に行う場合に比べ高速である
という効果が有る。
キヤリーが伝搬しなくなる。第５図で示した入力画素デ
ータ１と入力画素データ２の加算の例では、１ビツト目
と４ビツト目の１ビツト演算器61,64のキヤリー出力C1,
C4は０であり、点線で示した様に加算が３つの部分で独
立に行われているように見える。式（１），式（２−
１），式（３）を実現する実施例においては、０ビツ
ト,1ビツト目が青成分の濃度,2ビツト,3ビツト,4ビツト
を緑成分の濃度,5ビツト,6ビツト,7ビツトを赤成分の濃
度と画像メモリを分割している時に、各々の分割に対し
て演算を１度に行え、別々に行う場合に比べ高速である
という効果が有る。
以上示したように、本発明によれば、多層構造の画像メ
モリを種々の用途に用いるように分割した場合におい
て、画像データの演算を行う時、画像メモリの分割に従
つて指定する、演算マスクをかけ、演算器内部のキヤリ
ーを制御することによつて、演算器の遅延時間で演算結
果が得られる効果がある。
モリを種々の用途に用いるように分割した場合におい
て、画像データの演算を行う時、画像メモリの分割に従
つて指定する、演算マスクをかけ、演算器内部のキヤリ
ーを制御することによつて、演算器の遅延時間で演算結
果が得られる効果がある。
第１図は、本発明の一実施例のマスクがある画素データ
の演算例図、第２図は、本発明の実施例におけるシステ
ム構成図、第３図は、第２図の演算器６の詳細図、第４
図は、第３図に示した演算器を拡張したもう１つの実施
例における演算器６の詳細図、第５図は、更にもう１つ
の実施例におけるマスクによりキヤリーが次のビツトに
伝搬しない演算器を使用した時の演算例を示した図であ
る。 １及び２……入力画素データ、３……演算マスクデー
タ、４……出力画素データ、５……演算指定データ、６
及び60……演算器、７……画像メモリ、61,62,…,68…
…１ビット演算器。
の演算例図、第２図は、本発明の実施例におけるシステ
ム構成図、第３図は、第２図の演算器６の詳細図、第４
図は、第３図に示した演算器を拡張したもう１つの実施
例における演算器６の詳細図、第５図は、更にもう１つ
の実施例におけるマスクによりキヤリーが次のビツトに
伝搬しない演算器を使用した時の演算例を示した図であ
る。 １及び２……入力画素データ、３……演算マスクデー
タ、４……出力画素データ、５……演算指定データ、６
及び60……演算器、７……画像メモリ、61,62,…,68…
…１ビット演算器。
Claims (2)
- 【請求項１】画素毎の表示データを夫々複数ビットのデ
ータで保持する画像メモリと、前記複数ビットのビット
対応に設けらえた演算器であって前記画像メモリのデー
タを取り込んで演算を行い上位ビットに対応する演算器
に演算結果のキャリーを出力する演算器と、各演算器の
実行する演算の種別を指定する手段と、前記複数ビット
のうちマスクするビットを指定するマスク手段と、該マ
スク手段によりマスクされたビットに対応する演算器に
対し下位ビット対応の演算器からの前記キャリーの入力
を上位ビット応答の演算器にそのまま出力させまたは前
記キャリーの入力に関らずキャリー出力を遮断させる手
段とを備えることを特徴とする画像処理装置。 - 【請求項２】特許請求の範囲第１項において、前記演算
器のうち最上位ビットに対応する演算器は演算結果のキ
ャリーを前記演算器とは別の処理手段に出力することを
特徴とする画像処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61231227A JPH0789370B2 (ja) | 1986-10-01 | 1986-10-01 | 画像処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61231227A JPH0789370B2 (ja) | 1986-10-01 | 1986-10-01 | 画像処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6388683A JPS6388683A (ja) | 1988-04-19 |
| JPH0789370B2 true JPH0789370B2 (ja) | 1995-09-27 |
Family
ID=16920313
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61231227A Expired - Lifetime JPH0789370B2 (ja) | 1986-10-01 | 1986-10-01 | 画像処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0789370B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2739487B2 (ja) * | 1988-12-20 | 1998-04-15 | 株式会社日立製作所 | 描画処理装置及びその描画処理装置を用いた画像表示装置 |
-
1986
- 1986-10-01 JP JP61231227A patent/JPH0789370B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6388683A (ja) | 1988-04-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1566773B1 (en) | Alpha blending based on a look-up table | |
| US4783649A (en) | VLSI graphics display image buffer using logic enhanced pixel memory cells | |
| US20060103671A1 (en) | Method of background colour removal for porter and duff compositing | |
| JP2006154992A (ja) | ニューロプロセッサ | |
| KR0152519B1 (ko) | 묘화 처리 장치 | |
| US5714975A (en) | Apparatus and method for generating halftoning or dither values | |
| JPH0789370B2 (ja) | 画像処理装置 | |
| JPH02278382A (ja) | 図形処理装置用の演算論理機構 | |
| US7167184B2 (en) | Method and apparatus to calculate any porter-duff compositing equation using pre-defined logical operations and pre-computed constants | |
| US6784895B1 (en) | Programmable multiple texture combine circuit for a graphics processing system and method for use thereof | |
| JPH0454679A (ja) | 演算装置 | |
| US7982746B2 (en) | Simplification of alpha compositing in the presence of transfer functions | |
| JPH0697390B2 (ja) | 画像表示制御回路 | |
| JPH07200869A (ja) | アルファブレンディング演算装置 | |
| JP2804028B2 (ja) | レンダリングプロセツサ | |
| JP2836617B2 (ja) | レンダリングプロセッサ | |
| JPS61130991A (ja) | 図形処理方法及び装置 | |
| JPH0581914B2 (ja) | ||
| JP2795083B2 (ja) | 画像処理における同一材質感画像の作成方法 | |
| JPH05216453A (ja) | ウィンドウ表示制御方法および装置 | |
| JPH0571113B2 (ja) | ||
| JPH0320880A (ja) | 変換回路 | |
| JPS6032706Y2 (ja) | 画像反転・強調装置 | |
| JP2901519B2 (ja) | グラフィックカーサ表示装置 | |
| JPS6213673B2 (ja) |