JPH0792501A

JPH0792501A - 画像表示用の基板とその製造方法、およびｔｆｔ表示素子

Info

Publication number: JPH0792501A
Application number: JP17457794A
Authority: JP
Inventors: Naoki Kato; 直樹加藤; Masaya Keyakida; 昌也欅田
Original assignee: AG Technology Co Ltd
Current assignee: AG Technology Co Ltd
Priority date: 1993-07-30
Filing date: 1994-07-26
Publication date: 1995-04-07

Abstract

(57)【要約】【構成】基板に行電極線、列電極線、画素電極５ａ、画
素駆動ＴＦＴ１０Ａ、行駆動ＴＦＴ１０Ｂ₁ と１０Ｂ₂
と１０Ｃ_X を備えた行駆動回路６、列駆動ＴＦＴ１０Ｄ
_X と１０Ｅ_X と１０Ｆ_X を備えた列駆動回路７が設けら
れ、前記行駆動ＴＦＴはいずれかの行の画素駆動ＴＦＴ
１０Ａの並びに対して直線状に配置され、前記列駆動Ｔ
ＦＴは行方向に略平行かつ直線状となるように配置され
てなることを特徴とする画像表示用の基板。【効果】室温雰囲気下できわめて高速に非晶質半導体の
多結晶化処理を行い得る、また、多結晶半導体チャネル
を有するＴＦＴの安定した特性が得られる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、能動素子を備えた画像
表示用の基板（アクティブマトリクス表示素子、薄膜能
動素子基板、またはＴＦＴ基板などとも呼ばれる）にお
ける多結晶半導体チャネルを有する薄膜トランジスタ
（以下、ＴＦＴと呼ぶ）の配置構成と、それを用いたＴ
ＦＴ表示素子、およびそれらの製造方法に関する。

【０００２】

【従来の技術】近年、ＣＲＴに代わる表示装置としてフ
ラットパネルディスプレイへの要求が高まっており、そ
のなかでもっとも有望視されるのが液晶表示素子（ＬＣ
Ｄ）である。最近では、カラー化と高速化の要求に対応
して、ＴＦＴなどを利用したアクティブマトリクス型の
ＬＣＤが実用化されている。

【０００３】ＴＦＴには半導体層として一般にアモルフ
ァスシリコン（α−Ｓｉ）が用いられているが、α−Ｓ
ｉの代わりに多結晶Ｓｉを用いると移動度が高いために
ＴＦＴの小型化や高速動作、そして大画面・高密度表示
の液晶表示装置が可能となる。また、駆動回路を画素表
示用のＴＦＴと一緒に同一の基板上に同時に形成するこ
とが可能になる。

【０００４】多結晶Ｓｉは、石英基板上に約１０００℃
の高温で形成する方法や、ガラス基板上に６００℃以下
の低温で形成する方法がともに知られている。また、レ
ーザビームのスポットをα−Ｓｉに照射し、ほぼ室温雰
囲気下でビームアニールにより多結晶Ｓｉを得る方法も
知られている。

【０００５】ＬＣＤにおいて大画面化を図ることと、よ
り生産性の高い、高性能の製品を得るためには、多結晶
Ｓｉを通常のＬＣＤ用ガラス基板（コーニング７０５９
など）上に形成することが望まれる。かつ、６００℃以
下の低温プロセスが必要となる。これを達成するには、
上記のビームアニール法が有望である。

【０００６】ビームアニールによる多結晶Ｓｉ形成方法
には、まず基板全面または多結晶Ｓｉの必要な領域の全
体を隙間なくビームアニールする第１の方法がある。さ
らに、ビームアニールの必要ない部分はとばしてしまう
第２の方法がある。前者は、エキシマレーザのような、
パルス発振でレーザ照射面積の大きいものが多く用いら
れている。後者にはアルゴンイオンレーザのような連続
発振レーザのビームアニールが用いられる。高速処理が
必要でスループットを向上させるためには後者が用いら
れる。

【０００７】また、日経エレクトロニクス第６０２号
（２／２８／９４）の第１０３〜１０９頁に多結晶Ｓｉ
ＴＦＴ液晶パネルについての記載があり、これについて
説明する。

【０００８】現状では、ビームアニール（レーザビーム
アニール）法は多結晶Ｓｉの移動度を面内で均一に制御
するのが難しい。また、大型基板を一括照射できる大口
径レーザ装置が現在は得られていない。そのため、口径
が５〜１０ｍｍ程度のパルス・レーザを走査させて、大
型基板をアニールしている。この場合の問題としては、
レーザ処理の重なり部分ができてしまうため、移動度で
±５０％程度の面内ばらつきが生じ、ＴＦＴの特性がば
らつくことがある。

【０００９】この対策としては、処理速度を落として多
結晶Ｓｉの重なり部分をできるだけ少なくすることがあ
げられる。または、複数回レーザ処理を行って、実験室
レベルで試作が可能なバラつきを±１０％程度まで抑え
込むことができるようになった。あとは、不均一性を抑
えながら、いかに処理速度を上げるかが量産を行うため
の問題となる。

【００１０】以上が第１０６頁〜第１０７頁記載の概要
である。次に高速ビームアニール法（ハイスピードビー
ムアニール法、以下ＨＳＢＡとも呼ぶ）について説明す
る。これは、ビームアニール法の一つであり、その大き
な特徴はまず高速でビームスポットを走査することであ
る。例えば、レーザ出力を７〜２５Ｗ程度とし、走査線
速度を１０〜２０ｍ／ｓ、好ましくは、１０〜１５ｍ／
ｓ、さらに好ましくは１１〜１３ｍ／ｓ（ビームスポッ
ト径がほぼ１００μｍ程度の場合）の範囲で行う。そし
て、このＨＳＢＡを用いた多結晶ＳｉＴＦＴの形成方法
に関する特開平４−２２６０３９、特開平４−２２６０
４０公報を従来例１としてあげる。このＨＳＢＡによれ
ば、４５０℃以下のプロセス温度でα−Ｓｉを多結晶化
することが可能となる。

【００１１】このＨＳＢＡではＴＦＴの多結晶半導体能
動層となるシリコンアイランド（Ｓｉ島）を形成する部
分だけをビームアニールする。それ以外の、配線や画素
電極しかない部分はビームアニールを行わないようにす
る。例えば、走査型のビームアニール装置を用いて、多
結晶Ｓｉを備えた画素表示用のＴＦＴを基板上に形成す
る場合には、画面を構成するマトリクスの行の数と同じ
回数だけレーザビームを走査して照射すればよい。

【００１２】次に、従来例２として特公平５−９７９４
公報をあげる。この発明においては、ＬＣＤの画素領域
以外の周辺駆動回路の非単結晶ＳｉＴＦＴのみがレーザ
アニールされてなることを特徴とする。例えば、ＣＷ励
起ＹＡＧレーザを光源としたビーム径２００μｍ、線速
度５０ｃｍ／ｓでビームを左右の方向にスキャンさせな
がら周辺駆動回路の部分のみをレーザアニール加工す
る。

【００１３】また、この従来例２ではレーザアニールを
基板全面に施すと、線速度が遅いためもあって製造工程
のスループットが非常に悪くなり、実用的でないと記載
している。そのために、周辺駆動回路のみを多結晶化せ
しめて多結晶半導体トランジスタを形成する。これに対
し、画素領域にはα−Ｓｉを用いる。さらに、行側周辺
回路と列側周辺回路をアニールする際、基板を回転して
レーザアニール加工を行うことができると記載してい
る。そして、ＬＣＤの性能としては信号線（データ線）
と走査線（ゲートバス）がそれぞれ２００本であり、十
分な移動度を有する多結晶半導体層、および回路に必要
な動作速度が得られたと記載している。

【００１４】次に、ビームアニール法におけるＳｉ島の
位置関係を説明する。図２はＳｉ島を十分に整列せずに
配置した場合の列駆動回路における、Ｓｉ島１の配置と
多結晶化せしめられたストライプ２との関係を示した平
面図である。Ｓｉ島１がすべてアニールされるために
は、ビームアニール走査をほとんど隙間なく行わなくて
はならず、走査回数が多くなる。その結果、列側駆動回
路用のＴＦＴのビームアニールに時間がかかり、スルー
プットの低下を招くことになる。

【００１５】

【発明が解決しようとする課題】ビームアニール法を用
いて上述した画像表示用の基板を製造する場合に画素領
域とは異なる周辺回路に備えられる行駆動回路または列
駆動回路のＴＦＴは画素駆動ＴＦＴとは同時にビームア
ニールすることが困難であった。

【００１６】この周辺回路でのＴＦＴの配置が工夫され
ていないと、この部分のビームアニールに時間がかか
り、スループットが低下する。本発明はこのような欠点
を解消しようとするものである。

【００１７】

【課題を解決するための手段】本発明は、同一基板上に
画素駆動ＴＦＴと周辺回路用のＴＦＴとが形成された画
像表示用の基板において周辺回路のＴＦＴが行方向に直
線状（または、交換可能である場合に列方向に直線状）
に配置されてなることを大きな特徴とする。

【００１８】本発明では、多結晶半導体を用いた画素駆
動ＴＦＴを備えた基板上にさらに多結晶半導体を用いた
ＴＦＴを用いた駆動回路を作り込む。まず行駆動回路
中、または列駆動回路中のＴＦＴを画素表示用のＴＦＴ
の延長線上に配置するという方法を用いることによっ
て、画素表示用のＴＦＴと行か列のいずれか一方の駆動
回路用のＴＦＴの多結晶層のビームアニールを同時に行
うことができる。

【００１９】次に、残る列駆動回路中のＴＦＴを行方向
に、または行駆動回路中のＴＦＴを列方向に平行配置さ
れるように位置せしめる。これによって、行と列の両駆
動回路用の多結晶層形成工程を一括して高速に処理でき
る。

【００２０】まず、基板に、複数の行電極線と複数の列
電極線とが格子状に配列され、各交点に対応して画素電
極と多結晶半導体チャネルを有する画素駆動ＴＦＴとが
備えられ、該画素駆動ＴＦＴは少なくとも行方向に直線
状に配置され、行電極線から画素駆動ＴＦＴに行信号が
供給され、列電極線から画素駆動ＴＦＴに列信号が供給
されてなる画像表示素子用の基板において、各行電極線
に対応せしめられ、行信号を供給する複数の行駆動回路
が同一基板上にさらに備えられ、各行駆動回路に少なく
とも一つの行駆動ＴＦＴが備えられ、該行駆動ＴＦＴは
多結晶半導体チャネルを有し、該行駆動ＴＦＴは一つの
行の画素駆動ＴＦＴと行方向に直線状に配置されてなる
ことを特徴とする画像表示用の基板を提供する。これを
本発明の第１の態様と呼ぶ。

【００２１】また、基板に、複数の行電極線と複数の列
電極線とが格子状に配列され、各交点に対応して画素電
極と多結晶半導体チャネルを有する画素駆動ＴＦＴとが
備えられ、該画素駆動ＴＦＴは少なくとも行方向に直線
状に配置され、行電極線から画素駆動ＴＦＴに行信号が
供給され、列電極線から画素駆動ＴＦＴに列信号が供給
されてなる画像表示素子用の基板において、列電極線に
対応せしめられ、列信号を供給する複数の列駆動回路が
同一基板上にさらに備えられ、該列駆動回路にそれぞれ
列駆動ＴＦＴが少なくとも一つ備えられ、該列駆動ＴＦ
Ｔは多結晶半導体チャネルを有し、異なる列から一つ以
上選ばれた複数の列駆動ＴＦＴは行方向にほぼ平行かつ
直線状に配置されてなることを特徴とする画像表示用の
基板を提供する。これを本発明の第２の態様と呼ぶ。

【００２２】また、基板に、複数の行電極線と複数の列
電極線とが格子状に配列され、各交点に対応して画素電
極と多結晶半導体チャネルを有する画素駆動ＴＦＴとが
備えられ、該画素駆動ＴＦＴは少なくとも行方向に直線
状に配置され、行電極線から画素駆動ＴＦＴに行信号が
供給され、列電極線から画素駆動ＴＦＴに列信号が供給
されてなる画像表示素子用の基板において、各行電極線
に対応せしめられ、行信号を供給する複数の行駆動回路
が同一基板上にさらに備えられ、各行駆動回路に少なく
とも一つの行駆動ＴＦＴが備えられ、該行駆動ＴＦＴは
多結晶半導体チャネルを有し、該行駆動ＴＦＴは一つの
行の画素駆動ＴＦＴと行方向に直線状に配置され、か
つ、列電極線に対応せしめられ、列信号を供給する複数
の列駆動回路が同一基板上にさらに備えられ、該列駆動
回路にそれぞれ列駆動ＴＦＴが少なくとも一つ備えら
れ、該列駆動ＴＦＴは多結晶半導体チャネルを有し、異
なる列から一つずつ選ばれた複数の列駆動ＴＦＴは行方
向にほぼ平行かつ直線状に配置されてなることを特徴と
する画像表示用の基板を提供する。これを本発明の第３
の態様と呼ぶ。

【００２３】また、基板上に、非晶質半導体層を形成
し、該非晶質半導体層にビームスポットを照射し、該ビ
ームスポットを直線状に１０ｍ／ｓ以上で走査し、ビー
ムアニールによって多結晶化せしめてストライプ状の多
結晶半導体層を形成し、さらに、該多結晶半導体層から
半導体アイランドを形成し、該半導体アイランドを用い
て、画素駆動ＴＦＴと行駆動ＴＦＴと列駆動ＴＦＴのそ
れぞれの多結晶半導体チャネルを形成することを特徴と
する画像表示用の基板の製造方法を提供する。これを本
発明の第４の態様と呼ぶ。

【００２４】また、上記の第１、第３、および第４のい
ずれかの態様の画像表示用の基板において行電極線を直
接駆動する出力バッファに行駆動ＴＦＴを用い、ｎチャ
ネルのチャネル幅ｎＣＨ_d が５０〜５００μｍ、かつ、
ｐチャネルのチャネル幅ｐＣＨ_d がｎＣＨ_d の１〜１０
倍の寸法を有する第１のＣＭＯＳインバータが備えられ
たことを特徴とする画像表示用の基板を提供する。これ
を本発明の第５の態様と呼ぶ。

【００２５】具体的には、行電極線を直接駆動し高電流
を供給する最終出力バッファにＴＦＴを用い得る。画素
密度や画素数などにもよるが、チャネル長が６〜７μｍ
（ｎＣＨ_d ＝５０μｍ、ｐＣＨ_d ＝５０μｍ）でおよそ
０．５ｍＡの電流を供給できる。この場合、３サイズ
（インチ）、３２０×２４０画素をリフレッシュレート
６０Ｈｚで駆動できる。

【００２６】また、（ｎＣＨ_d ＝５００μｍ、ｐＣＨ_d
＝５０００μｍ）でおよそ１０ｍＡの電流を供給でき
る。この場合、１２サイズ、１２８０×１０２４画素を
リフレッシュレート７０Ｈｚで駆動できる。

【００２７】また、この第５の態様の画像表示用の基板
において、第１のＣＭＯＳインバータを駆動する前段
に、ｎＣＨ_d が５〜２５０μｍ、かつ、ｐＣＨ_d がｎＣ
Ｈ_d の１〜１０倍の寸法を有する第２のＣＭＯＳインバ
ータが備えられることが好ましい。両者の組み合わせに
よって好ましい高駆動性能が得られる。

【００２８】また、上記の第２、第３、および第４のい
ずれかの態様の画像表示用の基板において列電極線を直
接駆動する出力バッファに列駆動ＴＦＴを用い、ｎＣＨ
_d が２０〜１００μｍ、かつ、ｐＣＨ_d がｎＣＨ_d の１
〜３倍の寸法を有する第１のＣＭＯＳインバータが備え
られるか、ｎＣＨ_d が２０〜１００μｍの出力バッファ
が備えられたことを特徴とする画像表示用の基板を提供
する。これを本発明の第６の態様と呼ぶ。

【００２９】さらに、この第６の態様の画像表示用の基
板において、長いチャネル幅のＴＦＴを設ける場合に、
出力トランジスタを分割配置して並列駆動するようにす
る。一本の列電極線に対して２〜６個、好ましくは２〜
３個の列駆動ＴＦＴを設けて並列に列電極線を駆動す
る。このようにして、列方向におけるピッチ間隙（画素
電極の列方向の寸法）の中にＴＦＴを配置できる。

【００３０】本発明においては、画素駆動ＴＦＴと、行
駆動ＴＦＴを直線状に配置するとともに、さらに、列駆
動ＴＦＴの半導体能動層の少なくとも一部が行方向に一
本の直線状に並ぶか、好ましくは全ての半導体能動層が
複数本の直線状に並ぶように、列側駆動回路を配置設計
する。

【００３１】図１は、直線状に配置された駆動回路中の
ＴＦＴのＳｉ島３０とビームアニール走査によって得ら
れた帯状の多結晶層（ストライプ２と呼ぶ）との関係を
示した図である。Ｈ字型の部分がＳｉ島３である。スト
ライプ２の幅としてはおよそ３０〜１００μｍ、好まし
くは４０〜６０μｍ程度のものが形成されている。用い
るレーザ光源のパワーとビームスポットの形状安定性に
よる。最小幅としては回路寸法との兼ね合いもあるが２
０μｍ程度でも用いられ得る。それに対して、多結晶半
導体チャネルはストライプ２に対して垂直に用いる場
合、コンタクトホールのマージンやＳＤ領域、およびフ
ォトリソグラフィの精度などにより４〜１０μｍ（例え
ば、４μｍ長、７μｍ長）とされる。

【００３２】このような行と列駆動回路の平面配置の本
発明（画像表示用の基板）における一例を図７に示す。
画素電極５ａと画素駆動ＴＦＴ１０Ａが格子状に配置さ
れた画素領域５と、列駆動回路７（列駆動出力バッファ
７ａ、列駆動サンプルホールド回路７ｂ、列シフトレジ
スタ７ｃ）、行駆動回路６（行駆動出力バッファ６ａ、
行シフトレジスタ６ｂ）が備えられている。また、それ
ぞれの回路に行駆動ＴＦＴ１０Ｂ₁ 、１０Ｂ₂ ……、１
０Ｃ_X ……、および列駆動ＴＦＴ１０Ｄ_X ……、１０Ｅ
_X …、１０Ｆ_X …が備えられている。これらの各ＴＦＴ
は行電極線と平行な方向にほぼ直線状に配置されてい
る。

【００３３】レーザアニールによって多結晶Ｓｉの層を
得る際のビームアニール走査ラインを符号４で示す。こ
の場合は、基板の一定の方向に所定のピッチＰ_t で繰り
返して行っている。ピッチの大きさは画素の大きさに関
係するが少なくとも５０μｍ以上あることが好ましい。
ストライプ同士の重なりによる継ぎ目部分での特性低下
の点からは、Ｐ_t ＞ストライプ幅でビームアニールが有
効である。

【００３４】さらに、スループットの観点からは、Ｐ_t
＞ストライプ幅×２であることが好ましい。各回路との
関係でピッチＰ_t を可変することもできる。また、一方
向のみではなく往復走査してビームアニーアルすること
もできる。また、行方向の画素寸法をＬ_row としたとき
Ｐ_t ×Ｍ＝Ｌ_row （Ｍは整数）とする。

【００３５】なお、本発明において、行駆動ＴＦＴとは
行駆動回路中に配置され、回路を構成するＴＦＴを指
す。また、同様に列駆動ＴＦＴとは列駆動回路中に配置
され、回路を構成するＴＦＴを指す。特に、その大きさ
を限定するものではなく、列信号と行信号を駆動するた
めに機能するＴＦＴであればよい。

【００３６】

【作用】本発明においては、ＴＦＴが直線状にを配置構
成されているので、α−Ｓｉの多結晶化工程においてき
わめて高い生産性と歩留が得られる。また、このように
して得られた画像表示用の基板は主要な回路素子である
ＴＦＴの特性ばらつきが少なく安定した性能を発揮し得
る。また、低温プロセスで製造できるので、できあがっ
た画像表示用の基板全体の信頼性も向上する。

【００３７】

【実施例】

（実施例１）図３は、ガラス基板上に画素領域（画素表
示用マトリクス回路）５と、行駆動回路６、列駆動回路
７とが形成された液晶表示装置用のＴＦＴ基板１００の
平面図である。画素領域５は、多結晶半導体チャネルを
有するＴＦＴ等のスイッチングトランジスタ、画素電
極、行電極線（ゲートバスライン）、列電極線（ソース
バスライン）などが、マトリクス状に配置されて構成さ
れる。本実施例では半導体としてＳｉが用いられてい
る。

【００３８】また、図３においては行駆動回路６と列駆
動回路７ともに画素領域５を挟むように両側に分割配置
されている。通常、奇数と偶数番号によって分割して、
画素領域を挟んで上下・左右に分けて配置されることが
多い。

【００３９】行駆動回路６から行電極線を通じて供給さ
れる行信号（走査信号）でＴＦＴが周期的にオンされ
て、列駆動回路７から列電極線を通じて供給される列信
号（データ信号）が画素電極に書き込まれる。この画素
電極に書き込まれた信号電圧によって、ガラス基板と図
示を省略した対向基板との間に挟持された液晶層が駆動
される。

【００４０】行駆動回路６には行信号を取り扱うため、
主に、シフトレジスタ、行出力バッファが備えられる。
列駆動回路７には列信号を供給するために、シフトレジ
スタ、データレジスタ、ラッチ、レベルシフタ、および
出力バッファ（以上はデジタル回路の場合）、または、
シフトレジスタ、レベルシフタ、サンプル・ホールド、
出力バッファ（以上はアナログ回路の場合）などの各種
回路が備えられる。

【００４１】これらのＴＦＴ回路の半導体層（チャネ
ル、ソースおよびドレイン）として、ガラス基板上に成
膜されたα−Ｓｉを走査型のビームアニール装置を用い
てビームアニールして形成せしめた多結晶Ｓｉを用い
る。図４は図３に示したようなガラス基板をビームアニ
ールするときの走査の様子を示す平面図である。実線で
表されるビームアニール走査ライン４は、べた一面では
なく間欠的に行われる。

【００４２】ビームアニールの走査は行方向（図４中の
矢印Ｌの方向）に行う。なお、ビームアニールとは連続
発振アルゴンイオンレーザ等、被照射体である水素化α
−Ｓｉ等の非単結晶膜に対して高速で多結晶化せしめる
ことのできるエネルギーを有するビームであればよい。
本実施例ではアルゴンイオンレーザを用いて、レーザ出
力を１０Ｗ、ビームスポット径を１００μｍ（エネルギ
ーがピーク強度の１／ｅ² になるおよその大きさ）、そ
の走査線速度を１３ｍ／ｓとする。

【００４３】図４に示す幅ａの範囲にわたってビームア
ニールを行うとき、行駆動回路６の構成を、前述したよ
うに、行駆動回路６中のトランジスタが画素表示用のト
ランジスタとほぼ同じ直線上にのるように工夫する。こ
れによって、画素領域５のＴＦＴとして形成される予定
領域の材料（具体的には、水素化α−Ｓｉ等があげられ
る）と、行駆動回路６のＴＦＴのそれとを一括してまと
めてアニールできる。ビームアニールは画素の行ピッチ
とほぼ等しいピッチで走査される。

【００４４】または、画素の行ピッチの１／Ｍ（Ｍは整
数）のピッチでアニールすることもできる。さらに、途
中でピッチを変更することもできるが、位置精度を維持
するためには一定のピッチを用いた方が有利である。

【００４５】画素の行電極数よりも多く、行駆動回路６
の領域をビームアニールした場合には、その行数より増
加した余分のアニールライン（ストライプ２）にＴＦＴ
を用いた回路を配置できるようになる。

【００４６】図４に示す幅ｂの範囲にわたって、すなわ
ち列駆動回路７のＴＦＴとして形成せしめられる予定領
域の材料（実際は、水素化α−Ｓｉ等）は、画素表示用
のＴＦＴとまとめてビームアニールすることはできない
が、ＴＦＴの半導体チャネルとなる予定領域が、列方向
にほぼ所定のピッチ間隔を持ち、行方向に展伸する所定
の幅を持つ直線群にのるようにあらかじめ配置してい
る。

【００４７】そのため、ビームアニールの走査回数はそ
の直線の数になる。ビームアニールの走査ピッチはその
直線群のピッチとなる。もちろん、一定のピッチだけで
なく、隣接する特定の二直線の間隔が他の所の間隔と異
なってもよい。一定のピッチになるように配置せしめる
方が、全体のスループット向上と安定性にさらに寄与す
る。

【００４８】列駆動回路のＴＦＴの予定領域が構成する
直線群のピッチは、必ずしも一定である必要はなく、Ｔ
ＦＴの大きさや回路構成などに合わせて適宜変化させて
よい。いいかえれば、直線状に配列せしめられたＴＦＴ
群を構成すればよい。通常は、行方向または列方向にほ
ぼ対称的に回路構成が行われるので、列駆動回路の中
で、行方向側においても対称的に回路構成を行うように
する。

【００４９】ただし、列駆動回路７中でのピッチと行駆
動回路６（かつ画素領域５）でのピッチをほぼ同じにす
ることは、基板全体の処理を行ううえで、スループット
および得られるストライプ２の全体的な位置精度のうえ
でより好ましい。

【００５０】具体的には、レーザ光によるビームアニー
ル走査を行うので、まさに、そのビームスポットの略幅
を持つ直線（ストライプを形成することになるビームア
ニール走査ライン）の上に各回路構成部が位置するよう
に配置する必要がある。用いるビームスポットの走査時
における、走査軌跡のゆらぎと許容誤差との関係などを
考慮して決定すればよい。

【００５１】本実施例ではビームアニール走査ラインの
走査ピッチを列駆動回路と画素領域（行駆動回路を含
む）ともに、１２０μｍとした。得られた多結晶半導体
層（ポリシリコン）の移動度はおよそ４０〜５０ｃｍ²
／Ｖ・ｓであった。また、列駆動回路となる領域と画素
領域と行駆動回路となる領域における基板面内ばらつき
はおよそ５％以内程度であり、従来例に比べて著しく向
上していた。

【００５２】（実施例２）行駆動回路を画素駆動ＴＦＴ
が備えられた同一の基板上に集積化した、コプレーナ型
の多結晶ＳｉＴＦＴを有するＴＦＴ基板を形成した。画
素数は３８４（Ｈ）×２８８（Ｖ）、画素ピッチ１９２
μｍのＲＧＢストライプ配列とした。フルカラーの液晶
表示装置に用いることができる。

【００５３】まず、ガラス基板上にプラズマＣＶＤを用
いてα−Ｓｉを１００ｎｍの厚さに成膜した。このα−
Ｓｉを、上述した、ＨＳＢＡによってビームアニールし
て多結晶化した。ビームアニールの走査は行電極線とほ
ぼ平行方向に行った。走査ピッチは１９２μｍで、行電
極線のピッチすなわち画素領域のＴＦＴの行ピッチに等
しくした。ビームアニールによってα−Ｓｉは幅約５０
μｍのストライプとなった。

【００５４】続いて、このストライプをフォトリソグラ
フィとエッチングによってパターニングし、ＴＦＴの半
導体チャネル（および、ソース、ドレイン）となるＳｉ
島を形成した。このときの画素のスイッチング素子であ
る画素駆動ＴＦＴ、および行駆動ＴＦＴの半導体チャネ
ルとなるＳｉ島群の位置関係を図５に示す。

【００５５】画素駆動ＴＦＴの半導体チャネルとなる第
１のＳｉ島３と、行駆動ＴＦＴの半導体チャネルとなる
第２のＳｉ島２０Ａ₁ 、２０Ａ₂ （図示を省略している
がさらに設けている）を直線状に配置し、ビームアニー
ルで多結晶化されたストライプ２に含まれるようにし
た。

【００５６】画素領域と行駆動回路とをアニールするた
めのビームアニールの走査数は、ＴＦＴのマトリクスの
行数すなわち２８８本である。また、行駆動ＴＦＴのう
ちの大出力ＴＦＴ用のＳｉ島はチャネル幅方向に長い。
そのため、チャネル長方向が行電極線と垂直（または、
チャネル幅が行方向にほぼ平行）になるように配置し、
ストライプ２が有効に用いられるようにした。

【００５７】また、画素駆動ＴＦＴのＳｉ島はチャネル
長方向が行電極と平行になるように配置している。この
後、絶縁膜および電極の成膜とパターニングなどを繰り
返して、画像表示用のＴＦＴ基板を作製した。図５のＳ
ｉ島を用いて作製された画素と行駆動回路の一部を図６
（図５とほぼ同一縮尺）に示す。

【００５８】図６において、画素駆動ＴＦＴ１０Ａ、画
素電極５ａ、列電極線８、行電極線９、行駆動ＴＦＴ１
０Ｂ₁ 、１０Ｂ₂ を示す。行駆動ＴＦＴ１０Ｂ₁ 、１０
Ｂ₂はＣＭＯＳインバータを構成し、行電極線９に行信
号を与える最終出力段バッファ（行出力バッファ）を形
成している。必要な駆動電流を得るために、チャネル幅
を大きく形成している。

【００５９】本実施例ではｎチャネル幅が５０μｍ、ｐ
チャネル幅が４００μｍの第２のＣＭＯＳインバータ
（図中の行駆動ＴＦＴ１０Ｂ₂ に隣接しているが図示を
省略している）、およびｎチャネル幅が２５０μｍ、ｐ
チャネル幅が２０００μｍの第１のＣＭＯＳインバータ
（行駆動ＴＦＴ１０Ｂ₂ と行駆動ＴＦＴ１０Ｂ₁ ）を形
成した。これによって、行電極線９に、およそ５ｍＡ程
度の行信号を供給できた。そして、垂直周波数６０Ｈ
ｚ、水平周波数３１．５ＫＨｚで画素領域５を駆動する
のに十分であった。なおチャネル長はおよそ７μｍとし
た。

【００６０】（実施例３）実施例における行出力バッフ
ァ以外に、行駆動回路中の行シフトレジスタ中のＴＦＴ
も行電極の方向に平行になるようにし、ストライプ２の
多結晶Ｓｉを用いてＴＦＴを形成した。この場合、チャ
ネル長は５〜６μｍ、チャネル幅は７〜８０μｍ程度の
ものを形成する。

【００６１】ここで、本発明における画像表示用の基板
およびＴＦＴ表示素子を製造する主要な工程を表１に示
す。なお、工程１１の基板の切断分離は後述するＴＦＴ
基板の複数どりを行う際に用いる。

【００６２】

【表１】

【００６３】次に、従来技術によって実施例と同様にＴ
ＦＴ基板を作製した比較例を以下に示す。

【００６４】（比較例１）ＴＦＴの配置とアニール工程
以外は実施例と同様である。画素駆動ＴＦＴおよび行駆
動ＴＦＴの半導体チャネルとなるＳｉ島の配置を図１０
に示す。画素駆動ＴＦＴのＳｉ島３は直線状に並んでい
るものの、行駆動ＴＦＴとなる予定のＳｉ島２０ａ、２
０ｂはその直線の延長線上だけに配置されていない。複
数のストライプにまたがっている。

【００６５】そのため、行駆動ＴＦＴのＳｉ島もすべて
多結晶化されるためには、ビームアニールは４８μｍピ
ッチで隙間なく走査することになる。そして、画像表示
領域と行駆動回路をアニールするためのビームアニール
の走査数はＴＦＴのマトリクスの行数の４倍で、１１５
２本となる。

【００６６】（実施例４）本実施例での、画素駆動ＴＦ
Ｔと行駆動ＴＦＴの半導体チャネル部となるＳｉ島群の
位置関係は上述した図５と同様である。本実施例では、
そのＳｉ島を用いて、行駆動回路側と画素領域との接続
が、ビームアニール時における位置関係から１行ずれ
て、第（ｎ）行の行駆動回路からの行信号は、第（ｎ±
１）行の行電極線に配線接続される。

【００６７】実施例２が、ある行の画素駆動ＴＦＴと、
その行に対応した段の行駆動ＴＦＴが同一直線上に配置
されているのに対し、本実施例は（ｎ）行目の画素駆動
ＴＦＴと、（ｎ±１）段目の行駆動ＴＦＴが同一直線上
に配置される。この場合、２８８行のＴＦＴ基板を形成
するのに必要なビームアニールの走査本数は２８９本で
ある。

【００６８】本実施例は、半導体層以外の層のパターニ
ングとレイアウト上の制約で一行ずつずらして配置した
い場合に好ましい。

【００６９】（実施例５）同一基板上に多結晶ＳｉＴＦ
Ｔで行駆動回路および列駆動回路をともに集積化したＴ
ＦＴ基板を作製した。

【００７０】実施例２と同様に、α−Ｓｉを高速ビーム
アニール法で多結晶化し、パターニングしてＳｉ島を形
成する。列駆動ＴＦＴの半導体チャネル部となるＳｉ島
の配置の一例を図８に示す。ビームアニールの走査ピッ
チＰ_t は９６μｍで、列駆動ＴＦＴのＳｉ島３０Ａ₁ 、
３０Ａ₂ 、３０Ａ₃ 、３０Ａ₄ 、３０Ａ₅ 、３０Ａ₆は
この多結晶化されたストライプ２に含まれるように、行
電極線に平行な複数の直線に載るように直線状に配置し
た。

【００７１】列駆動ＴＦＴのＳｉ島を多結晶化するため
に必要なビームアニールの走査本数は１２０本である。
また、列駆動ＴＦＴのＳｉ島も、行駆動ＴＦＴのそれと
同様、チャネル幅方向に長いので、チャネル長方向が行
電極線と垂直になるように配置し、ビームアニールでα
−Ｓｉが多結晶化されたストライプ２が有効に使われる
ようにする。図８のＳｉ島を用いて作製された列駆動回
路の一部を図９に示す。列駆動回路のうちの列シフトレ
ジスタ７ｃ_(m) の一部が示されている。図９において、
隣接する（ｉ＋１）列と（ｉ）列の二列分を示してい
る。

【００７２】列駆動ＴＦＴ１０Ｆ₁ 、１０Ｆ₂ 、１０Ｆ
₃ 、１０Ｆ₄ 、１０Ｆ₅ 、１０Ｆ₆が形成された。行駆
動回路と同様に、二個ずつ組み合わされてＣＭＯＳイン
バータを形成している。また、それぞれのＣＭＯＳイン
バータは同一のストライプ２の上に位置せしめている。
また、各ＴＦＴの電源線であるＶ₁ 、Ｖ₂ を示す。なお
配線の詳細部（段差と層間接続など）は簡略化して示し
ている。次に、従来技術を利用してＴＦＴ基板を作製し
た比較例を以下に示す。

【００７３】（比較例２）列駆動ＴＦＴのチャネル部と
なるＳｉ島群（３０ａ、３０ｂ、３０Ｃ、３０ｄ、３０
ｅ、３０ｆ）の配置を図１１に示す。Ｓｉ島の配置は直
線状ではなく、主として配線の容易さのために配置して
いる。これらのＳｉ島群を多結晶化するために、ビーム
アニールは４８μｍピッチで隙間なく行う。列駆動ＴＦ
ＴのＳｉ島を多結晶化するために必要なビームアニール
の走査本数は２００本である。

【００７４】図１１のＳｉ島を用いて作製された列駆動
回路は、各列駆動ＴＦＴの間に特性差が出やすく、列間
で表示特性にむらが出てしまうことがある。

【００７５】（実施例６）実施例５と同様に同一基板上
に多結晶ＳｉＴＦＴで行駆動回路および列駆動回路をと
もに集積化したＴＦＴ基板を作製した。

【００７６】本実施例における列駆動回路の列出力バッ
ファの一例を図１２に示す。列駆動ＴＦＴの半導体チャ
ネルとなるＳｉ島３０Ｄ_1(i+1)、３０Ｄ_2(i+1)、３０Ｄ
_3(i+1)の配置をあわせて示す。その大きさはおよそ、４
０μｍ×２８μｍである。ビームアニールの走査ピッチ
Ｐ_t は実施例５と同様に、行と画素領域が１９２μｍ、
列領域が９６μｍとした。また、列駆動ＴＦＴのＳｉ島
はストライプ２に含まれるように、行電極線に平行な複
数の直線状に配置した。

【００７７】列駆動回路に必要なビームアニールの走査
本数は１２０本である。また、本実施例では列駆動ＴＦ
Ｔの駆動電流を得るために、チャネル長方向が行電極線
と垂直になるように配置し、さらに一本の列電極線（ｉ
列）に対して三個のＴＦＴ１０Ｄ_1(i)、１０Ｄ_2(i)、１
０Ｄ_3(i)を並列に設けて駆動するようにしてある。この
場合は、合計でチャネル幅が１２０μｍとなっている。
この場合、一個が故障してもそれを分断して残りの正常
なＴＦＴで駆動せしめることも可能となる。また、より
高精細の画素密度になった場合にも好ましく適用でき
る。

【００７８】（実施例７）大型の同一基板から複数の画
像表示用の基板を得るようにした。つまり、基板上に多
結晶ＴＦＴで行駆動回路および列駆動回路をそれぞれ複
数セット設けて、集積化した。

【００７９】本実施例の一例を図１３に示す。一枚の大
型基板５０から、複数のＴＦＴ基板１０１などを同時に
得ることができる（これをマルチアニールと呼ぶ）。一
枚のＴＦＴ基板のみをビームアニールする場合より、さ
らに生産効率がきわめて高くなる。本実施例では、大型
基板５０の大きさは、縦（Ｌ₀ ）４００ｍｍ、横（Ｗ
₀ ）３００ｍｍとした。

【００８０】一枚の画像表示用の基板１０１の寸法はＬ
₁ ＝Ｗ₁ ＝１００ｍｍとした。その対角寸法は３．１サ
イズ（インチ）であり、画素領域は６４０×４８０画素
構成であり、縦横およそ６４ｍｍ×４８ｍｍである。ま
た、ビームアニールする際の走査ピッチＰ_t は１００μ
ｍとした。各画像表示用の基板の大きさはそれぞれ同じ
で一枚の大型基板から８枚を得るようにした。

【００８１】そして、このときのビームアニールに要す
る時間は、その線速度をおよそ１３ｍ／ｓで行った場
合、途中のオーバーヘッド時間（基板の間の部分はビー
ムアニールせずに飛ばして行う）を含めておよそ２分で
あった。

【００８２】ビームアニール方向に複数の表示装置のパ
ネルを並べた際に、マルチアニール方式による優位性が
さらに発揮される。総ビームアニール本数が少なくなる
ように行か列かいずれかの方向を選択する。通常は、行
方向にビームアニールを行うように配置する。走査速度
が高速（１０ｍ／ｓ以上）なので、アニール工程での所
要時間は、アニールラインの長さが長くなってもそれほ
ど変わらない。表２に、一定の大きさのガラス基板（４
５０ｍｍ×３７０ｍｍ）でマルチアニールを行う場合の
組み合わせ例を示す。ただし、ガラス基板をさらに大き
くすることができる。例えば、１２８０（×３）×１０
２４というような高精細・大口径基板のマルチアニール
を行うこともできる。

【００８３】また、本発明の実施例１〜７の構成などに
ついて表３にまとめて示す。なお、全ての実施例はコプ
レーナ型のＴＦＴを用いている。

【００８４】

【表２】

【００８５】

【表３】

【００８６】（実施例８）上述した各画像表示用の基板
にさらに、対向基板を設けてＴＦＴ表示素子２００を得
た。図１４にその断面を模式的に示す。ガラス基板１
１、対向ガラス基板１２、周辺シール１３、液晶層１
４、行駆動回路７、画素領域５、対向電極５ｂから主に
構成されている。

【００８７】このＴＦＴ表示素子は、周辺駆動回路も同
一の基板１１上に形成され、多結晶半導体チャネルを備
えたＴＦＴから構成されている。低コストで生産でき、
ばらつきの少ない安定した画像表示が得られた。また、
周辺回路が既に一体となって形成されているので従来の
ように組み込み作業が不要となっている。そのため周辺
駆動回路と画素領域との接続不良が低減され得る。

【００８８】

【発明の効果】本発明において、行駆動回路用のＴＦＴ
が直線群状に配置され、さらに列側駆動回路用のＴＦＴ
が直線群状に配置されるので、列側駆動回路部分のビー
ムアニールの走査回数はそれらの直線の本数分だけです
む。従来の方法でＴＦＴを配置した場合に比べてビーム
アニールの走査回数が大幅に少なくなる。

【００８９】これにより、駆動回路組み込み型のＴＦＴ
基板の製造におけるスループットが飛躍的に向上する。
従来例と本発明を比較すると、例えば、同じ数のＳｉ島
をビームアニールするのに必要な走査回数が７本から３
本に減らすことができる。この直線群の直線の本数が少
なくなればなるほど、走査回数は少なくなり、スループ
ットはより向上する。

【００９０】また、初めからビームアニール走査ライン
内にＳｉ島が入るように設計しているので、図２のよう
にビームアニール走査ラインの継ぎ目がＳｉ島にかかる
ことがなくなり、ＴＦＴのトランジスタ特性のばらつき
が抑えられる。

【００９１】したがって、同じ大きさのＴＦＴを用いて
比較した場合、駆動回路は高速に安定動作するし、画素
への書き込みが早くなり、リークも少なくなるのでＴＦ
Ｔの特性が向上する。つまり、液晶層への信号書き込み
速度が安定する。そして、従来よりも良好な画質が得ら
れることになる。

【００９２】さらに、大型の基板に複数の画像表示用の
基板を形成するようにした場合、より本発明の効果が現
れる。

【００９３】例えば、大型基板一枚で８〜１６枚のＴＦ
Ｔ基板を形成する場合、その多結晶化に要する工程はわ
ずかに２〜３分以内ですむ。また、この方法によって形
成した多結晶Ｓｉ層（ストライプ）は予め位置が決めら
れており、プロセス上のアライメント性がよい。そのた
め、歩留もさらに向上する。

【００９４】また、高速ビームアニール法は室温雰囲気
で処理できるので大型基板で製造する際にさらに有利と
なる。大きな温度履歴を受けないので歩留、製品の特性
ばらつきが低減され得る。

【００９５】また、軟化点の低い安価なガラス基板を用
いることができ低コストの生産を行うことができる。

【００９６】また、パターンレイアウトが規則性をもっ
ているので、製造途中における試験と修復を容易に行い
やすい。

【００９７】また、本発明は、その効果を損しない範囲
で種々の応用ができる。

【図面の簡単な説明】

【図１】本発明の実施例（直線状配列された列側Ｓｉ
島）を示す平面図。

【図２】非直線状配列された列側Ｓｉ島を備えた従来例
を示す平面図。

【図３】本発明における液晶表示装置用の（ＴＦＴアレ
ー）基板の平面図。

【図４】本発明の製造方法であって、ビームアニールを
ガラス基板上で全面に渡り直線状に行っている状態を示
す平面図。

【図５】本発明の実施例（直線状配列された行側Ｓｉ
島）を示す平面図。

【図６】本発明の実施例（直線状配列された行駆動回路
の一部と画素領域）を示す平面図。

【図７】行駆動回路と列駆動回路と画素領域を含む本発
明のＴＦＴ基板の平面図。

【図８】直線状配列された列側Ｓｉ島の実施例を示す平
面図。

【図９】直線状配列された列駆動回路（の一部）の実施
例を示す平面図。

【図１０】非直線状配列された行側Ｓｉ島を備えた従来
例を示す平面図。

【図１１】非直線状配列された列側Ｓｉ島を備えた従来
例を示す平面図。

【図１２】直線状配列された列駆動回路（出力バッフ
ァ）の例を示す平面図。

【図１３】ＴＦＴ基板の複数どりを行う本発明の大型基
板を示す平面図。

【図１４】模式的に示したＴＦＴ表示素子の断面図。

【符号の説明】

１、３、２０、３０：Ｓｉ島２：ストライプ４：ビームアニール走査ライン５：画素領域６：行駆動回路７：列駆動回路８：列電極線９：行電極線１０Ａ、１０Ｂ、１０Ｃ、１０Ｄ：ＴＦＴ

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁶ 識別記号庁内整理番号ＦＩ技術表示箇所Ｈ０１Ｌ 21/336

Claims

【特許請求の範囲】

【請求項１】基板に、複数の行電極線と複数の列電極線
とが格子状に配列され、各交点に対応して画素電極と多結晶半導体チャネルを有
する画素駆動ＴＦＴとが備えられ、該画素駆動ＴＦＴは少なくとも行方向に直線状に配置さ
れ、行電極線から画素駆動ＴＦＴに行信号が供給され、列電極線から画素駆動ＴＦＴに列信号が供給されてなる
画像表示素子用の基板において、各行電極線に対応せしめられ、行信号を供給する複数の
行駆動回路が同一基板上にさらに備えられ、各行駆動回路に少なくとも一つの行駆動ＴＦＴが備えら
れ、該行駆動ＴＦＴは多結晶半導体チャネルを有し、該行駆動ＴＦＴは一つの行の画素駆動ＴＦＴと行方向に
直線状に配置され、かつ、列電極線に対応せしめられ、列信号を供給する複数の列
駆動回路が同一基板上にさらに備えられ、該列駆動回路にそれぞれ列駆動ＴＦＴが少なくとも一つ
備えられ、該列駆動ＴＦＴは多結晶半導体チャネルを有し、異なる列から一つずつ選ばれた複数の列駆動ＴＦＴは行
方向にほぼ平行かつ直線状に配置されてなることを特徴
とする画像表示用の基板。
【請求項２】請求項１の画像表示用の基板において、各行の行駆動回路のうちの少なくとも一つの行駆動ＴＦ
Ｔはいずれかの行の画素駆動ＴＦＴと直線状に配列さ
れ、かつ、全列のうちの各列から、または全列を分割し
て構成した分割列のうちの各列から一つ以上選ばれた複
数の列駆動ＴＦＴは行方向にほぼ平行かつ直線状に配置
されてなることを特徴とする画像表示用の基板。
【請求項３】請求項１または２の画像表示用の基板にお
いて、該画素駆動ＴＦＴの多結晶半導体チャネルと、前記行駆動ＴＦＴの多結晶半導体チャネルと、前記列駆動ＴＦＴの多結晶半導体チャネルとが非晶質半
導体層がビームアニールによって多結晶化せしめられた
多結晶半導体層を用いて形成されてなることを特徴とす
る画像表示用の基板。
【請求項４】請求項１〜３のいずれか１項の画像表示用
の基板と、さらに対向電極を備えた対向基板との間に液
晶層が挟持せしめられて形成されたことを特徴とするＴ
ＦＴ表示素子。
【請求項５】基板上に、非晶質半導体層を形成し、該非晶質半導体層にビームスポットを照射し、該ビーム
スポットを直線状に１０ｍ／ｓ以上で走査し、ビームア
ニールによって多結晶化せしめてストライプ状の多結晶
半導体層を形成し、該多結晶半導体層から半導体アイラ
ンドを形成し、該半導体アイランドを用いて、画素駆動
ＴＦＴと行駆動ＴＦＴと列駆動ＴＦＴのそれぞれの多結
晶半導体チャネルを形成することを特徴とする画像表示
用の基板の製造方法。
【請求項６】請求項５の画像表示用の基板の製造方法に
おいて、一本のビームアニールによって得られるストライプを、それぞれ画素駆動ＴＦＴと行駆動ＴＦＴと列駆動ＴＦＴ
を備えてなる複数の画像表示用の基板の多結晶半導体チ
ャネルの形成に用いることを特徴とする画像表示用の基
板の製造方法。