JPH0793233A - ファームウェア・トレースデータ取得方式 - Google Patents
ファームウェア・トレースデータ取得方式Info
- Publication number
- JPH0793233A JPH0793233A JP5233566A JP23356693A JPH0793233A JP H0793233 A JPH0793233 A JP H0793233A JP 5233566 A JP5233566 A JP 5233566A JP 23356693 A JP23356693 A JP 23356693A JP H0793233 A JPH0793233 A JP H0793233A
- Authority
- JP
- Japan
- Prior art keywords
- label
- firmware
- trace data
- trace
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/36—Prevention of errors by analysis, debugging or testing of software
- G06F11/362—Debugging of software
- G06F11/3636—Debugging of software by tracing the execution of the program
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/30—Monitoring
- G06F11/34—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment
- G06F11/3466—Performance evaluation by tracing or monitoring
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Debugging And Monitoring (AREA)
- Computer And Data Communications (AREA)
Abstract
(57)【要約】
【目的】本発明は通信制御処理装置におけるファームウ
ェア・トレースデータ取得方式に関し，通常の通信制御
処理装置の処理能力を低下させることなく，正常時のト
レースデータ及び異常時のトレースデータを取得し，異
常時にはその詳細データを取得することを目的とする。 【構成】ファームウェアの処理を監視する監視部と，前
記監視部により指示されたデータをトレースデータ格納
部に転送するＤＭＡ部を設ける。ファームウェア格納部
に格納された複数の各処理モジュールに対しそれぞれラ
ベルを付与し，処理モジュールは実行時に自モジュール
に付加されたラベルを監視部に通知し，監視部は，通知
されたラベルを保持して監視を行い，異常発生が検出さ
れるとラベルに対応する処理モジュールの詳細データ
を，正常ならラベルを，それぞれトレースデータ格納部
へ転送させるようＤＭＡ部を制御するよう構成する。
ェア・トレースデータ取得方式に関し，通常の通信制御
処理装置の処理能力を低下させることなく，正常時のト
レースデータ及び異常時のトレースデータを取得し，異
常時にはその詳細データを取得することを目的とする。 【構成】ファームウェアの処理を監視する監視部と，前
記監視部により指示されたデータをトレースデータ格納
部に転送するＤＭＡ部を設ける。ファームウェア格納部
に格納された複数の各処理モジュールに対しそれぞれラ
ベルを付与し，処理モジュールは実行時に自モジュール
に付加されたラベルを監視部に通知し，監視部は，通知
されたラベルを保持して監視を行い，異常発生が検出さ
れるとラベルに対応する処理モジュールの詳細データ
を，正常ならラベルを，それぞれトレースデータ格納部
へ転送させるようＤＭＡ部を制御するよう構成する。
Description
【０００１】
【産業上の利用分野】本発明は通信制御処理装置におけ
るファームウェア・トレースデータ取得方式に関する。
るファームウェア・トレースデータ取得方式に関する。
【０００２】近年，マイクロコンピュータの発展に伴
い，通信制御処理装置にはマイクロコンピュータが内蔵
され，通信情報の解析および通信制御がファームウェア
により実現されてきている。また，通信制御処理装置の
デバッグ時及びオンライン・サービス中の異常発生時に
原因解析のためにファームウェア・トレースデータを取
得する機能を内蔵することが一般的になっている。
い，通信制御処理装置にはマイクロコンピュータが内蔵
され，通信情報の解析および通信制御がファームウェア
により実現されてきている。また，通信制御処理装置の
デバッグ時及びオンライン・サービス中の異常発生時に
原因解析のためにファームウェア・トレースデータを取
得する機能を内蔵することが一般的になっている。
【０００３】しかし，トレース機能を内蔵することによ
り本来の通信制御処理装置の処理能力が低下すること，
及び取得するトレースデータ内容が正常時と異常時の区
別なく取得されており，異常発生要因の探索が困難であ
った。そのため，通信制御処理装置の処理能力が低下す
ることなく，更に正常時のトレースと合わせて異常時に
はより詳細なトレースデータを取得することが可能なフ
ァームウェア・トレースデータ取得方式が望まれてい
る。
り本来の通信制御処理装置の処理能力が低下すること，
及び取得するトレースデータ内容が正常時と異常時の区
別なく取得されており，異常発生要因の探索が困難であ
った。そのため，通信制御処理装置の処理能力が低下す
ることなく，更に正常時のトレースと合わせて異常時に
はより詳細なトレースデータを取得することが可能なフ
ァームウェア・トレースデータ取得方式が望まれてい
る。
【０００４】
【従来の技術】図１１は従来の通信制御処理装置の構成
例である。図１１のＣＰＵ部８０はマイクロプロセッサ
を搭載しており，メモリ部（以下，ＭＥＭで表す）８１
に格納されたプログラム（ファームウェア）により通信
制御処理を行う。ＭＥＭ８１は，ファームウェア（プロ
グラム）格納部，ファームウェアが実行時に必要とする
作業領域，Ｉ／Ｏ制御領域及びトレースデータ格納領域
（トレース機能を持たない装置には無い）に分割されて
いる。通信インタフェース部（通信ＩＮＦ部）８３は対
向する通信回線を介して対向する相手装置との間で，予
め定められた通信プロトコルに従って通信を行うための
ハードウェアであり，プログラムにより通信パラメータ
の設定を行うことにより通信が実行される。
例である。図１１のＣＰＵ部８０はマイクロプロセッサ
を搭載しており，メモリ部（以下，ＭＥＭで表す）８１
に格納されたプログラム（ファームウェア）により通信
制御処理を行う。ＭＥＭ８１は，ファームウェア（プロ
グラム）格納部，ファームウェアが実行時に必要とする
作業領域，Ｉ／Ｏ制御領域及びトレースデータ格納領域
（トレース機能を持たない装置には無い）に分割されて
いる。通信インタフェース部（通信ＩＮＦ部）８３は対
向する通信回線を介して対向する相手装置との間で，予
め定められた通信プロトコルに従って通信を行うための
ハードウェアであり，プログラムにより通信パラメータ
の設定を行うことにより通信が実行される。
【０００５】ＤＭＡ部８２は，通信時の情報データ（送
信データ，受信データ，通信制御データ等）の転送を実
行し，プログラム（ＣＰＵ）を介さずにダイレクト・メ
モリ・アクセスによりデータを通信インタフェース８３
とＭＥＭ部８１部間で転送する。なお，ＤＭＡ部８２に
は転送を実行するための設定が行われる。
信データ，受信データ，通信制御データ等）の転送を実
行し，プログラム（ＣＰＵ）を介さずにダイレクト・メ
モリ・アクセスによりデータを通信インタフェース８３
とＭＥＭ部８１部間で転送する。なお，ＤＭＡ部８２に
は転送を実行するための設定が行われる。
【０００６】図１１のようなファームウェアにより制御
される通信制御処理装置では，メモリ割り付け及びファ
ームウェアモジュール構成では，トレースするための機
能がファームウェアとして作られており，次に説明する
２つのトレース方式が使われている。
される通信制御処理装置では，メモリ割り付け及びファ
ームウェアモジュール構成では，トレースするための機
能がファームウェアとして作られており，次に説明する
２つのトレース方式が使われている。
【０００７】図１２は従来のトレース方式の説明図であ
る。図１２のＡ．に示す方式は，各処理プログラム（フ
ァームウェア）の中にトレースプログラムを持つ場合で
あり，処理１のプログラムはステップ（ＳＴＥＰ）１，
ステップ２・・・と多数のステップと最後のトレースプ
ログラムとで構成され，処理２も同様に複数のステップ
とトレースデータとで構成される。Ｂ．に示す方式は，
各処理プログラムにはトレースプログラムを持たない
で，共通のトレース処理コールプログラム（トレースＣ
ＡＬＬとして表示）として設けられている。このトレー
ス処理コールプログラムは各処理が終了する毎に呼出さ
れてトレース処理を実行する。
る。図１２のＡ．に示す方式は，各処理プログラム（フ
ァームウェア）の中にトレースプログラムを持つ場合で
あり，処理１のプログラムはステップ（ＳＴＥＰ）１，
ステップ２・・・と多数のステップと最後のトレースプ
ログラムとで構成され，処理２も同様に複数のステップ
とトレースデータとで構成される。Ｂ．に示す方式は，
各処理プログラムにはトレースプログラムを持たない
で，共通のトレース処理コールプログラム（トレースＣ
ＡＬＬとして表示）として設けられている。このトレー
ス処理コールプログラムは各処理が終了する毎に呼出さ
れてトレース処理を実行する。
【０００８】図１３は従来のトレース領域へのデータ格
納の説明図である。上記従来のトレース方式の何れの場
合にも，各処理毎にトレースプログラムが動作し，トレ
ースプログラムはファームウェアの作業領域内に格納さ
れた多数の項目の中からプログラムにより予め定められ
た項目（詳細データ）をトレースしてメモリ内のトレー
ス領域に格納する処理を実行する。このトレースデータ
の格納の処理はＣＰＵ部８０においてプログラムにより
実行される。
納の説明図である。上記従来のトレース方式の何れの場
合にも，各処理毎にトレースプログラムが動作し，トレ
ースプログラムはファームウェアの作業領域内に格納さ
れた多数の項目の中からプログラムにより予め定められ
た項目（詳細データ）をトレースしてメモリ内のトレー
ス領域に格納する処理を実行する。このトレースデータ
の格納の処理はＣＰＵ部８０においてプログラムにより
実行される。
【０００９】図１３の場合，処理１のプログラムが終了
するとトレースプログラムが起動して，メモリのトレー
ス領域に決められた全項目に対応するトレースデータ１
〜トレースデータＮ＋１が格納される。同様に処理２，
処理３・・についても順次各処理が終了する毎にトレー
スデータが格納される。なお，メモリのトレース領域
は，予め割り付けられた一定容量（ｍＫＢ，ｍキロバイ
ト）を使用するため，最後まで格納されると，先頭に戻
って新たなトレースデータが以前のデータの上に上書き
される。
するとトレースプログラムが起動して，メモリのトレー
ス領域に決められた全項目に対応するトレースデータ１
〜トレースデータＮ＋１が格納される。同様に処理２，
処理３・・についても順次各処理が終了する毎にトレー
スデータが格納される。なお，メモリのトレース領域
は，予め割り付けられた一定容量（ｍＫＢ，ｍキロバイ
ト）を使用するため，最後まで格納されると，先頭に戻
って新たなトレースデータが以前のデータの上に上書き
される。
【００１０】
【発明が解決しようとする課題】上記した従来の通信制
御処理装置のトレース方式では次のような問題があっ
た。
御処理装置のトレース方式では次のような問題があっ
た。
【００１１】プログラム作成時に予め定められたトレ
ースする項目が必ずトレースされることにより，正常に
動作している場合でも，全項目トレースの処理が実行さ
れることから各処理毎の実行時間が増加する。
ースする項目が必ずトレースされることにより，正常に
動作している場合でも，全項目トレースの処理が実行さ
れることから各処理毎の実行時間が増加する。
【００１２】トレース項目数が多い場合には，本来の
通信制御処理の処理プログラムの実行時間よりトレース
処理時間の方が大きくなり，装置全体の処理能力として
半分しか実現できなくなる。
通信制御処理の処理プログラムの実行時間よりトレース
処理時間の方が大きくなり，装置全体の処理能力として
半分しか実現できなくなる。
【００１３】トレース領域には，装置の正常・異常の
区別なく全項目がトレースされるため，異常発生時の原
因追跡等が全ての詳細データを順に調査しなければなら
ず，デバッグ時や異常時の調査効率が非常に悪い。
区別なく全項目がトレースされるため，異常発生時の原
因追跡等が全ての詳細データを順に調査しなければなら
ず，デバッグ時や異常時の調査効率が非常に悪い。
【００１４】本発明はファームウェアを搭載した通信制
御処理装置において，デバッグ時及びオンライン動作中
の異常時にファームウェア・トレースデータによる解析
及び原因解析を行う場合に通常の通信制御処理装置の処
理能力を低下させることなく，正常時のトレースデータ
及び異常時のトレースデータを取得し，更に異常時には
その詳細データを取得することを目的とする。
御処理装置において，デバッグ時及びオンライン動作中
の異常時にファームウェア・トレースデータによる解析
及び原因解析を行う場合に通常の通信制御処理装置の処
理能力を低下させることなく，正常時のトレースデータ
及び異常時のトレースデータを取得し，更に異常時には
その詳細データを取得することを目的とする。
【００１５】
【課題を解決するための手段】図１は本発明の原理構成
図である。図１において，１は処理装置，２はファーム
ウェアの各モジュール毎に発生する詳細データを格納す
る詳細データ格納部，３はファームウェア格納部であ
り，複数の処理１，処理２・・・の各モジュールが格納
され，各モジュールにはラベル３ａが付加される，４は
トレースデータを格納するトレースデータ格納部，５は
監視部，６はトレースデータを転送する機能を持つＤＭ
Ａ（ダイレクト・メモリ・アクセス転送）部である。
図である。図１において，１は処理装置，２はファーム
ウェアの各モジュール毎に発生する詳細データを格納す
る詳細データ格納部，３はファームウェア格納部であ
り，複数の処理１，処理２・・・の各モジュールが格納
され，各モジュールにはラベル３ａが付加される，４は
トレースデータを格納するトレースデータ格納部，５は
監視部，６はトレースデータを転送する機能を持つＤＭ
Ａ（ダイレクト・メモリ・アクセス転送）部である。
【００１６】監視部５において，５ａはラベル保持部，
５ｂは異常検出部，５ｃはラベル転送部，５ｄは詳細情
報転送部である。本発明は搭載されるファームウェアの
各モジュール毎に実行されたことが確認できるラベルを
付与し，予め定義されたラベルの実行順序を監視するこ
とにより期待するラベルが認識出来ない場合に異常と判
断し，検出されたラベルで示されるモジュール内のパラ
メータ，制御情報を詳細トレースデータとして，予め定
められたエリアよりダイレクトメモリ転送によりトレー
ス格納領域に転送する。
５ｂは異常検出部，５ｃはラベル転送部，５ｄは詳細情
報転送部である。本発明は搭載されるファームウェアの
各モジュール毎に実行されたことが確認できるラベルを
付与し，予め定義されたラベルの実行順序を監視するこ
とにより期待するラベルが認識出来ない場合に異常と判
断し，検出されたラベルで示されるモジュール内のパラ
メータ，制御情報を詳細トレースデータとして，予め定
められたエリアよりダイレクトメモリ転送によりトレー
ス格納領域に転送する。
【００１７】
【作用】処理装置１はファームウェア格納部３の一つの
モジュールのプログラムを起動すると，その度に監視部
５に対し起動したモジュールのラベル（番号または記
号）を通知する。監視部５はそのラベルをラベル保持部
５ａに保持し，次に起動するモジュールのラベルが入力
するのを異常検出部５ｂで監視する。各モジュールは起
動，実行中及び終了に応じて詳細データを詳細データ格
納部２の対応する領域に格納する。処理モジュールが正
常に実行されると，次の順番の処理モジュールが起動さ
れ，ラベルの通知が行われる。次に入力するラベルは予
め決められた順序に従ったラベルであるから異常検出部
５ｂは正常と判断し，ラベル転送部５ｃを駆動する。こ
の場合，ＤＭＡ部６はトレースデータ格納部４にラベル
保持部５ａのラベルを転送する動作を行う。
モジュールのプログラムを起動すると，その度に監視部
５に対し起動したモジュールのラベル（番号または記
号）を通知する。監視部５はそのラベルをラベル保持部
５ａに保持し，次に起動するモジュールのラベルが入力
するのを異常検出部５ｂで監視する。各モジュールは起
動，実行中及び終了に応じて詳細データを詳細データ格
納部２の対応する領域に格納する。処理モジュールが正
常に実行されると，次の順番の処理モジュールが起動さ
れ，ラベルの通知が行われる。次に入力するラベルは予
め決められた順序に従ったラベルであるから異常検出部
５ｂは正常と判断し，ラベル転送部５ｃを駆動する。こ
の場合，ＤＭＡ部６はトレースデータ格納部４にラベル
保持部５ａのラベルを転送する動作を行う。
【００１８】予め決められた順にラベルが入力されない
と，異常検出部５ｂが異常発生として詳細情報転送部５
ｄを起動する。詳細情報転送部５ｄはこれによりＤＭＡ
部６に対し最後に転送されたラベルで示すモジュール内
の詳細データを詳細データ格納部２からトレースデータ
格納部４に転送するよう制御データを設定し，ＤＭＡ部
６はこれに応じて転送を行う。
と，異常検出部５ｂが異常発生として詳細情報転送部５
ｄを起動する。詳細情報転送部５ｄはこれによりＤＭＡ
部６に対し最後に転送されたラベルで示すモジュール内
の詳細データを詳細データ格納部２からトレースデータ
格納部４に転送するよう制御データを設定し，ＤＭＡ部
６はこれに応じて転送を行う。
【００１９】こうして，トレースデータ格納部４には，
正常な場合は短いデータであるラベルが格納され，異常
の場合は詳細データが格納される。異常検出部５ｂは，
上記の説明ではラベルが予め決められた順序で入力され
ない場合に異常として検出しているが，この他にラベル
が入力したらタイマを起動して，タイマに設定された一
定時間内に次のラベルが入力されないと異常とするよう
に構成することができる。その場合，ラベルの順序のチ
ェックとタイマによるチェックの両方の監視を行うか，
その一方の監視だけ行うようにしてもよい。
正常な場合は短いデータであるラベルが格納され，異常
の場合は詳細データが格納される。異常検出部５ｂは，
上記の説明ではラベルが予め決められた順序で入力され
ない場合に異常として検出しているが，この他にラベル
が入力したらタイマを起動して，タイマに設定された一
定時間内に次のラベルが入力されないと異常とするよう
に構成することができる。その場合，ラベルの順序のチ
ェックとタイマによるチェックの両方の監視を行うか，
その一方の監視だけ行うようにしてもよい。
【００２０】
【実施例】図２は実施例のハードウェア構成図である。
図２において，２０はマイクロプロセッサを内蔵するＣ
ＰＵ部，２１はメモリ（ＭＥＭ）部，２２はＤＭＡ部，
２３は通信インタフェース（通信ＩＮＦ）部，２４は監
視部である。
図２において，２０はマイクロプロセッサを内蔵するＣ
ＰＵ部，２１はメモリ（ＭＥＭ）部，２２はＤＭＡ部，
２３は通信インタフェース（通信ＩＮＦ）部，２４は監
視部である。
【００２１】図２に示す実施例の通信制御処理装置は，
ハードウェア構成としては従来の構成に対し監視部２４
を設けた点であり，ＤＭＡ部２２を監視部２４により駆
動してトレースデータの転送に使用できるようにした点
である。
ハードウェア構成としては従来の構成に対し監視部２４
を設けた点であり，ＤＭＡ部２２を監視部２４により駆
動してトレースデータの転送に使用できるようにした点
である。
【００２２】図３にメモリ部２１に格納されたファーム
ウェアのモジュール構成の例を示す。各モジュールには
本発明によりラベルが付与されており，処理１にはラベ
ルとして“００”，処理２に対しラベル“０１”，処理
３に対してラベル“０２”が付与され，他の各処理４〜
処理８に対してもそれぞれ異なるラベルが付与され，ラ
ベルの番号は処理の順番に対応している。
ウェアのモジュール構成の例を示す。各モジュールには
本発明によりラベルが付与されており，処理１にはラベ
ルとして“００”，処理２に対しラベル“０１”，処理
３に対してラベル“０２”が付与され，他の各処理４〜
処理８に対してもそれぞれ異なるラベルが付与され，ラ
ベルの番号は処理の順番に対応している。
【００２３】図４にメモリの割り付けの例を示す。この
例では，Ａ．に示すようにメモリ（図２のメモリ部２
１）が５つの領域に分けられている。メモリ領域の割り
付けは使用するマイクロプロセッサによりアドレス空間
が異なるが，相対的には割り付ける個々の領域について
の装置により大小さまざまである。
例では，Ａ．に示すようにメモリ（図２のメモリ部２
１）が５つの領域に分けられている。メモリ領域の割り
付けは使用するマイクロプロセッサによりアドレス空間
が異なるが，相対的には割り付ける個々の領域について
の装置により大小さまざまである。
【００２４】この例では，ファームウェア作業領域２１
０（図１の詳細データ格納部２に対応），通信インタフ
ェース（ＩＮＦ）制御領域２１１，共通部制御領域２１
２，トレースデータ格納領域２１３（図１のトレースデ
ータ格納部４に対応），上記図３に示すモジュール構成
のファームウェアが格納されるファームウェア格納領域
２１４の各領域がそれぞれ図のようなアドレスに割り付
けられている。
０（図１の詳細データ格納部２に対応），通信インタフ
ェース（ＩＮＦ）制御領域２１１，共通部制御領域２１
２，トレースデータ格納領域２１３（図１のトレースデ
ータ格納部４に対応），上記図３に示すモジュール構成
のファームウェアが格納されるファームウェア格納領域
２１４の各領域がそれぞれ図のようなアドレスに割り付
けられている。
【００２５】ファームウェア作業領域２１０は図４の
Ｂ．に示すデータ構成を備えており，この領域は，ＣＰ
Ｕ作業領域や，ファームウェア格納領域２１４の各モジ
ュールに対応する処理１用データ，処理２用データと個
別の領域が割り当てられ，各モジュールを実行する上で
必要となる制御パラメータやハードウェアへの設定情報
が一時格納される領域として利用されている。
Ｂ．に示すデータ構成を備えており，この領域は，ＣＰ
Ｕ作業領域や，ファームウェア格納領域２１４の各モジ
ュールに対応する処理１用データ，処理２用データと個
別の領域が割り当てられ，各モジュールを実行する上で
必要となる制御パラメータやハードウェアへの設定情報
が一時格納される領域として利用されている。
【００２６】その一例が図４のＣ．に示され，この例は
処理１用データ（詳細データという）である。先頭の
は前処理からの起動の有無を表すデータ，は前処理か
らの起動要因データ，は起動要因の解析結果，は自
処理実行結果，は次処理への起動要因データ，は次
処理への起動指示である。
処理１用データ（詳細データという）である。先頭の
は前処理からの起動の有無を表すデータ，は前処理か
らの起動要因データ，は起動要因の解析結果，は自
処理実行結果，は次処理への起動要因データ，は次
処理への起動指示である。
【００２７】図５に他の詳細データの例を示す。この例
は，ハードウェアに情報を設定したり，ハードウェアか
らの情報を受信するようなモジュールに対応するファー
ムウェア作業領域に格納される。この場合，「ハードウ
ェアへの設定情報Ａ」，「ハードウェアへの設定情報
Ｂ」・・・「ハードウェアからの受信情報Ｎ」，「ハー
ドウェアからの受信情報Ｎ＋１」，等のデータを含む点
で上記図４のＣ．のデータと異なる。
は，ハードウェアに情報を設定したり，ハードウェアか
らの情報を受信するようなモジュールに対応するファー
ムウェア作業領域に格納される。この場合，「ハードウ
ェアへの設定情報Ａ」，「ハードウェアへの設定情報
Ｂ」・・・「ハードウェアからの受信情報Ｎ」，「ハー
ドウェアからの受信情報Ｎ＋１」，等のデータを含む点
で上記図４のＣ．のデータと異なる。
【００２８】図６は通信インタフェース（ＩＮＦ）制御
領域のデータ構成を示す図である。通信ＩＮＦ制御領域
２１１は，通信インタフェースハードウェアへの設定用
として割り付けられており，上記図５に示す作業領域を
使用するハードウェア設定処理モジュールが実行された
場合，ハードウェアの設定情報Ａ，Ｂをこの通信ＩＮＦ
制御領域２１１に割り付けられたアドレスに書き込むこ
とにより，通信ＩＮＦハードウェアが動作を開始するこ
とになる。また，通信ＩＮＦハードウェアが実行した結
果の状態を示す領域でもあり，この領域の情報は上記図
５のハードウェアからの受信情報ＮやＮ＋１に書き込ま
れることになる。
領域のデータ構成を示す図である。通信ＩＮＦ制御領域
２１１は，通信インタフェースハードウェアへの設定用
として割り付けられており，上記図５に示す作業領域を
使用するハードウェア設定処理モジュールが実行された
場合，ハードウェアの設定情報Ａ，Ｂをこの通信ＩＮＦ
制御領域２１１に割り付けられたアドレスに書き込むこ
とにより，通信ＩＮＦハードウェアが動作を開始するこ
とになる。また，通信ＩＮＦハードウェアが実行した結
果の状態を示す領域でもあり，この領域の情報は上記図
５のハードウェアからの受信情報ＮやＮ＋１に書き込ま
れることになる。
【００２９】図７は共通部制御領域のデータ構成を示す
図である。この共通部制御領域（図４の２１２）は上記
の通信ＩＮＦ領域と同様に装置を構成する共通ハードウ
ェアの設定や状態表示を行うための領域である。のＣ
ＰＵ関連の領域には動作モードの設定情報が格納され，
のＤＭＡ関連の領域には転送データ数，転送元アドレ
ス等の設定や完了情報が格納され，のＭＥＭ関連の領
域にはメモリパリティチェック有無，エラー発生等の情
報が格納され，の監視部関連の領域には，本発明によ
る異常検出モード（複数の異常検出方式の内どの検出方
式で動作するか）の設定，処理順序（ラベルにより表
す，正常時の処理順序）の書き込み，監視タイマ値の設
定等が格納される。
図である。この共通部制御領域（図４の２１２）は上記
の通信ＩＮＦ領域と同様に装置を構成する共通ハードウ
ェアの設定や状態表示を行うための領域である。のＣ
ＰＵ関連の領域には動作モードの設定情報が格納され，
のＤＭＡ関連の領域には転送データ数，転送元アドレ
ス等の設定や完了情報が格納され，のＭＥＭ関連の領
域にはメモリパリティチェック有無，エラー発生等の情
報が格納され，の監視部関連の領域には，本発明によ
る異常検出モード（複数の異常検出方式の内どの検出方
式で動作するか）の設定，処理順序（ラベルにより表
す，正常時の処理順序）の書き込み，監視タイマ値の設
定等が格納される。
【００３０】次にトレースデータ格納領域２１３は，図
４の例ではＡ０００（Ｈ）番地〜ＢＦＦＦ（Ｈ）番地に
割り付けされ，ほぼ８Ｋバイトのトレースデータが格納
可能としている。図４に示すファームウェア作業領域２
１０は，約２０Ｋバイトの容量に格納されているので，
全てのファームウェアの処理が実行されると，ファーム
ウェア作業領域２１０の半分の１０Ｋバイトのデータを
トレースすると，８Ｋバイトのトレースデータ格納領域
２１３に格納できないが，本発明により正常に動作して
いる場合，各処理モジュールのラベルだけをトレースデ
ータとして格納し，異常を検出した時だけ，使用してい
る（モジュール対応の）ファームウェア作業領域の情報
をトレースデータとすることにより小さい容量でも格納
することができる。
４の例ではＡ０００（Ｈ）番地〜ＢＦＦＦ（Ｈ）番地に
割り付けされ，ほぼ８Ｋバイトのトレースデータが格納
可能としている。図４に示すファームウェア作業領域２
１０は，約２０Ｋバイトの容量に格納されているので，
全てのファームウェアの処理が実行されると，ファーム
ウェア作業領域２１０の半分の１０Ｋバイトのデータを
トレースすると，８Ｋバイトのトレースデータ格納領域
２１３に格納できないが，本発明により正常に動作して
いる場合，各処理モジュールのラベルだけをトレースデ
ータとして格納し，異常を検出した時だけ，使用してい
る（モジュール対応の）ファームウェア作業領域の情報
をトレースデータとすることにより小さい容量でも格納
することができる。
【００３１】図８は正常動作時の処理フロー図，図９は
異常動作時の処理フロー図，図１０はトレースデータの
例である。図８に示す正常動作時の処理フローを説明す
る。図８のａ．はファームウェアの各モジュールの実行
順序を示し，ｂ．はＣＰＵ部（図２の２０）で実行され
る各モジュールの処理内容，ｃ．は監視部（図２の２
４）の処理内容である。
異常動作時の処理フロー図，図１０はトレースデータの
例である。図８に示す正常動作時の処理フローを説明す
る。図８のａ．はファームウェアの各モジュールの実行
順序を示し，ｂ．はＣＰＵ部（図２の２０）で実行され
る各モジュールの処理内容，ｃ．は監視部（図２の２
４）の処理内容である。
【００３２】最初にファームウェアモジュールの処理１
が起動すると，ＣＰＵ部２０において処理１のモジュー
ルによりＳ１の処理が実行される。モジュールが起動す
ると最初にで示すように自モジュールのラベル“０
０”を監視部２４に通知し，処理１が自処理を実行し
（），終了すると処理２を起動する（）。
が起動すると，ＣＰＵ部２０において処理１のモジュー
ルによりＳ１の処理が実行される。モジュールが起動す
ると最初にで示すように自モジュールのラベル“０
０”を監視部２４に通知し，処理１が自処理を実行し
（），終了すると処理２を起動する（）。
【００３３】監視部２４では，通知を受けるとラベル
“００”を保存する（図８のＳ１０）。この後ラベル
“００”はＤＭＡ部２２によりトレースエリア（図４の
トレースデータ格納領域２１３と同じ）に転送される
（同Ｓ１１）。この後監視部２４は，次の処理として期
待するラベル“０１”が入力するのを監視する（同Ｓ１
２）。
“００”を保存する（図８のＳ１０）。この後ラベル
“００”はＤＭＡ部２２によりトレースエリア（図４の
トレースデータ格納領域２１３と同じ）に転送される
（同Ｓ１１）。この後監視部２４は，次の処理として期
待するラベル“０１”が入力するのを監視する（同Ｓ１
２）。
【００３４】処理２が起動すると，上記の処理１と同様
に〜が実行され，監視部２４では，ＣＰＵ部２０か
らラベル“０１”を受け取ると，トレースエリアにＤＭ
Ａ部２２により転送し（同Ｓ１３），次処理として期待
するラベル“０２”を監視する（同Ｓ１４）。以下，各
処理３，処理４が正常に順番に実行されると，各モジュ
ール処理に応じて，監視部においてＳ１４〜Ｓ１７の処
理が順次実行される。
に〜が実行され，監視部２４では，ＣＰＵ部２０か
らラベル“０１”を受け取ると，トレースエリアにＤＭ
Ａ部２２により転送し（同Ｓ１３），次処理として期待
するラベル“０２”を監視する（同Ｓ１４）。以下，各
処理３，処理４が正常に順番に実行されると，各モジュ
ール処理に応じて，監視部においてＳ１４〜Ｓ１７の処
理が順次実行される。
【００３５】図８のように正常な処理が実行された場
合，図１０のＡ．に示すようにトレースデータ格納領域
には，各ラベル（番号）が順番に格納される。異常動作
時には図９に示すような処理フローとなる。
合，図１０のＡ．に示すようにトレースデータ格納領域
には，各ラベル（番号）が順番に格納される。異常動作
時には図９に示すような処理フローとなる。
【００３６】この例では，最初の処理１，処理２が上記
図８と同様に正常に実行された後，異常が検出された例
である。すなわち，処理１の後に処理２が起動すると
（図９のＳ２），監視部にラベル“０１”が通知され
（Ｓ２内の），処理２が自処理を実行し（同），処
理３を起動（同）したことになっている。監視部２４
では，通知されたラベル“０１”をトレースエリアに転
送し（図９のＳ１１），次の処理として期待するラベル
“０２”を監視している状態である。この後，監視部２
４では一定時間待ってもラベル“０２”が通知されない
ことを検出すると，異常検出として，ラベル“０１”の
詳細データをファームウェア作業領域（図４の２１０）
の中の処理２に対応する領域（図４のＢ．内）の詳細デ
ータをＤＭＡによりトレースデータ格納エリアに転送す
る。
図８と同様に正常に実行された後，異常が検出された例
である。すなわち，処理１の後に処理２が起動すると
（図９のＳ２），監視部にラベル“０１”が通知され
（Ｓ２内の），処理２が自処理を実行し（同），処
理３を起動（同）したことになっている。監視部２４
では，通知されたラベル“０１”をトレースエリアに転
送し（図９のＳ１１），次の処理として期待するラベル
“０２”を監視している状態である。この後，監視部２
４では一定時間待ってもラベル“０２”が通知されない
ことを検出すると，異常検出として，ラベル“０１”の
詳細データをファームウェア作業領域（図４の２１０）
の中の処理２に対応する領域（図４のＢ．内）の詳細デ
ータをＤＭＡによりトレースデータ格納エリアに転送す
る。
【００３７】図１０のＢ．に上記図９に示す異常発生の
場合のトレースデータ格納エリアに格納された内容の例
を示す。
場合のトレースデータ格納エリアに格納された内容の例
を示す。
【００３８】
【発明の効果】本発明によれば装置が正常に動作してい
る場合は，ファームウェアの各モジュールに付与された
ラベルにより実行履歴がトレースデータとして格納さ
れ，異常発生時には動作していたモジュール内の詳細ト
レースデータだけを格納することにより，不必要なトレ
ースデータが取得されることを無くすことができる。さ
らに，トレースデータの格納をダイレクトメモリ転送に
より実行するため，ファームウェアの処理能力低下を防
止することができる。 これらにより，トレースデータ
を格納するメモリ容量を少なくすることができると共
に，デバッグの効率化，及び異常発生時の原因分析が容
易になり早期対応が可能となる。
る場合は，ファームウェアの各モジュールに付与された
ラベルにより実行履歴がトレースデータとして格納さ
れ，異常発生時には動作していたモジュール内の詳細ト
レースデータだけを格納することにより，不必要なトレ
ースデータが取得されることを無くすことができる。さ
らに，トレースデータの格納をダイレクトメモリ転送に
より実行するため，ファームウェアの処理能力低下を防
止することができる。 これらにより，トレースデータ
を格納するメモリ容量を少なくすることができると共
に，デバッグの効率化，及び異常発生時の原因分析が容
易になり早期対応が可能となる。
【図１】本発明の原理構成図である。
【図２】実施例のハードウェア構成図である。
【図３】ファームウェアのモジュール構成の例を示す図
である。
である。
【図４】メモリの割り付けの例を示す図である。
【図５】他のファームウェア作業領域のデータ構成図で
ある。
ある。
【図６】通信インタフェース制御領域のデータ構成図で
ある。
ある。
【図７】共通部制御領域のデータ構成図である。
【図８】正常動作時の処理フロー図である。
【図９】異常動作時の処理フロー図である。
【図１０】トレースデータの例を示す図である。
【図１１】従来の通信制御処理装置の構成例を示す図で
ある。
ある。
【図１２】従来のトレース方式の説明図である。
【図１３】従来のトレース領域へのデータ格納の説明図
である。
である。
１ 処理装置 ２ 詳細データ格納部 ３ ファームウェア格納部 ３ａ ラベル ４ トレースデータ格納部 ５ 監視部 ６ ＤＭＡ部
───────────────────────────────────────────────────── フロントページの続き (72)発明者 杉田 清 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内
Claims (5)
- 【請求項１】 複数の処理モジュールで構成するファー
ムウェアにより通信制御処理を行う通信制御処理装置に
おけるファームウェア・トレースデータ取得方式におい
て，ファームウェアの処理を監視する監視部と，前記監
視部により指示されたデータをトレースデータ格納部に
転送するＤＭＡ部を設け，ファームウェア格納部に格納
された複数の各処理モジュールに対しそれぞれラベルを
付与し，各処理モジュールは実行時に自モジュールに付
加されたラベルを監視部に通知し，前記監視部は，通知
されたラベルを保持して監視を行い，異常発生が検出さ
れると当該ラベルに対応する処理モジュールの詳細デー
タを詳細データ格納部から前記トレースデータ格納部へ
転送させ，異常発生が検出されないと前記ラベルを前記
トレースデータ格納部へ転送させる動作を前記ＤＭＡ部
に対し実行させることを特徴とする通信制御処理装置に
おけるファームウェア・トレースデータ取得方式。 - 【請求項２】 請求項１において，前記監視部は，処理
モジュールから通知されたラベルが，前回通知されたラ
ベルにより予め決められた順番に従ったラベルでないこ
とを検出すると異常発生とすることを特徴とする通信制
御処理装置におけるファームウェア・トレースデータ取
得方式。 - 【請求項３】 請求項１において，前記監視部は，処理
モジュールからラベルを通知されると，次のラベルが予
め決められた一定時間内に通知されないと異常発生とす
ることを特徴とする通信制御処理装置におけるファーム
ウェア・トレースデータ取得方式。 - 【請求項４】 請求項１において，前記ＤＭＡ部は，異
常発生時に前記詳細データ格納部の処理モジュールに対
応する詳細データとして，起動の有無，起動要因デー
タ，起動要因の解析結果，実行結果及び次処理への起動
要因データ，次処理への起動指示等のデータを前記トレ
ースデータ格納部に転送することを特徴とする通信制御
処理装置におけるファームウェア・トレースデータ取得
方式。 - 【請求項５】 請求項１において，前記トレースデータ
格納部は，正常な状態が継続すると処理モジュールのラ
ベルが順次格納され，異常発生時には，異常発生時まで
のラベルと，異常が発生したモジュールの詳細データが
格納されることを特徴とする通信制御処理装置における
ファームウェア・トレースデータ取得方式。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5233566A JPH0793233A (ja) | 1993-09-20 | 1993-09-20 | ファームウェア・トレースデータ取得方式 |
| US08/201,808 US5442777A (en) | 1993-09-20 | 1994-02-25 | Firmware trace data acquisition method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5233566A JPH0793233A (ja) | 1993-09-20 | 1993-09-20 | ファームウェア・トレースデータ取得方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0793233A true JPH0793233A (ja) | 1995-04-07 |
Family
ID=16957084
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5233566A Withdrawn JPH0793233A (ja) | 1993-09-20 | 1993-09-20 | ファームウェア・トレースデータ取得方式 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5442777A (ja) |
| JP (1) | JPH0793233A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001175497A (ja) * | 1999-12-14 | 2001-06-29 | Hyundai Motor Co Ltd | ロジック診断方法 |
| US7143205B2 (en) | 2001-06-18 | 2006-11-28 | Renesas Technology Corp. | DMA controller having a trace buffer |
| US7849235B2 (en) | 2005-04-01 | 2010-12-07 | Fujitsu Limited | DMA controller, node, data transfer control method and storage medium |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5712972A (en) * | 1995-06-07 | 1998-01-27 | Sony Corporation | Identification of faults in data paths and functional units of a central processing unit by a systematic execution of test instructions |
| EP0938703B1 (en) | 1996-11-13 | 2003-07-02 | Paran, Arik | Real time program language accelerator |
| US5951686A (en) * | 1997-03-31 | 1999-09-14 | International Business Machines Corporation | Method and system for reboot recovery |
| US6557121B1 (en) | 1997-03-31 | 2003-04-29 | International Business Machines Corporation | Method and system for fault isolation for PCI bus errors |
| US6065139A (en) * | 1997-03-31 | 2000-05-16 | International Business Machines Corporation | Method and system for surveillance of computer system operations |
| US6502208B1 (en) | 1997-03-31 | 2002-12-31 | International Business Machines Corporation | Method and system for check stop error handling |
| US6119246A (en) * | 1997-03-31 | 2000-09-12 | International Business Machines Corporation | Error collection coordination for software-readable and non-software readable fault isolation registers in a computer system |
| US6016556A (en) * | 1997-07-17 | 2000-01-18 | Tektronix, Inc. | System for identifying an acquisition sample corresponding to a source code statement |
| US6871112B1 (en) * | 2000-01-07 | 2005-03-22 | Advanced Micro Devices, Inc. | Method for requesting trace data reports from FDC semiconductor fabrication processes |
| US6934893B1 (en) * | 2000-11-16 | 2005-08-23 | Stmicroelectronics S.A. | Method of monitoring the activation of programmed sequences of a programmed system and computer program and apparatus for implementing same |
| US6760867B2 (en) * | 2001-03-08 | 2004-07-06 | International Business Machines Corporation | Guaranteed method and apparatus for capture of debug data |
| US6961875B2 (en) * | 2001-03-22 | 2005-11-01 | International Business Machines Corporation | Method and apparatus for capturing event traces for debug and analysis |
| US7243174B2 (en) * | 2003-06-24 | 2007-07-10 | Emerson Electric Co. | System and method for communicating with an appliance through an optical interface using a control panel indicator |
| US20090083585A1 (en) * | 2007-09-21 | 2009-03-26 | Inventec Corporation | Method of pressure testing for peripheral component interconnect (pci) bus stage |
| CN103744762A (zh) * | 2014-01-23 | 2014-04-23 | 浪潮电子信息产业股份有限公司 | 一种服务器新型调试卡的设计方法 |
| WO2019082401A1 (ja) * | 2017-10-23 | 2019-05-02 | 三菱電機株式会社 | 鉄道車両用記録装置、鉄道車両用空気調和装置、及び鉄道車両用記録方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3707725A (en) * | 1970-06-19 | 1972-12-26 | Ibm | Program execution tracing system improvements |
| US4455624A (en) * | 1980-11-25 | 1984-06-19 | Hewlett-Packard Company | Logic state analyzer with format specification |
| US4479197A (en) * | 1980-11-25 | 1984-10-23 | Hewlett-Packard Company | Method and apparatus for selecting and setting the mode of operation for a mechanism |
-
1993
- 1993-09-20 JP JP5233566A patent/JPH0793233A/ja not_active Withdrawn
-
1994
- 1994-02-25 US US08/201,808 patent/US5442777A/en not_active Expired - Lifetime
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001175497A (ja) * | 1999-12-14 | 2001-06-29 | Hyundai Motor Co Ltd | ロジック診断方法 |
| US7143205B2 (en) | 2001-06-18 | 2006-11-28 | Renesas Technology Corp. | DMA controller having a trace buffer |
| US7849235B2 (en) | 2005-04-01 | 2010-12-07 | Fujitsu Limited | DMA controller, node, data transfer control method and storage medium |
Also Published As
| Publication number | Publication date |
|---|---|
| US5442777A (en) | 1995-08-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0793233A (ja) | ファームウェア・トレースデータ取得方式 | |
| CN100388231C (zh) | 分析从崩溃得到的数据的方法和数据处理系统 | |
| US6658599B1 (en) | Method for recovering from a machine check interrupt during runtime | |
| US8250412B2 (en) | Method and apparatus for monitoring and resetting a co-processor | |
| US6763456B1 (en) | Self correcting server with automatic error handling | |
| EP0486304B1 (en) | Initialising computer systems | |
| US20030188220A1 (en) | Method and apparatus for backing up and restoring data from nonvolatile memory | |
| CN1257244A (zh) | 多处理器转换装置和主处理器转换方法 | |
| WO2016145888A1 (zh) | 显示屏处理方法及装置 | |
| JP3481737B2 (ja) | ダンプ採取装置およびダンプ採取方法 | |
| EP0333593A2 (en) | A data processing system capable of fault diagnosis | |
| US12609176B2 (en) | Memory processing method based on a server and apparatus, processor and electronic device | |
| US20030172320A1 (en) | System and method for system surveillance using firmware progress code | |
| JP2004302731A (ja) | 情報処理装置および障害診断方法 | |
| US6243823B1 (en) | Method and system for boot-time deconfiguration of a memory in a processing system | |
| JPH05181824A (ja) | データ管理方式 | |
| JPH06342387A (ja) | 情報処理装置に於ける障害情報採取方式 | |
| CN116010138B (zh) | Gpu控制方法、装置、电子设备和计算机可读存储介质 | |
| EP0510679A2 (en) | Fault information gathering system for peripheral controllers in a computer system | |
| JPH1040091A (ja) | プログラム制御装置 | |
| JPH10228395A (ja) | 制御用コントローラの異常診断装置 | |
| JPH11119992A (ja) | ファームウェアのトレース制御装置 | |
| JPH01261742A (ja) | システム管理装置のエラー処理方法 | |
| JP4439295B2 (ja) | データ転送制御装置 | |
| JPH1083273A (ja) | マルチウインドウ制御装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20001128 |