JPH0793319B2 - 電界効果トランジスタの製造方法 - Google Patents
電界効果トランジスタの製造方法Info
- Publication number
- JPH0793319B2 JPH0793319B2 JP59215135A JP21513584A JPH0793319B2 JP H0793319 B2 JPH0793319 B2 JP H0793319B2 JP 59215135 A JP59215135 A JP 59215135A JP 21513584 A JP21513584 A JP 21513584A JP H0793319 B2 JPH0793319 B2 JP H0793319B2
- Authority
- JP
- Japan
- Prior art keywords
- organic material
- film
- resist
- field effect
- effect transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/80—FETs having rectifying junction gate electrodes
Landscapes
- Electrodes Of Semiconductors (AREA)
- Junction Field-Effect Transistors (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明はマイクロ波帯等で用いられる電界効果トランジ
スタ（FET）の製造方法に関するものである。
スタ（FET）の製造方法に関するものである。
（従来例の構成とその問題点） GaAsFETの高周波、高速性能の向上にはソース抵抗の低
減がきわめて重要であり、このためにこれまでゲートを
セルフアラインで形成する様々な方法が提案されてき
た。
減がきわめて重要であり、このためにこれまでゲートを
セルフアラインで形成する様々な方法が提案されてき
た。
以下、図面を参照しながら従来のゲートをセルフアライ
ンで形成する製造方法の一例について説明する。
ンで形成する製造方法の一例について説明する。
第２図は従来のゲートをセルフアラインで形成するため
の製造工程の一例を示すものである。半導体基板１上の
ｎ層２の表面のゲート電極を形成すべき場所にSiO2など
の無機物の膜、いわゆるダミーゲート３を形成した後、
ダミーゲート３をマスクとしてイオン注入してn+層を形
成する。その上に有機物の膜としてレジスト５を塗布す
る（第２図（ａ））。このときダミーゲート３の上部の
レジスト５は若干薄くなる。
の製造工程の一例を示すものである。半導体基板１上の
ｎ層２の表面のゲート電極を形成すべき場所にSiO2など
の無機物の膜、いわゆるダミーゲート３を形成した後、
ダミーゲート３をマスクとしてイオン注入してn+層を形
成する。その上に有機物の膜としてレジスト５を塗布す
る（第２図（ａ））。このときダミーゲート３の上部の
レジスト５は若干薄くなる。
次にダミーゲート３の上部が露出するようにO2を用いた
プラズマエッチによりレジスト５をエッチングする（第
２図（ｂ））。
プラズマエッチによりレジスト５をエッチングする（第
２図（ｂ））。
次いで、SiO2で形成したダミーゲート３をウェットエッ
チし、Alなどの金属６を蒸着する（第２図（ｃ））。そ
してレジスト５を除去するとレジスト５の上の金属６が
リフトオフされ、ゲート電極７が得られる（第２図
（ｄ））。
チし、Alなどの金属６を蒸着する（第２図（ｃ））。そ
してレジスト５を除去するとレジスト５の上の金属６が
リフトオフされ、ゲート電極７が得られる（第２図
（ｄ））。
しかしながら、上記のような方法ではダミーゲート３の
上部のレジスト５の厚さと半導体上のレジストの厚さと
の差が小さいため、ダミーゲート３の上部を露出するよ
うにエッチングするとリフトオフ用レジストスペーサー
が薄くなり金属６を厚く蒸着することができず、ゲート
抵抗が増大するという欠点を有していた。
上部のレジスト５の厚さと半導体上のレジストの厚さと
の差が小さいため、ダミーゲート３の上部を露出するよ
うにエッチングするとリフトオフ用レジストスペーサー
が薄くなり金属６を厚く蒸着することができず、ゲート
抵抗が増大するという欠点を有していた。
（発明の目的） 本発明は上記欠点をなくすためになされたものであり、
ゲート電極を厚く形成することのできるFETの製造方法
を提供するものである。
ゲート電極を厚く形成することのできるFETの製造方法
を提供するものである。
（発明の構成） この目的を達成するために本発明のFETの製造方法は、
ゲート電極を形成すべき場所に無機物の膜が形成された
半導体基板上に、第１の有機物を塗布したのち200℃以
上の熱処理を行ない、次いで第１の有機物を薄くして前
記無機物の膜の上部を露出せしめる工程と、第２の有機
物を塗布したのち第２の有機物を薄くして無機物の膜の
上部を露出せしめる工程と、前記無機物の膜をエッチン
グ除去し、ゲート金属を蒸着したのち、前記第２の有機
物の上のゲート電極を第２の有機物とともに除去する工
程とを備えて構成されている。
ゲート電極を形成すべき場所に無機物の膜が形成された
半導体基板上に、第１の有機物を塗布したのち200℃以
上の熱処理を行ない、次いで第１の有機物を薄くして前
記無機物の膜の上部を露出せしめる工程と、第２の有機
物を塗布したのち第２の有機物を薄くして無機物の膜の
上部を露出せしめる工程と、前記無機物の膜をエッチン
グ除去し、ゲート金属を蒸着したのち、前記第２の有機
物の上のゲート電極を第２の有機物とともに除去する工
程とを備えて構成されている。
（実施例の説明） 以下本発明の一実施例について図面を参照しながら説明
する。
する。
第１図は本発明の電界効果トランジスタの製造方法によ
る製造工程を示すものである。
る製造工程を示すものである。
半導体基板11上のｎ層12の表面のゲート電極を形成すべ
き場所にSiO2などの無機物の膜、いわゆるダミーゲート
13を形成した後、ダミーゲート13をマスクとしてイオン
注入してn+層14を形成する。その上に有機物の膜として
第１のレジスト15を塗布する（第１図（ａ））。次に20
0℃以上で熱処理して第１のレジスト15を平坦化し、ダ
ミーゲート13の上部が露出するようにO2を用いたプラズ
マエッチにより第１のレジスト15をエッチングする（第
１図（ｂ））。
き場所にSiO2などの無機物の膜、いわゆるダミーゲート
13を形成した後、ダミーゲート13をマスクとしてイオン
注入してn+層14を形成する。その上に有機物の膜として
第１のレジスト15を塗布する（第１図（ａ））。次に20
0℃以上で熱処理して第１のレジスト15を平坦化し、ダ
ミーゲート13の上部が露出するようにO2を用いたプラズ
マエッチにより第１のレジスト15をエッチングする（第
１図（ｂ））。
このとき熱処理温度が高い程平坦化が充分に行なわれ、
例えばノボラック系の樹脂を用いたレジストでは300℃
が最適である。
例えばノボラック系の樹脂を用いたレジストでは300℃
が最適である。
次いでその上に第２の有機物の膜として第２のレジスト
16を形成し、ダミーゲート13の上部が露出するようにO2
を用いたプラズマエッチにより第２のレジスト16をエッ
チングする（第１図（ｃ））。
16を形成し、ダミーゲート13の上部が露出するようにO2
を用いたプラズマエッチにより第２のレジスト16をエッ
チングする（第１図（ｃ））。
その後、SiO2で形成したダミーゲート13をウェットエッ
チし、Alなどの金属17を蒸着する（第１図（ｄ））。こ
の時、金属17は第１の有機物の層があるため厚く蒸着す
ることができる。そしてレジスト15,16を除去すると第
１のレジスト15の上の金属17がリフトオフされ、ゲート
電極18が得られる（第１図（ｅ））。
チし、Alなどの金属17を蒸着する（第１図（ｄ））。こ
の時、金属17は第１の有機物の層があるため厚く蒸着す
ることができる。そしてレジスト15,16を除去すると第
１のレジスト15の上の金属17がリフトオフされ、ゲート
電極18が得られる（第１図（ｅ））。
（発明の効果） 以上のように本発明は半導体基板上に第１の有機物を塗
布したのち200℃以上の熱処理を行い、次いで第１の有
機物を薄くして無機物の膜の上部を露出せしめる工程
と、第２の有機物を塗布したのち第２の有機物を薄くし
て無機物の膜の上部を露出せしめる工程と、無機物の膜
をエッチング除去することによりゲート電極を厚く形成
でき、その実用的効果は大なるものがある。
布したのち200℃以上の熱処理を行い、次いで第１の有
機物を薄くして無機物の膜の上部を露出せしめる工程
と、第２の有機物を塗布したのち第２の有機物を薄くし
て無機物の膜の上部を露出せしめる工程と、無機物の膜
をエッチング除去することによりゲート電極を厚く形成
でき、その実用的効果は大なるものがある。
第１図（ａ）〜（ｅ）は本発明の製造工程図、第２図
（ａ）〜（ｄ）は従来の製造工程図である。 1,11……半導体基板、2,21……ｎ層、3,13……ダミーゲ
ート、4,14……n+層、５……レジスト、6,17……蒸着金
属、7,18……ゲート電極、15……第１のレジスト、16…
…第２のレジスト。
（ａ）〜（ｄ）は従来の製造工程図である。 1,11……半導体基板、2,21……ｎ層、3,13……ダミーゲ
ート、4,14……n+層、５……レジスト、6,17……蒸着金
属、7,18……ゲート電極、15……第１のレジスト、16…
…第２のレジスト。
Claims (2)
- 【請求項１】ゲート電極を形成すべき場所に無機物の膜
が形成された半導体基板上に、第１の有機物を塗布する
工程と、 前記第１の有機物を薄くして前記無機物の膜の上部を露
出せしめる工程と、 前記第１の有機物及び前記無機物の膜上に第２の有機物
を塗布する工程と、 前記第２の有機物を薄くして前記無機物の膜の上部を露
出せしめる工程と、 前記無機物の膜を除去する工程と、 前記ゲート電極となる金属膜を全面に蒸着する工程と、 前記第２の有機物上の前記金属膜を前記第２の有機物と
ともに除去する工程と を備えたことを特徴とする電界効果トランジスタの製造
方法。 - 【請求項２】第１の有機物を塗布した後、200℃以上の
熱処理を行うことを特徴とする特許請求の範囲第１項記
載の電界効果トランジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59215135A JPH0793319B2 (ja) | 1984-10-16 | 1984-10-16 | 電界効果トランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59215135A JPH0793319B2 (ja) | 1984-10-16 | 1984-10-16 | 電界効果トランジスタの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6194374A JPS6194374A (ja) | 1986-05-13 |
| JPH0793319B2 true JPH0793319B2 (ja) | 1995-10-09 |
Family
ID=16667281
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59215135A Expired - Lifetime JPH0793319B2 (ja) | 1984-10-16 | 1984-10-16 | 電界効果トランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0793319B2 (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59229876A (ja) * | 1983-06-13 | 1984-12-24 | Toshiba Corp | シヨツトキ−ゲ−ト型電界効果トランジスタの製造方法 |
-
1984
- 1984-10-16 JP JP59215135A patent/JPH0793319B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6194374A (ja) | 1986-05-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5950567A (ja) | 電界効果トランジスタの製造方法 | |
| US4377899A (en) | Method of manufacturing Schottky field-effect transistors utilizing shadow masking | |
| JPS59229876A (ja) | シヨツトキ−ゲ−ト型電界効果トランジスタの製造方法 | |
| JPS6032364A (ja) | 半導体装置の製造方法 | |
| US3679492A (en) | Process for making mosfet's | |
| JPS6151923A (ja) | ２つのポジテイブフオトレジスト層を重ねる方法 | |
| JPS6351550B2 (ja) | ||
| JPH0793319B2 (ja) | 電界効果トランジスタの製造方法 | |
| JPH022175A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JP2714026B2 (ja) | 半導体装置用電極の形成方法 | |
| JPS62211957A (ja) | 電界効果トランジスタの製造方法 | |
| JPS61240684A (ja) | シヨツトキ−型電界効果トランジスタ及びその製造方法 | |
| JPH0684950A (ja) | 電界効果トランジスタの製造方法 | |
| JPH03289142A (ja) | 化合物半導体装置の製造方法 | |
| JPH0793318B2 (ja) | 半導体装置の製造方法 | |
| JPS61280673A (ja) | 化合物半導体装置の製造方法 | |
| JPS60120574A (ja) | 電界効果形トランジスタの製造方法 | |
| JPH04233240A (ja) | 半導体材料上に金属化部を製造する方法 | |
| JPS62193281A (ja) | 半導体装置の製造方法 | |
| JPH05218094A (ja) | 半導体装置の製造方法 | |
| JPH03268332A (ja) | 半導体装置の製造方法 | |
| JPH02165639A (ja) | 半導体素子の製造方法 | |
| JPH07120673B2 (ja) | ショットキゲート電界効果トランジスタの製造方法 | |
| JPH03133144A (ja) | 半導体装置の電極形成方法 | |
| JPH04346442A (ja) | 電界効果型トランジスタの製造方法 |