JPH0793500B2 - 導電回路の製造方法 - Google Patents

導電回路の製造方法

Info

Publication number
JPH0793500B2
JPH0793500B2 JP61252212A JP25221286A JPH0793500B2 JP H0793500 B2 JPH0793500 B2 JP H0793500B2 JP 61252212 A JP61252212 A JP 61252212A JP 25221286 A JP25221286 A JP 25221286A JP H0793500 B2 JPH0793500 B2 JP H0793500B2
Authority
JP
Japan
Prior art keywords
layer
holo
glass
substrate
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP61252212A
Other languages
English (en)
Other versions
JPS63107093A (ja
Inventor
昭彦 吉田
西野  敦
正樹 池田
善博 渡辺
将浩 平賀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP61252212A priority Critical patent/JPH0793500B2/ja
Publication of JPS63107093A publication Critical patent/JPS63107093A/ja
Publication of JPH0793500B2 publication Critical patent/JPH0793500B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Electronic Switches (AREA)
  • Insulated Metal Substrates For Printed Circuits (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Description

【発明の詳細な説明】 産業上の利用分野 本発明は導電回路の製造方法に関するものであり、特に
基板としてホーロ基板を用い、このホーロ層上にサーマ
ルヘッド,ハイブリッドIC回路などに用いる導電性電極
回路を形成する方法に関するものである。
従来の技術 従来絶縁基板上に回路を形成する方法としては、表面
をグレーズ処理したアルミナ基板上に金,銅,クロムな
どを蒸着,スパッタリングなどの薄膜プロセス技術を用
いて膜形成し、フォトリソエッチングして回路パターン
を形成する方法、前記基板上に厚膜用ペーストを印刷
焼成して回路パターンを形成する方法、鋼板の表面に
ホーロ層を形成したホーロ基板上に薄膜回路を形成する
方法、前記ホーロ基板上に前記厚膜用ペーストを印刷
焼成して回路パターンを形成する方法が用いられてい
る。
このような厚膜,薄膜形成による回路製造法について、
サーマルヘッドを例にあげて以下に説明する。
第6図は上記の方法によるもので、アルミナ基板100
の表面のガラスグレーズ層101を有する基板上にTaSi薄
膜抵抗体層102,CrCu電極薄膜層103,SiO2酸化防止膜104,
SiC耐摩耗層105を形成したもので、薄膜抵抗体層102お
よび電極薄膜層103はフォトリソエッチング法により6
本/mm〜12本/mmの微細パターンに形成される。ガラスグ
レーズ層101は微細パターン形成のために要求される表
面平滑性(Ra<0.1μm)および、発熱印字効率を高め
るための蓄熱層の両方の目的を満たすためのものであ
る。
第7図は、上記の方法によるもので、ステンレス板11
0の表面のホーロ層111を有する基板上に、Au粉末とガラ
スフリットと有機バインダとから成るインキ、またはAu
のメルカプチドなどいわゆるメタルオルガニックを溶剤
に溶かしたインキを印刷し、焼成することによりAu電極
層112を形成し、この上に同じくRuO2とガラスフリット
とバインダとから成る混合ペーストを印刷焼成し抵抗体
層113を形成し、さらにSiO2粉末とバインダとから成る
インキを印刷焼成し耐摩耗層114を形成したものであ
る。金電極の微細パターン形成のためにフォトリソエッ
チング法を用いることもある。
発明が解決しようとする問題点 ところでこのような従来法にはいくつかの問題点があ
る。従来用いられている薄膜形成法は、設備コストが高
く生産性も悪く、製造コストが高くなる。微細パターン
を形成する方法としては有利だが、コスト的には厚膜印
刷焼成法より不利になる。厚膜法は製造コストが低くな
るが、微細パターン形成基板としてグレーズアルミナを
用いた場合、インキの焼成温度の上限がグレーズ層の軟
化点により制限されるために、得られた電極膜,抵抗膜
の特性が充分なものにならない。6本〜8本/mmの微細
パターン形成のためにはホーロ基板はその表面粗さ,う
ねり,ピンホールなどの点で解決すべき問題が多く、単
純に従来のホーロ基板の表面に厚膜ペースト印刷,焼成
しただけでは満足な回路を得ることができない。
本発明は、上記のような従来の回路基板の種々の問題点
を解決するためのもので、特に上記の方法のホーロ基
板上に印刷焼成法により導電層を形成して導電回路を形
成しようとするものであり、特に、表面粗度の低いホー
ロ層の上に微細導電回路パターンを形成する方法に関す
るものである。
問題点を解決するための手段 本発明の導電回路の製造方法は、基板上に結晶化可能な
ガラス・ホーロ材料層を形成して、一旦非結晶化し、前
記非結晶質層の表面に導電性ペースト層を形成した後、
前記ガラス・ホーロ材料の結晶化開始温度以上の温度で
焼成して少なくとも一部分結晶化したガラス・ホーロ層
上に導電性回路を形成することを特徴とする。
ここで、基板は、鋼板またはステンレス鋼板が好まし
い。
また、導電性ペースト材料としては、Au、CuまたはPtの
メルカプチド、カルボン酸塩またはアルコキシドを溶媒
に溶かしたもの、およびAu、CuまたはPtの粉末とガラス
フリットとを主成分としたペースト材料が好ましい。
さらに、上記ガラス・ホーロ材料は、BaO、MgO、CaOお
よびZnOよりなる群から選ばれるアルカリ土類金属の酸
化物を15重量%以上含有し、Na2O、K2OおよびLiZOより
なる群から選ばれる一価アルカリ金属の酸化物の含量が
2重量%以下であるものが好ましい。
作用 本発明によれば、結晶化する前段階の非晶質ホーロ層上
に金などの印刷ペースト層を形成し、つづいて非晶質ホ
ーロ層が結晶化する温度で、この非晶質ホーロ層と印刷
ペースト層とを同時に焼成するものであり、結晶化ホー
ロ層の表面粗度が非常に小さくなり、なおかつ結晶化ホ
ーロ層と導電層との密着強度も大きなものになる。この
結果、従来のように結晶化ホーロ層(表面粗度が0.1〜
0.2μm)の上に印刷ペーストを形成し、つづいて焼成
することによってホーロ層上に導電回路を得る従来方法
と比較すると、本発明になる方法では、従来のグレーズ
アルミナ基板なみの表面粗度の平滑なホーロ面の上に金
などの微細な導電パターンを形成することが可能にな
り、例えば、6本〜12本/mmの微細導電パターンが要求
され、なおかつ基板の熱伝導に制約が要求される、たと
えばサーマルヘッド用の基板として大きな効果を発揮す
る。
実 施 例 本発明の具体的な実施例を説明する前に本発明の基本的
なプロセスおよび原理について若干の説明を図面に従っ
て行なう。
第1図は、本発明の導電回路パターンの製造法の基本プ
ロセスを示すものである。すなわち、SUS403のような鋼
板1(a)の表面に例えば電着法などによりガラスフリ
ット層2が付着形成される(b)。基材はアルミナ基板
でこれにガラスフリットを吹付けても良い。つづいてこ
れを、ガラスフリット層2の材料の結晶化温度以下の温
度でいったん非晶質層3とする(c)。この非晶質層の
表面に、メタルオルガニック,粉末金属−ガラスフリッ
トなどの導電性ペーストを印刷し、ペースト層4を形成
し(d)、さらにつづいて上記の非晶質化する温度より
高いガラスの結晶化する温度で非晶質層3,ペースト層4
を同時に焼成する。この結果、第1図eに示すように、
鋼板1上の結晶化ホーロ層5と、この層5の上の例えば
金のような材料から成る導電層6が得られる。
第5図は、比較のために、ホーロ表面に導電層を得る従
来の製造方法をまとめたものである。鋼板10の表面にガ
ラスフリットを電着法などにより付着形成したガラスフ
リット層11とし、これを、ガラスフリットの結晶化温度
以上にまで一挙に昇温し結晶化ガラス・ホーロ層12を
得、この層12の表面にメタルオルガニック,金属粉末−
ガラスフリットなどから成る印刷ペーストを塗布形成し
導電性ペースト層13とし、これを導電性ペーストの焼成
可能な温度(先述の結晶化温度より高い温度)で焼成し
導電体層14を得る。
第2図は本発明の構成を説明するための図であるが、本
発明の方法では、いったん非晶質化したホーロ層20の表
面に導電ペースト21を形成し、両者が直接界面22で接触
した状態で、ホーロ層20の結晶化が進むため、この間に
両者の化学反応、もしくは導電ペーストが接触している
ことによりガラスの結晶化時の物理的環境が異なること
による結晶化条件の制御のいずれかが起こり、最終的に
平滑なホーロ面と、この上の導電層形成が行なわれる。
上記化学反応は、メタルオルガニック,金属粉−ガラス
フリットペーストなどの導電ペースト中の構成成分がホ
ーロの結晶化過程において、ホーロガラス成分と何らか
の化学反応を起こすことなどであり、物理的環境の変化
とは、結晶化が空気中でオープン状態で行なわれるか、
非晶質層上を異物質がおおっているかの差である。
本発明で得られた導電層(例えば金メタルオルガニック
を用いて得られた金導電層)を化学エッチングして、金
層とホーロ層との界面を見ると、その表面粗度は0.02〜
0.08であり、アルミナグレーズのそれとほぼ同等であ
る。
次に本発明の具体的な実施例をいくつか述べる。
〔実施例1〕 厚さ0.6mmのSUS430基材の表面に電解電着法により、ガ
ラスフリット層を形成する。このガラスフリットの組成
は、BaO15重量%,Na2O1重量%を含む硼硅酸ガラスであ
る。これを700℃で30分間焼成する。得られたホーロ層
の上に印刷法によってAu−メタルオルガニック層を印刷
する。これを800℃で5分間焼成する。得られたAu導電
層をフォトリソエッチング法を用いて12本/mmのチドリ
状電極にパターン形成し、この電極上にRuO2ガラスフリ
ットから成る抵抗体ペーストを巾100μmで印刷塗布,
焼成する。さらにガラスグレーズオーバーコート層を印
刷焼成法により形成する。第3図は、本実施例により得
られたサーマルヘッドの断面構成であり、SUS430基材3
0,ホーロ層31,金電極層32,RuO2ガラスフリット抵抗層3
3,オーバーコートガラスグレーズ層34より成る。
〔実施例2〕 実施例1におけるAu−メタルオルガニックの代わりにAu
粉末−ガラスフリットペーストを用いて同じくサーマル
ヘッドを形成した。
〔実施例3〕 アルミナセラミック基板(99%Al2O3)上に結晶化可能
なガラス材料を吹付け担持し、これを非晶化温度で焼成
しいったん非晶質層とする。この表面にAu−メタルオル
ガニックを印刷し、非晶質ガラスの結晶化温度まで昇温
し、結晶化グレーズとする。得られたAu層は実施例1と
同じ方法で微細パターン化し、つづいて実施例1と同じ
くサーマルヘッドを得る。
〔比較例1〕 厚さ0.6mmのSUS430基材の表面に実施例1と同じ方法で
ガラスフリット層を形成する。これを850℃で10分間焼
成して結晶化ホーロ層を得る。この上にAu−メタルオル
ニックペーストを印刷し850℃で焼成しAu層を得る。以
降は実施例1と同じ方法でサーマルヘッドを形成する。
〔比較例2〕 厚さ0.6mmのグレーズアルミナ基板上にAu−メタルオル
ガニックを印刷焼成し、実施例1と同じ方法でサーマル
ヘッドを得る。
〔実施例4〕 第4図に示すように予めフリッカ39を入れたアルミナ基
板40の上に結晶化可能なガラス層を非晶質状態で形成
し、この上にAg−メタルオルガニックペーストを電極パ
ターン印刷し、ガラス層の結晶化温度以上の温度でこれ
を焼成する。この上にRuO2−ガラスフリット抵抗を印刷
焼成し、さらにガラスオーバーコート層を印刷焼成によ
り形成し、フリッカ部でカットし、チップ抵抗とする。
41は電極層、42は抵抗層、43はオーバーコート層であ
る。44は結晶化グレーズ層である。
〔比較例3〕 アルミナ基板上にAg−ガラスフリットを印刷焼成し、Ru
O2−ガラスフリットを印刷焼成し、さらにオーバーコー
トを印刷焼成し、フリッカ部でカットしチップ抵抗とす
る。
発明の効果 以上記載のように本発明によれば、金属基材の上のホー
ロ層や、アルミナ基板の表面の結晶化グレーズ層の表面
粗度が従来の非晶質アルミナグレーズと同等以上の基板
を得ることが可能になり、この平滑な基板の表面に微細
パターン状に導電回路を形成することができる。その結
果、本発明の製造法をサーマルヘッドに応用した場合、
抵抗値ばらつきを小さくでき、電極と抵抗体との接触抵
抗を小さくできサーマルヘッドの長寿命化も可能にな
る。
サーマルヘッドの場合、基板の蓄熱性が要求され、結晶
化ガラス層は熱伝導性が悪いため、この要求を満足する
が、この熱物性を有したまま表面を平滑にすることが可
能な本発明の方法は、優れた熱効率と抵抗均一性を有す
るサーマルヘッドを提供できることになり、工業的価値
は非常に大なるものである。
【図面の簡単な説明】
第1図は本発明の導電回路の製造プロセスを示す図、第
2図は本発明のガラス・ホーロの結晶化時の様子を示す
模式図、第3図は本発明の方法を用いて得られたサーマ
ルヘッドの一例の断面図、第4図は本発明の方法を用い
て得られたチップ抵抗器の断面図、第5図は従来のホー
ロ基板上に導電回路を形成する方法のプロセス図、第6
図および第7図はいずれも従来法によるサーマルヘッド
の構成図である。 1……鋼板、2……ガラスフリット層、3……非晶質
層、4……ペースト層、5……結晶化ホーロ層、6……
導電層。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 渡辺 善博 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 平賀 将浩 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (56)参考文献 特開 昭63−203779(JP,A) 特開 昭63−312985(JP,A) 特公 昭49−33824(JP,B1)

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】基板上に結晶可能なガラス・ホーロ材料層
    を形成して、一旦非結晶化し、前記非結晶質層の表面に
    導電性ペースト層を形成した後、前記ガラス・ホーロ材
    料の結晶化開始温度以上の温度で焼成して少なくとも一
    部分結晶化したガラス・ホーロ層上に導電性回路を形成
    することを特徴とする導電回路の製造方法。
  2. 【請求項2】基板が鋼板またはステンレス鋼板である特
    許請求の範囲第1項記載の導電回路の製造方法。
  3. 【請求項3】導電性ペースト材料が、Au、CuまたはPtの
    メルカプチド、カルボン酸塩またはアルコキシドを溶媒
    に溶かしたものである特許請求の範囲第1項記載の導電
    回路の製造方法。
  4. 【請求項4】導電性ペースト材料が、Au、CuまたはPtの
    粉末とガラスフリットとを主成分としたペースト材料で
    ある特許請求の範囲第1項記載の導電回路の製造方法。
  5. 【請求項5】上記ガラス・ホーロ材料が、BaO、MgO、Ca
    OおよびZnOよりなる群から選ばれるアルカリ土類金属の
    酸化物を15重量%以上含有し、Na2O、K2OおよびLi2Oよ
    りなる群から選ばれる一価アルカリ金属の酸化物の含量
    が2重量%以下である特許請求の範囲第1項記載の導電
    回路の製造方法。
JP61252212A 1986-10-23 1986-10-23 導電回路の製造方法 Expired - Fee Related JPH0793500B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61252212A JPH0793500B2 (ja) 1986-10-23 1986-10-23 導電回路の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61252212A JPH0793500B2 (ja) 1986-10-23 1986-10-23 導電回路の製造方法

Publications (2)

Publication Number Publication Date
JPS63107093A JPS63107093A (ja) 1988-05-12
JPH0793500B2 true JPH0793500B2 (ja) 1995-10-09

Family

ID=17234063

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61252212A Expired - Fee Related JPH0793500B2 (ja) 1986-10-23 1986-10-23 導電回路の製造方法

Country Status (1)

Country Link
JP (1) JPH0793500B2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2599458B2 (ja) * 1989-05-18 1997-04-09 松下電器産業株式会社 ホ−ロ回路基板
JPH0386559A (ja) * 1989-08-30 1991-04-11 Matsushita Electric Ind Co Ltd サーマルヘッドおよびその製造方法
JPH0488694A (ja) * 1990-07-31 1992-03-23 Matsushita Electric Ind Co Ltd 箔状ホーロ基板、箔状ホーロ基板を用いた電子部品およびその製造方法
US20140097003A1 (en) * 2012-10-05 2014-04-10 Tyco Electronics Amp Gmbh Electrical components and methods and systems of manufacturing electrical components
JP6305515B2 (ja) * 2013-04-10 2018-04-04 ショット グラス テクノロジーズ (スゾウ) カンパニー リミテッドSchott Glass Technologies (Suzhou) Co., Ltd. フレキシブルガラス/金属箔複合物品およびそれらの製造方法
WO2019031199A1 (ja) * 2017-08-10 2019-02-14 ローム株式会社 サーマルプリントヘッドおよびサーマルプリントヘッドの製造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6233836A (ja) * 1985-08-06 1987-02-13 ユニチカ株式会社 特殊交絡糸

Also Published As

Publication number Publication date
JPS63107093A (ja) 1988-05-12

Similar Documents

Publication Publication Date Title
JPH0793500B2 (ja) 導電回路の製造方法
JPH0696847A (ja) 面状発熱体およびその製造法
JPH0936304A (ja) 厚膜回路素子
JP2507102B2 (ja) 感温素子の製造法
JPH0667772B2 (ja) 金属基体被覆用ガラスセラミック
JP2537835B2 (ja) サ−マルヘツド
JPS62251158A (ja) サ−マルヘツドの製造法
JPH0656913B2 (ja) 回路基板
JPH0545234A (ja) 温度センサ
JPH11283810A (ja) チップ型サーミスタ及びその製造方法
JPS5821833B2 (ja) サ−マルヘッド用クレ−ズ基板
JP2512062B2 (ja) ガラスセラミック基板の製造法
JPS62227657A (ja) サ−マルヘツド
JP4158231B2 (ja) サーマルヘッド用絶縁基板
JPS6159557B2 (ja)
JPS62214968A (ja) サ−マルヘツド
JP2591233B2 (ja) サーマルヘッドの製造法
JPH0482294A (ja) 回路基板の製造方法
JPH0483778A (ja) グレーズド基板の製造法
JPS6034801B2 (ja) 熱記録装置用サーマルヘツド
JPS58179668A (ja) フアクシミリ用グレ−ズ基板
JPS62116162A (ja) サ−マルヘツド
JPH04283985A (ja) 電気絶縁基板
JPS6346597B2 (ja)
JPS60239344A (ja) 厚膜印刷用絶縁ペ−スト

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees