JPH0793816B2 - スイツチングトランジスタのオンオフ制御装置 - Google Patents

Description

【発明の詳細な説明】 （発明の利用分野） 本発明は、例えば他励式のDC−DCコンバータ内に配置さ
れるスイッチングトランジスタのオンオフ制御装置の改
良に関するものである。

（発明の背景） 第７図にこの種の装置を備えたDC−DCコンバータの一例
を示す。１は入力端子CONTより接地信号が入力すること
で動作可能状態となり、出力側に配置されるスイッチン
グトランジスタ２のオンオフ制御を行うオンオフ制御装
置、３はトランス、４はダイオード、５は平滑用キャパ
シタ、6,7は出力される直流電圧検知用の抵抗で、その
接続点には前記直流電圧に対応した検知電圧Vsenが発生
する。

前記DC−DCコンバータの動作を簡単に説明すると、オン
オフ制御装置１よりスイッチングトランジスタ２のベー
スへハイレベルの信号が出力されることにより、該スイ
ッチングトランジスタ２がオンし、トランス３の一次コ
イルに一次電流が流れる。その後前記オンオフ制御装置
１の出力がローレベルに反転することによりスイッチン
グトランジスタ２がオフし、トランス３の一次電流がし
ゃ断される。こにようなスイッチングトランジスタ２の
オンオフが繰り返されることにより、トランス３の二次
コイル二次電流が流れ、ダイオード４により整流され、
出力端子Voutとグランド端子GNDの間に直流電圧が発生
する。このようにして発生した直流電圧は接続される負
荷への電源として出力される。又この時の直流電圧は前
記オンオフ制御装置１によって次に一定となるように制
御されている。すなわち、オンオフ制御装置１は負荷へ
安定した電源を供給できる様に、前記抵抗６と７の接続
点に発生する検知電圧Vsenが基準電圧Vrefよりも低いか
否かを検出し、その結果に応じて前記スイッチングトラ
ンジスタ２のオンオフ制御を行い、直流電圧を一定に保
っている。

上記の如きDC−DCコンバータに備えられたオンオフ制御
装置１内の誤差検出部は、第８図に示す様に、演算増幅
器に負帰還をかけた作動増幅器より成っていた。このた
め、低電圧動作の必要な場合、作動増幅器の出力電圧V_H
は最大電源電圧の1/2までとなり、ダイナミックレンジ
が広くとることができなかった。又安定性をもたせるた
め、位相補償用の比較的大きなキャパシタCfを帰還ルー
プに持たせる必要があり、回路構成が複雑になるといっ
た問題点があった。

（発明の目的） 本発明の目的は、上述した問題を解決し、ダイナミック
レンジを拡大できると共に、より簡単な回路構成にする
ことができ、しかも温度に依存しないスイッチングトラ
ンジスタのオンオフ制御装置を提供することである。

（発明の特徴） 上記目的を達成するために、本発明は、帰還される、被
制御対象の状態を示す検知電圧と基準電圧とを比較する
比較手段と、電源電圧を抵抗分圧する分圧比を、前記比
較手段よりの信号に応じて変更することによって、２種
の規定レベルを発生する規定レベル発生手段と、前記２
種の規定レベルの間の反転をレベル的にゆるやかな変化
に遅延する遅延手段と、電源電圧の抵抗分圧に設定され
た下限レベル及び前記遅延手段の出力レベルにより波高
値が規制された三角波を発生する三角波発振手段と、該
三角波発振手段の三角波を、電源電圧の抵抗分圧により
設定されたスライスレベルに基づいて前記三角波の波高
値に応じたパルス幅を有するパルスに変換し、該パルス
をスイッチングトランジスタのベースに対して出力する
パルス変換手段とを設け、以て、比較手段と遅延手段の
組み合わせにより、三角波発振手段への出力を従来の差
動増幅器と同じようなアナログ値とし、且つ、前記規定
レベル、下限レベル及びスライスレベルを温度変化に対
して同相に変化するようにしたことを特徴とする。

（発明の実施例） 以下、本発明を図示の実施例に基づいて詳細に説明す
る。

第１図は本発明の一実施例を、すなわち前記第７図に示
したオンオフ制御装置内を示すブロック図であり、101
は入力端子CONTに接地信号が入ることで各回路のバイア
ス電流となる定電流源102を駆動し、接地信号が入力し
ていない場合は前記定電流源102への電池からの電源を
しゃ断する等の制御を行う制御回路、103は前記制御回
路101に動作されて基準電圧発生回路104を駆動するスタ
ートアップ回路、105は前記基準電圧発生回路104からの
基準電圧Vrefと帰還される、DC−DCコンバータの出力電
圧の状態を示す検知電圧Vsenとの誤差を比較するコンパ
レータである。

106は第２図に示す様に、抵抗R1,R2,R3から成る規定レ
ベル発生回路であり、前記コンパレータ105の出力がハ
イレベルの信号か或いはローレベルの信号かによって接
続点に定電源Vccを分圧した２種の規定レベル が発生する。107は第２図或いは第３図に示す様にキャ
パシタC1から成る遅延回路であり、前記規定レベル発生
回路106からの出力が規定レベル に反転（或いは逆に反転）する場合に、そのレベル変化
をゆるやかにさせる働きをもつものである。

108は前記遅延回路107よりの出力レベルにより波高値の
規制された三角波を発生する三角波発振回路であり、第
４図に示す様に、ウインドコンパレータを成すコンパレ
ータCP1,CP2、定電源Vccを分圧し、前記コンパレータの
下限レベルV_L（なお上限レベルは前記遅延回路107より
の規定レベルV_Hである）を設定する抵抗R4,R5、発振用
のタイミングコンデンサC2、タイミング抵抗R6、前記ウ
インドコンパレータよりの各信号に応じて前記タイミン
グコンデンサC1の放電用のトランジスタQ1をオンオフさ
せるラッチ回路RTから成る。109は第４図に示す様に、
定電源Vccを分圧したスライスレベルV_SLを発生する抵抗
R7,R8及び該スライスレベルV_SLと前記三角波発振回路10
8よりの三角波出力を比較し、該三角波出力を、該三角
波出力に応じたパルス幅を有するパルスに変換し、この
パルスを駆動回路110を介してスイッチングトランジス
タ２のベースへ出力するコンパレータCP3から成るパル
ス変換回路である。

尚前記規定レベル スライスレベルV_SL及び下限レベルV_Lの夫々の関係は、 に設定されている。

第５図は、同一の回路構成から成る、前記コンパレータ
105、三角波発振回路108内のウインドコンパレータを成
すコンパレータCP1,CP2及びパルス変換回路109内のコン
パレータCP3内を示す図であり、これら各コンパレータ
は、互いにエミッタが定電流源CIに共通して接続された
PNPトランジスタQ2,Q3及び互いにベースが共通して接続
され、カレントミラー回路を成すNPNトランジスタQ4,Q5
から構成されている。

各コンパレータを第５図の様な構成にした場合、端子Vi
nに電源電圧を供給する電池（不図示）が消耗し、接続
点ａの電圧がある程度低下しているとしても、正常な動
作を行うことができる。換言すれば、広範囲にわたって
変化する電源電圧に対して、該コンパレータの動作保証
電圧範囲を従来に比べて広めることが可能となる。

ここで、上記の事を第９図に示す従来のコンパレータの
回路構成との比較でさらに詳述する。非反転入力端（＋
入力端）に印加する電圧をVrefとすると、互いにエミッ
タが定電流源CIに共通して接続されたPNPトランジスタQ
6,Q7の接続点ｂの電位は（Vref＋2VE）となる。仮りに
基準電圧Vrefを0.6Vとすると接続点ｂの電位は2V位とな
り、動作電圧が2V以下まで低下した場合、第９図の構成
のコンパレータでは正常な動作を行うことができなくな
ってしまう。ところが、第５図の如き構成のコンパレー
タにおいては前述のような場合、接続点ａの電位は1.3V
位であり、十分に正常な動作を行うことが可能となる。

以上の様な構成から成るオンオフ制御装置の動作説明
を、第６図を用いて行う。まず検知電圧Vsenが基準電圧
Vrefよりも低い場合（重負荷時）について述べる。この
様な場合、誤差を検出するコンパレータ105の出力はハ
イレベルの信号となるため、規定レベル発生回路106内
の抵抗R1と抵抗R2及びR3の接続点には なる式で求まる規定レベルが発生し、該規定レベル が遅延回路107を介して三角波発振回路108内のウインド
コンパレータの上限レベルとして出力される。

三角波発振回路108では、動作開始時点ではタイミング
用のキャパシタC2の充電電位は規定レベル よりも低いため、コンパレータCP1の出力がハイレベル
となるが、リセット優先のラッチ回路RTの出力はローレ
ベルであるのでトランジスタQ1はオンせず、前記キャパ
シタC2への充電が開始、すなわち三角波発振が開始され
る。

この三角波発振は、前記キャパシタC2の充電電圧が前記
規定レベル まで上昇し、コンパレータCP2の出力がハイレベルに反
転してラッチ回路RTの出力がハイレベルとなり、トラン
ジスタQ1がオンになるまでの間行われる（第６図参
照）。また、この時の三角波出力は次段のパルス変換回
路109内のコンパレータCP3の非反転入力端へ同時に出力
されており、該コンパレータCP3によってその反転入力
端（−入力端）に印加されているスライスレベルV_SLと
比較される。その結果、第６図の下図に示すように、前
記キャパシタC2の充電電位がスライスレベルV_SLに達す
るまではローレベルの期間、スライスレベルV_SLを越え
た時点から規定レベル に達するまでの間はハイレベルの期間となるパルス幅
（周期）のパルスに、前記三角波が変換されることとな
る。そしてスイッチングトランジスタ２は駆動回路110
を介して前述の如きパルスがベースに与えられて、オン
オフ制御される。

前述のようにローレベルの期間に比べてハイレベルの期
間の長いパルスにより、即ちオン期間がオフ期間に比べ
て長くなるような信号によりスイッチングトランジスタ
２のオンオフ制御が続行されると、DC−DCコンバータの
出力電圧が徐々に上昇していき、重負荷に対応した出力
電圧が発生するようになる。

一方、検知電圧Vsenが基準電圧Vrefよりも高くなったと
すると（軽負荷時）は、誤差を検出するコンパレータ10
5の出力はローレベルの信号となるため、規定レベル発
生回路106内の抵抗R1と抵抗R2及びR3の接続点には なる式で求まる規定レベルが発生し、該規定レベル が遅延回路107を介して三角波発振回路108内のウインド
コンパレータの上限レベルとして出力されることにな
る。そして、この場合も前述と同様に、三角波発振回路
108にて、キャパシタC2への充電が開始、すなわち三角
波発振が開始される。ところがこの時のウインドコンパ
レータの上限レベルである規定レベル はスライスレベルV_SLよりも低く設定されているため、
コンパレータCP3の出力はローレベルのままとなるわけ
だが、遅延回路107の働き（詳細は後述する）によりパ
ルス変換回路107からは徐々にハイレベルの期間が短か
くなるパルス幅のパルスが出力されるので出力電圧が低
下していき、前記誤差を検出するコンパレータ105の出
力が直ちにハイレベルの信号に反転し、実際は第６図に
示すように無負荷状態とならない限りは三角波の波高値
がスライスレベルV_SLを下まわることはない。

なお、第６図からもわかるように、接続して制御を行っ
ている状態では必ずローレベルの期間が一定となった制
御を行っている。即ち、第１〜５図実施例の装置では、
三角波の最大波高値を設定し、その範囲内でオフ時間一
定（スイッチングトランジスタ２の）のパルス制御を行
うことが可能となっている。又、規定レベル とスライスレベルV_SLとの関係を、あえて としているのは、無負荷状態となった場合（第６図点線
に示す三角波）にスイッチングトランジスタ２をオフ状
態に保持するためである。

ここで、遅延回路107の働きを説明する。もし遅延回路1
07（キャパシタC1）が配置されていないとすると、三角
波発振は規定レベル を波高値として行われるか、或いは全く発振が行われな
いかの間欠動作となるため、リップルが大きくなり過ぎ
たり、間欠動作の周期が可聴周波数帯域まで下がって音
が出るといった状態になってしまう。これを解消するた
めに、規定レベル発生回路106よりの規定レベルV_Hを急
激に変化させないよう、そのレベルをゆるやかに変化さ
せるキャパシタC1を付加している。この場合リップル周
波数よりも過渡応答特性を悪化させない程度に大きい範
囲で、該キャパシタC1の定数が設定されていれば、規定
レベルV_Hは とV_Lで設定された電圧範囲で変化し、連続モードで発振
させることができる。従って、従来の如く差動増幅器を
用いて行うアナログ的な制御と同様の、安定した制御が
可能となる。

本実施例によれば、電源電圧をそれぞれ抵抗により分圧
し、発振周期を決定する、規定レベルV_H、下限レベルV_L
及びスライスレベルV_SLを発生させるようにしているた
め、温度変化に対して、それぞれのレベルが同相に変化
し、よって温度に依存しないスイッチングトランジスタ
２のオンオフ制御を行うことができる。電源電圧の変動
に対してもそれぞれのレベルが同相に変化するため、精
度の良い制御を行うことができる。

また、誤差検出を行うコンパレータ105の出力に応じて
異なる規定レベルV_Hを発生する規定レベル発生回路106
の出力側に、レベル変化をゆるやかにするための遅延回
路107を配置しているため、差動増幅器をなくすことが
でき、回路構成を簡略化することができる。また基本的
に増幅器動作でないので、位相補償用のキャパシタを必
要としない。このことから本構成を集積回路に応用した
場合に、チップサイズを小さくすることができ、歩留り
が向上する。

さらに、作動増幅器は負帰還ループに比較的大容量のキ
ャパシタを必要とするが、レベル変化をゆるやかにする
ためのキャパシタC1の容量は比較的小容量ですることが
でき、又負帰還ループがないため、キャパシタを取り付
けるパッドを引き出す必要がなく、出力ピン数を低減さ
せることができる。

さらには、電源電圧の変動に対して、差動増幅器の場
合、電位関係が電源電圧に依存するため、広い電源電圧
範囲に対応して制御することが困難であったが、コンパ
レータを使用した場合、その出力が電源電圧のある範囲
内でローレベル或いはハイレベルにフルスイングでふれ
るため、広範囲の電源電圧範囲で制御が可能となる。

また、三角波の最大波高値を予め設定した、オフ時間一
定のパルス幅制御のため、スイッチングトランジンスタ
２のオフ時間が確保でき、特にバイポーラスイッチング
トランジスタの場合に蓄積効果によるスイッチオフ時の
スイッチング損失が最適化でき、効率を上げることがで
きる。

さらに又、三角波の最大波高値も予め設定した以上には
ならないので、スイッチングトランジスタ２の熱暴走も
押さえられる。

更には、本装置に使用される全てのコンパレータを第５
図の如き回路構成にしているため、比較的低電圧まで動
作させることができる。

（発明の実施例の対応） 本実施例において、コンパレータ105が本発明の比較手
段に、規定レベル発生回路107は規定レベル発生手段
に、遅延回路107が遅延手段に、三角波発振回路108が三
角波発振手段に、パルス変換回路109がパルス変換手段
に、それぞれ相当する。

（変形例） 本実施例では、DC−DCコンバータに本発明を適用した場
合について述べたが、例えばパルスモータの制御に、即
ちパルスモータの速度状態を検知し、その速度が基準の
速度よりも速いか否かの結果に応じて、スイッチングト
ランジスタのオンオフ制御（つまりはデューティー制
御）を行うようなシステムに適用することも可能であ
る。

（発明の効果） 以上説明したように、本発明によれば、帰還される、被
制御対象の状態を示す検知電圧と基準電圧とを比較する
比較手段と、電源電圧を抵抗分圧する分圧比を、前記比
較手段よりの信号に応じて変更することによって、２種
の規定レベルを発生する規定レベル発生手段と、前記２
種の規定レベルの間の反転をレベル的にゆるやかな変化
に遅延する遅延手段と、電源電圧の抵抗分圧により設定
された下限レベル及び前記遅延手段の出力レベルにより
波高値が規定された三角波を発生する三角波発振手段
と、該三角波発振手段の三角波を、電源電圧の抵抗分圧
により設定されたスライスレベルに基づいて前記三角波
の波高値に応じたパルス幅を有するパルスに変換し、該
パルスをスイッチングトランジスタのベースに対して出
力するパルス変換手段とを設け、以て、比較手段と遅延
手段の組み合わせにより、三角波発振手段への出力を従
来の差動増幅器と同じようなアナログ値とし、且つ、前
記規定レベル、下限レベル及びスライスレベルを温度変
化に対して同相に変化するようにしたから、ダイナミッ
クレンジを拡大できると共に、より簡単な回路構成にす
ることができ、しかも温度に依存しないスイッチングト
ランジスタのオンオフ制御装置を提供することができ
る。

【図面の簡単な説明】

第１図は本発明の一実施例を示すブロック図、第２図は
第１図図示の規定レベル発生回路及び遅延回路の一例を
示す回路図、第３図は第２図図示の変形例を示す回路
図、第４図は第１図図示の三角波発振回路及びパルス変
換回路の一例を示す回路図、第５図は第１〜４図図示の
コンパレータの内部構成一例を示す回路図、第６図は第
３図図示の各回路よりの出力波形を示す図、第７図は従
来のオンオフ制御装置を示すブロック図、第８図は第７
図の装置内に配置される誤差検出回路を示す回路図、第
９図は従来のコンパレータの内部構成を示す回路図であ
る。 105……コンパレータ、106……規定レベル発生回路、10
7……遅延回路、108……三角波発振回路、109……パル
ス変換回路109、V_H……規定レベル、V_L……下限レベ
ル、V_SL……スライスレベル、Vsen……検知電圧。

Claims (1)

【特許請求の範囲】
1. 【請求項１】被制御対象を制御するためにスイッチング
   トランジスタのオンオフ制御を行うオンオフ制御装置に
   おいて、帰還される、被制御対象の状態を示す検知電圧
   と基準電圧とを比較する比較手段と、電源電圧を抵抗分
   圧する分圧比を、前記比較手段よりの信号に応じて変更
   することによって、２種の規定レベルを発生する規定レ
   ベル発生手段と、前記２種の規定レベルの間の反転をレ
   ベル的にゆるやかな変化に遅延する遅延手段と、電源電
   圧の抵抗分圧により設定された下限レベル及び前記遅延
   手段の出力レベルにより波高値が規制された三角波を発
   生する三角波発振手段と、該三角波発振手段の三角波
   を、電源電圧の抵抗分圧により設定されたスライスレベ
   ルに基づいて前記三角波の波高値に応じたパルス幅を有
   するパルス変換し、該パルスを前記スイッチングトラン
   ジスタのベースに対して出力するパルス変換手段とを設
   けたことを特徴とするスイッチングトランジスタのオン
   オフ制御装置。