JPH079519B2 - アクテイブマトリクス型表示装置 - Google Patents

Description

【発明の詳細な説明】 〔概要〕 アクティブマトリクス型表示装置に於けるスキャンバス
ラインとこれに対して直交配置されるデータバスライン
とを、一方と他方とのガラス基板上に形成して、バスラ
インの交差点を無くし、且つスキャンバスラインと共通
バスラインとを表示素子単位で少なくとも１個所以上の
個所で接続し、二重化バスラインを構成したものであ
る。

〔産業上の利用分野〕

本発明は、表示素子対応にスイッチング素子を設け、ス
キャンバスラインとデータバスラインとを異なるガラス
基板に形成したアクティブマトリクス型表示装置に関す
るものである。

アクティブマトリクス型表示装置は、単純マトリクス型
表示装置と共に、情報処理装置の表示端末装置として使
用されており、表示媒体としては液晶が多く使用されて
いる。アクティブマトリクス型表示装置は、各表示素子
対応にスイッチング素子を設けて、画素を独立に駆動す
ることができるから、表示容量の増大に伴ってライン数
が増加しても、単純マトリクス型表示装置のような駆動
デューティ比の低下や、コントラストの低下等の問題が
生じない利点がある。

しかし、表示素子対応のスイッチング素子が総て良品で
なければならず、又直交して形成されるスキャンバスラ
インとデータバスラインとの交差部分の絶縁が完全でな
ければならないから、製造歩留りに問題がある。従っ
て、アクティブマトリクス型表示装置の製造歩留りの向
上が要望されている。

〔従来の技術〕

第６図は従来例のアクティブマトリクス型表示装置のパ
ネルの等価回路を示し、31はスイッチング素子としての
薄膜トランジスタ（以下「TFT」と略称する）、32はゲ
ート電極、33はドレイン電極、34はソース電極、35は表
示素子としての液晶素子、36はスキャンバスライン、37
はデータバスラインである。

液晶素子35は、共通電極と画素対応の表示電極との間に
表示媒体として液晶が把持されて構成されており、共通
電極はアースとして示され、表示電極はTFT31のソース
電極34に接続されている。又TFT31のゲート電極32はス
キャンバスライン36に接続され、ドレイン電極33はデー
タバスライン37に接続されている。

TFT31と、液晶素子35の表示電極と、スキャンバスライ
ン36と、データバスライン37とが一方のガラス基板に形
成され、液晶素子35の共通電極が他方のガラス基板に形
成されて、一方と他方のガラス基板は、微小間隔で対向
配置されて液晶を把持するように周辺が封止される。

スキャンバスライン36を、パルス幅が、例えば、30〜60
μＳの短いアドレスパルスで順次走査し、このアドレス
パルスに同期して表示情報に従ったデータ電圧をデータ
バスライン37に加えることにより、ライン対応に表示情
報の書込表示を行うことができる。即ち、スキャンバス
ライン36に印加されたアドレスパルスにより、そのスキ
ャンバスライン36にゲート電極32が接続されたTFT31が
オンとなり、データバスライン37に加えられたデータ電
圧が液晶素子35に印加され、液晶素子35の静電容量に充
電される。従って、TFT31がオフとなった後も、この充
電電圧により液晶素子35は、表示情報に従ったデータ電
圧に対応した表示状態を継続することができる。そし
て、次の周期でスキャンバスライン36にアドレスパルス
が印加された時に、その液晶素子35は、新たな表示情報
に従ったデータ電圧が印加されて、新たな表示状態とな
る。

このような従来のアクティブマトリクス型表示装置に於
いては、前述のように、スキャンバスライン36とデータ
バスライン37とが同一のガラス基板上に直交して形成さ
れ、その交差部分は相互に絶縁されている。この交差部
分に於いて、スキャンバスライン36とデータバスライン
37との何れか一方の上部となるバスラインには、下部の
バスラインの厚さと交差部分の絶縁層とにより段差が生
じるから、その段差により抵抗値が増大したり、又は断
線となる場合があり、そのバスラインは欠陥となる。

又交差部分に於けるバスライン間の絶縁不良或いは短絡
が生じることがあり、その場合も、そのバスラインに沿
って欠陥となる。又スキャンバスライン36とデータバス
ライン37との２種類のバスラインが同一のガラス基板に
形成されていることにより、表示電極面積の画素面積に
対する比率を表す駆動面積率を大きくできない問題があ
った。

そこで、第７図のパネルの等価回路に示すアクティブマ
トリクス型表示装置が、本出願人により特願昭60−2740
11号として提案された。即ち、対向配置した一方のガラ
ス基板に、TFT31のスキャンバスライン36と液晶素子35
の表示電極とを形成して、TFT31のゲート電極32をスキ
ャンバスライン36に接続し、ドレイン電極33を液晶素子
35の表示電極に接続し、ソース電極34を接地し、他方の
ガラス基板に、データバスライン37を液晶素子35の共通
電極として形成して、一方と他方とのガラス基板間に液
晶を挟持したものである。

従って、スキャンバスライン36とデータバスライン37と
が交差配置されていても、それらは異なるガラス基板上
に形成されているから、交差部分を絶縁する必要がなく
なる。それによって、バスラインの段差、バスライン間
の絶縁不良或いは短絡が生じないことになり、製造歩留
りを向上させることができる。又スキャンバスライン36
とデータバスライン37とをそれぞれ異なるガラス基板上
に形成することにより、駆動面積率を大きくすることが
できる。

第７図に示すアクティブマトリクス型表示装置に於ける
接地バスライン（共通バスライン）は、スキャンバスラ
イン36と平行して形成することができ、各部同一電位と
することができるものであるが、この接地バスラインと
スキャンバスライン36とを一体化したアクティブマトリ
クス型表示装置も先に提案された。即ち、第８図に示す
ように、TFT31のゲート電極32をスキャンバスライン36
に接続し、ドレイン電極33を液晶素子35の表示電極に接
続し、ソース電極34を隣接ラインのスキャンバスライン
36に接続し、スキャンバスライン36にアドレスパルスVg
1,Vg2,・・・を走査方向に順次印加するものである。

アドレスパルスVg1,Vg2,・・・の一例を、図の左側に示
すもので、VgoffはTFT31を確実にオフとする電位、Vgon
はTFT31を確実にオンとする電位、VgcはTFT31のゲート
電極32にVgoffの電位が印加された時に、そのTFT31のソ
ース電極34の電位をVgcとするもので、例えば、0Vとす
る。それによって、データバスライン37に加えられるデ
ータ電圧Vd1,Vd2,・・・がアドレスパルスが印加された
ラインの液晶素子35に印加される。即ち、アドレスパル
スを印加するラインのTFT31のゲート電極32に電位Vgo
n、ソース電極34に電位Vgcがそれぞれ印加され、ドレイ
ン電極33に液晶素子35を介してデータ電圧が印加され
て、そのTFT31はオンとなり、液晶素子35はデータ電圧
で充電される。そして、次の周期までTFT31はオフとな
り、液晶素子35の重電電荷は保持される。従って、接地
バスラインを省略した構成により、更に駆動面積率を大
きくすることが可能となる。

第９図は第８図に示すパネルの分解斜視図であり、一方
のガラス基板39上にTFT31と液晶素子の表示電極38と、
スキャンバスライン36とを形成し、他方のガラス基板40
上にデータバスライン37を形成し、一方と他方とのガラ
ス基板39,40間に液晶を挟持させ、表示電極38とデータ
バスライン37との間に液晶素子35が構成される。

〔発明が解決しようとする問題点〕

第６図に示す従来例の欠点を改善した第７図に示すパネ
ルに於いては、スキャンバスライン36とデータバスライ
ン37との同一ガラス基板上の交差をなくすことができる
が、TFT31のソース電極34を相互に接続する接地バスラ
インを必要とすることになる。この接地バスラインは、
第８図及び第９図に示す構成によって省略することがで
きる。

しかし、ガラス基板39上に、表示電極38とスキャンバス
ライン36を同時に形成したとすると、その時の金属層は
透明金属層となり、且つ上層の凹凸の関係からその厚さ
を厚くできないものである。従って、スキャンバスライ
ン36の抵抗成分が大きくなり過ぎたり、最悪状態では断
線することがあり、製造歩留りが比較的低い欠点があっ
た。

本発明は、このような欠点を改善することを目的とする
ものである。

〔問題点を解決するための手段〕

本発明のアクティブマトリクス型表示装置は、第１図を
参照して説明すると、対向配置する一方のガラス基板上
に、スキャンバスライン１と、TFT等のスイッチング素
子２と、液晶素子等の表示装置の表示電極３と、スキャ
ンバスライン１と平行の共通バスライン４とを形成し
て、スイッチング素子２の制御電極をスキャンバスライ
ン１に接続し、スイッチング素子２の被制御電極の中の
一方の被制御電極を表示電極３に接続し、他方の被制御
電極を、隣接ラインのスキャンバスライン１に近接して
形成された共通バスライン４に接続し、スキャンバスラ
イン１と共通バスライン４とを、表示素子単位に少なく
もと１個所以上の個所で接続し、二重化バスラインを構
成する。

又他方のガラス基板上に、表示電極３と対向するデータ
バスライン５を形成し、対向配置した一方と他方とのガ
ラス基板間に液晶等の表示媒体を挟持させたものであ
る。

〔作用〕

スイッチング素子２の制御電極を接続したスキャンバス
ライン１と、被制御電極を接続した共通バスライン４と
を接続したことにより、バスラインは二重化構造とな
り、断線による問題点を解決することができ、製造歩留
りを向上することができる。又共通バスライン４は表示
電極３と同時に形成し、スキャンバスライン１はスイッ
チング素子２の制御電極と同時に形成することができる
から、二重化バスライン構成でも、製作が複雑となるこ
とはない。

〔実施例〕

以下図面を参照して本発明の実施例について詳細に説明
する。

第２図は本発明の実施例の説明図で、そのＡ−Ａ′線に
沿った断面図を第３図に、Ｂ−Ｂ′線に沿った断面図を
第４図に、又Ｃ−Ｃ′線に沿った断面図を第５図にそれ
ぞれ示す。各図に於いて、10はガラス基板、11はスキャ
ンバスライン、12はTFT、13は表示電極、14は共通バス
ライン、14aは延長部、16はアモルファスシリコン層、1
7は絶縁層、Ｇはゲート電極、Ｓはソース電極、Ｄはド
レイン電極を示す。

表示電極13の一部をTFT12のソース電極Ｓ、共通バスラ
イン14の延長部14aの一部をドレイン電極Ｄ、スキャン
バスライン11の延長部をゲート電極Ｇとし、ソース電極
Ｓとドレイン電極Ｄとの上にアモルファスシリコン層16
を形成し、その上に絶縁層17を介してゲート電極Ｇを形
成して、スタガー型のTFT12を構成している。

又共通バスライン14上にスキャンバスライン11を形成
し、TFT12を形成する為のアモルファスシリコン層16と
絶縁層17とを、TFTの素子間分離の為に除去した個所
で、共通バスライン14とスキャンバスライン11とを接続
し、二重化バスラインを構成している。

第２図に於けるＡ−Ａ′線は、Ｘの点で直角に曲げてお
り、第３図にはＸでその位置を示し、スキャンバスライ
ン11は、アモルファスシリコン層16と絶縁層17との為に
平坦面でない断面となっているが、他の個所では、第５
図に示すように平坦面となる。又第４図に示すように、
TFT12の素子間分離の為にアモルファスシリコン層16と
絶縁層17とを除去した個所が連続的の場合に、共通バス
ライン14とスキャンバスライン11との接続個所は、表示
素子単位で１個所であるが、比較的長い距離にわたって
接続されることになる。

又図示を省略した他方のガラス基板上には、スキャンバ
スライン11と直交する方向に延長し、表示電極13と対向
するように、データバスラインが形成され、液晶等の表
示媒体が挟持されて、表示電極13とデータバスラインと
の対向部分で表示素子が形成される。

前述のように、ガラス基板10上でスキャンバスラインと
データバスラインとが交差することはなくなり、又接地
バスラインを設けるものではなく、共通バスライン14を
設けるとしても、スキャンバスライン11と２層構造とす
ることができるから、駆動面積率を大きくすることがで
きる。

前述のガラス基板10上の構成は、例えば、次のようにし
て形成することができる。先ず、ガラス基板10上の全面
に透明電極層を蒸着等により形成し、ソース電極Ｓを含
む表示電極13のパターンと、ドレイン電極Ｄを含む延長
部14aと共通バスライン14のパターンとをエッチング処
理等により形成し、その上にプラズマCVD法等によりア
モルファスシリコン層16、絶縁層17を連続形成する。そ
の絶縁層17は、シリコン窒化膜（SiNx）又はシリコン酸
化膜（SiO₂）とすることができる。

そして、アモルファスシリコン層16と絶縁層17とを、ソ
ース電極Ｓとドレイン電極Ｄとの上（第２図の鎖線枠
内）にのみ残存するようにエッチング処理する。そし
て、全面にAl等の金属層を蒸着等により形成し、エッチ
ング処理によりゲート電極Ｇを含むスキャンバスライン
11を形成する。それによって、スタガー型のTFT12が形
成され、又共通バスライン14上にスキャンバスライン11
が形成され、TFT12の素子間分離の為にアモルファスシ
リコン層16を除去し、絶縁層17も除去した個所に於い
て、共通バスライン14とスキャンバスライン11とが接続
されることになる。従って、アモルファスシリコン層16
と絶縁層17とのエッチングパターンによっては、複数個
所で接続した構成とすることもできる。

本発明は前述の実施例にのみ限定されるものではなく、
例えば、表示電極3,13の形状を正方形以外の形状とする
ことも可能であり、又逆スタガー型のTFTとした場合に
も、同様に二重化バスライン構成とすることができるも
のである。又アモルファスシリコン以外の半導体を用い
てTFTを構成することも可能である。

〔発明の効果〕

以上説明したように、本発明は、TFT12等のスイッチン
グ素子２の制御電極（ゲート電極Ｇ）を接続するスキャ
ンバスライン1,11と、被制御電極（ソース電極Ｓ）を接
続する共通バスライン4,14とを、表示素子単位で少なく
とも１個所以上の個所で接続して、二重化バスライン構
成としたもので、上層の段差を小さくする必要の為に、
共通バスライン4,14の厚さを厚くすることができず、又
駆動面積率を大きくする為に、その幅を狭くする必要が
あること等から、共通バスライン4,14に断線が生じるこ
とがあるが、スキャンバスライン1,11と接続されるもの
であるから、その断線の影響を受けないことになり、製
造歩留りを向上することができる。

又一方のガラス基板10上には、共通バスライン4,14とス
キャンバスライン1,11とを２層構成として形成し、他方
のガラス基板上に、データバスライン５を形成するもの
であるから、一方のガラス基板10上にバスラインの交差
絶縁を施す必要がなく、且つ共通バスライン4,14とスキ
ャンバスライン1,11とは、１本のバスラインと同様であ
るから、駆動面積率を大きくすることが可能となり、且
つ製造歩留りの向上を図ることができる。

又前述の実施例のように、ソース電極Ｓを含む表示電極
13と、ドレイン電極Ｄを含む共通バスライン14とを同時
に形成し、ゲート電極Ｇとスキャンバスライン11とを同
時に形成すると共に、スキャンバスライン11と共通バス
ライン14との接続を行うことができるから、製造工程も
簡単である利点がある。

【図面の簡単な説明】

第１図は本発明の原理説明図、第２図は本発明の実施例
の説明図、第３図は第２図のＡ−Ａ′線に沿った断面
図、第４図は第２図のＢ−Ｂ′線に沿った断面図、第５
図は第２図のＣ−Ｃ′線に沿った断面図、第６図は従来
例のパネルの等価回路、第７図は先に提案されたパネル
の等価回路、第８図は先に提案された他のパネルの等価
回路、第９図は第８図のパネルの分解斜視図である。 1,11はスキャンバスライン、２はスイッチング素子、3,
13は表示電極、4,14は共通バスライン、12はTFT、16は
アモルファスシリコン層、17は絶縁層、Ｇはゲート電
極、Ｓはソース電極、Ｄはドレイン電極である。

Claims (1)

【特許請求の範囲】
1. 【請求項１】対向配置する一方のガラス基板上に、スキ
   ャンバスライン（１）と、スイッチング素子（２）と、
   表示素子の表示電極（３）と、前記スキャンバスライン
   （１）と平行の共通バスライン（４）とを形成し、 前記スイッチング素子（２）の制御電極を前記スキャン
   バスライン（１）に接続し、該スイッチング素子（２）
   の被制御電極の中の一方を前記表示電極（３）に、他方
   を隣接ラインのスキャンバスライン（１）に近接して形
   成された前記共通バスライン（４）に接続し、 前記スキャンバスライン（１）と前記共通バスライン
   （４）とをライン対応に表示素子単位に少なくとも１個
   所以上の個所で接続し、 他方のガラス基板上に、前記表示電極（３）と対向する
   データバスライン（５）を形成し、 前記一方と他方とのガラス基板間に表示媒体を挟持した ことを特徴とするアクティブマトリクス型表示装置。