JPH0795562B2 - ビルディングブロック方式による集積回路の設計方法 - Google Patents
ビルディングブロック方式による集積回路の設計方法Info
- Publication number
- JPH0795562B2 JPH0795562B2 JP62242914A JP24291487A JPH0795562B2 JP H0795562 B2 JPH0795562 B2 JP H0795562B2 JP 62242914 A JP62242914 A JP 62242914A JP 24291487 A JP24291487 A JP 24291487A JP H0795562 B2 JPH0795562 B2 JP H0795562B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- block
- functional
- integrated circuit
- functional blocks
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/90—Masterslice integrated circuits
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Description
【発明の詳細な説明】 [産業上の利用分野] 本発明は集積回路の配線領域が削減されたビルディング
ブロック方式による集積回路の設計方法に関する。
ブロック方式による集積回路の設計方法に関する。
[従来の技術] コンピュータを使用して半導体集積回路(以下、LSIと
いう)を設計する場合の一つの方法として、ビルディン
グブロック方式が採用されている。第4図はこのビルデ
ィングブロック方式により設計された機能ブロックDの
レイアウトを示す模式図である。論理回路ブロック3に
は論理回路パターンが形成されていて、論理回路ブロッ
ク列10はこの論理回路ブロック3を一列に連続的に配置
して構成されている。この論理回路ブロック列10は相互
に所定の間隔をおいて、並列的に配置されており、各論
理回路ブロック3は論理回路ブロック間配線11により適
宜接続されている。このブロック間配線11はポリシリコ
ン配線4(実線)、第1の金属配線5(破線)及び第2
の金属配線6(1点鎖線)による多層構造で配線されて
いる。各機能ブロック内の論理回路ブロック3の配置及
びその相互間の配線はコンピュータによる演算によって
決定されている。
いう)を設計する場合の一つの方法として、ビルディン
グブロック方式が採用されている。第4図はこのビルデ
ィングブロック方式により設計された機能ブロックDの
レイアウトを示す模式図である。論理回路ブロック3に
は論理回路パターンが形成されていて、論理回路ブロッ
ク列10はこの論理回路ブロック3を一列に連続的に配置
して構成されている。この論理回路ブロック列10は相互
に所定の間隔をおいて、並列的に配置されており、各論
理回路ブロック3は論理回路ブロック間配線11により適
宜接続されている。このブロック間配線11はポリシリコ
ン配線4(実線)、第1の金属配線5(破線)及び第2
の金属配線6(1点鎖線)による多層構造で配線されて
いる。各機能ブロック内の論理回路ブロック3の配置及
びその相互間の配線はコンピュータによる演算によって
決定されている。
ビルディングブロック方式を採用した従来のLSI設計方
法においては、先ず、上述したビルディングブロック方
式により論理回路ブロック3を適正に配置すると共に配
線する。次いで、第5図に示すように、このようにして
構成された機能ブロックD,E,F等を配置し、機能ブロッ
ク間配線12により、この機能ブロック間を配線する。こ
の機能ブロック間配線12は機能ブロック外の領域をその
配線領域として設けられている。このようにして、LSI
が設計される。
法においては、先ず、上述したビルディングブロック方
式により論理回路ブロック3を適正に配置すると共に配
線する。次いで、第5図に示すように、このようにして
構成された機能ブロックD,E,F等を配置し、機能ブロッ
ク間配線12により、この機能ブロック間を配線する。こ
の機能ブロック間配線12は機能ブロック外の領域をその
配線領域として設けられている。このようにして、LSI
が設計される。
[発明が解決しようとする問題点] しかしながら、上述した従来のビルディングブロック方
式による集積回路の設計方法においては、論理回路ブロ
ック間配線11のみを機能ブロックD内に配線し、機能ブ
ロック間配線12は機能ブロック外の領域を配線領域とし
て配線する。このため、機能ブロック間の配線のために
多大の配線領域を必要とすると共に機能ブロック間の配
線が長くなり、動作速度を遅くするという問題点があ
る。
式による集積回路の設計方法においては、論理回路ブロ
ック間配線11のみを機能ブロックD内に配線し、機能ブ
ロック間配線12は機能ブロック外の領域を配線領域とし
て配線する。このため、機能ブロック間の配線のために
多大の配線領域を必要とすると共に機能ブロック間の配
線が長くなり、動作速度を遅くするという問題点があ
る。
本発明はかかる問題点に鑑みてなされたものであって、
ビルディングブロック方式の集積回路の配線領域を削減
し、集積回路の動作速度の高速化が可能のビルディング
ブロック方式による集積回路の設計方法を提供すること
を目的とする。
ビルディングブロック方式の集積回路の配線領域を削減
し、集積回路の動作速度の高速化が可能のビルディング
ブロック方式による集積回路の設計方法を提供すること
を目的とする。
[問題点を解決するための手段] 本発明に係るビルディングブロック方式による集積回路
の設計方法は、集積回路を構成する複数個の機能ブロッ
クの形状、配置及びその相互間の配線に対応するフロア
プランを決定する工程と、前記各機能ブロック内の論理
回路の配置及びその論理回路相互間の配線をその機能ブ
ロック内で使用されていない信号配線を含めてビルディ
ングブロック方式により設計する工程と、この機能ブロ
ックを前記フロアプランに基いて配置すると共に機能ブ
ロック内の使用されていない信号配線を利用して前記機
能ブロックの相互間を結線する工程と、を有することを
特徴とする。
の設計方法は、集積回路を構成する複数個の機能ブロッ
クの形状、配置及びその相互間の配線に対応するフロア
プランを決定する工程と、前記各機能ブロック内の論理
回路の配置及びその論理回路相互間の配線をその機能ブ
ロック内で使用されていない信号配線を含めてビルディ
ングブロック方式により設計する工程と、この機能ブロ
ックを前記フロアプランに基いて配置すると共に機能ブ
ロック内の使用されていない信号配線を利用して前記機
能ブロックの相互間を結線する工程と、を有することを
特徴とする。
[作用] 本発明においては、先ず、機能ブロックの形状、配置及
びその相互間の配線に対するフロアプランを決定する。
次に、機能ブロック内の論理回路をビルディングブロッ
ク方式により配置し配線するが、その際に、その機能ブ
ロック内で使用されていない信号配線(通過配線)も含
めて設計する。そして、前記フロアプランに基づいて各
機能ブロックを配置すると共に、機能ブロック内の使用
されていない信号配線を利用して機能ブロック間の配線
を行う。これにより、論理回路の配置及びその相互間の
配線だけでなく、機能ブロック間の配線も可及的に機能
ブロック内に含めて設計することができ、機能ブロック
外の機能ブロック間配線領域が最小となる。
びその相互間の配線に対するフロアプランを決定する。
次に、機能ブロック内の論理回路をビルディングブロッ
ク方式により配置し配線するが、その際に、その機能ブ
ロック内で使用されていない信号配線(通過配線)も含
めて設計する。そして、前記フロアプランに基づいて各
機能ブロックを配置すると共に、機能ブロック内の使用
されていない信号配線を利用して機能ブロック間の配線
を行う。これにより、論理回路の配置及びその相互間の
配線だけでなく、機能ブロック間の配線も可及的に機能
ブロック内に含めて設計することができ、機能ブロック
外の機能ブロック間配線領域が最小となる。
[実施例] 以下、添付の図面を参照して本発明の実施例について説
明する。第1図乃至第3図は本発明の実施例に係るビル
ディングブロック方式による集積回路の設計方法を工程
順に示す模式図である。先ず、第1図に示すように、ビ
ルディングブロック方式の集積回路における機能ブロッ
ク1,A,B,Cの形状及び配置並びに機能ブロック間の配線
経路2,a,b,cに対するフロアプランを決定する。機能ブ
ロック1,A,B,Cは、例えば、集積回路を最小面積により
構成することができる形状及び配置に決定される。更
に、機能ブロック1,A,B,Cの相互間を接続する機能ブロ
ック間配線2,a,b,c,dも配線本数及び配線領域が考慮さ
れて決定される。なお、機能ブロック間配線a,bは機能
ブロックA内を通過する通過配線である。
明する。第1図乃至第3図は本発明の実施例に係るビル
ディングブロック方式による集積回路の設計方法を工程
順に示す模式図である。先ず、第1図に示すように、ビ
ルディングブロック方式の集積回路における機能ブロッ
ク1,A,B,Cの形状及び配置並びに機能ブロック間の配線
経路2,a,b,cに対するフロアプランを決定する。機能ブ
ロック1,A,B,Cは、例えば、集積回路を最小面積により
構成することができる形状及び配置に決定される。更
に、機能ブロック1,A,B,Cの相互間を接続する機能ブロ
ック間配線2,a,b,c,dも配線本数及び配線領域が考慮さ
れて決定される。なお、機能ブロック間配線a,bは機能
ブロックA内を通過する通過配線である。
次に、第2図に示すように、各機能ブロック内の論理ブ
ロックの配置及び配線をビルディングブロック方式によ
りコンピュータ演算して設計する。第2図はこの設計に
よって構成された機能ブロックAのレイアウトを具体的
に示す模式図である。この設計方式に従い論理回路ブロ
ック3が配置されて論理回路ブロック列8が構成されて
いる。論理回路ブロック3の相互間はビルディングブロ
ック方式により形成された論理回路ブロック間配線9に
より接続されている。本実施例においては、このビルデ
ィングブロック方式方式により論理回路ブロック間配線
9を形成する際に、機能ブロックAを通過して機能ブロ
ックB,C間を接続する通過配線a,bも同一処理で配線す
る。なお、機能ブロックA内を通過する機能ブロック間
配線a,bは機能ブロックAの論理動作に直接関係する配
線ではない。また、図中、波線は論理回路ブロック3の
境界とブロック間配線a,bが重なる区間であり、両者を
区別するためにこの部分を波線にて示す。更に、コンピ
ュータにより設計される論理回路ブロック間配線9及び
機能ブロック間配線2(a,b,c,d)は、第1の金属配線
5、第2の金属配線6及びポリシリコン配線4による多
層構造で配線されている。
ロックの配置及び配線をビルディングブロック方式によ
りコンピュータ演算して設計する。第2図はこの設計に
よって構成された機能ブロックAのレイアウトを具体的
に示す模式図である。この設計方式に従い論理回路ブロ
ック3が配置されて論理回路ブロック列8が構成されて
いる。論理回路ブロック3の相互間はビルディングブロ
ック方式により形成された論理回路ブロック間配線9に
より接続されている。本実施例においては、このビルデ
ィングブロック方式方式により論理回路ブロック間配線
9を形成する際に、機能ブロックAを通過して機能ブロ
ックB,C間を接続する通過配線a,bも同一処理で配線す
る。なお、機能ブロックA内を通過する機能ブロック間
配線a,bは機能ブロックAの論理動作に直接関係する配
線ではない。また、図中、波線は論理回路ブロック3の
境界とブロック間配線a,bが重なる区間であり、両者を
区別するためにこの部分を波線にて示す。更に、コンピ
ュータにより設計される論理回路ブロック間配線9及び
機能ブロック間配線2(a,b,c,d)は、第1の金属配線
5、第2の金属配線6及びポリシリコン配線4による多
層構造で配線されている。
次に、第3図に示すように、このようにして形成された
各機能ブロックA,B,Cを第1図に示すフロアプランに基
いて配置し、例えば、機能ブロックBと機能ブロックC
とを機能ブロックA内に形成してある通過配線a,bを利
用して結線する。他の機能ブロック間の配線も、第1図
に示すフロアプランにより決定された配線経路に基いて
この機能ブロック間配線が通過する機能ブロック内に設
けられた通過配線(回路機能上使用されていない配線)
を利用して結線する。
各機能ブロックA,B,Cを第1図に示すフロアプランに基
いて配置し、例えば、機能ブロックBと機能ブロックC
とを機能ブロックA内に形成してある通過配線a,bを利
用して結線する。他の機能ブロック間の配線も、第1図
に示すフロアプランにより決定された配線経路に基いて
この機能ブロック間配線が通過する機能ブロック内に設
けられた通過配線(回路機能上使用されていない配線)
を利用して結線する。
このようにして形成される集積回路は、機能ブロック間
配線に必要な機能ブロック外の領域は可及的に小さい。
なお、第3図において、機能ブロックAの通過配線a,b
は、実際には折れ曲って形成される場合があるが、図示
は簡略化のために直線で表してある。
配線に必要な機能ブロック外の領域は可及的に小さい。
なお、第3図において、機能ブロックAの通過配線a,b
は、実際には折れ曲って形成される場合があるが、図示
は簡略化のために直線で表してある。
[発明の効果] 以上説明したように、本発明によれば、ビルディングブ
ロック方式による機能ブロック間の論理回路ブロックを
配置・配線して、各機能ブロックを設計する際に、その
機能ブロックでは使用しない通過配線も含めて設計する
から、この通過配線を利用して機能ブロック間を結線す
ることにより、機能ブロック間の配線も機能ブロック内
に含めて形成することができ、機能ブロック外の機能ブ
ロック間配線領域を著しく削減することができる。この
ため、本発明は機能ブロック間の配線を短くすることが
できるので、集積回路の動作速度を高速にすることがで
きると共に、集積回路の小型化に寄与する。
ロック方式による機能ブロック間の論理回路ブロックを
配置・配線して、各機能ブロックを設計する際に、その
機能ブロックでは使用しない通過配線も含めて設計する
から、この通過配線を利用して機能ブロック間を結線す
ることにより、機能ブロック間の配線も機能ブロック内
に含めて形成することができ、機能ブロック外の機能ブ
ロック間配線領域を著しく削減することができる。この
ため、本発明は機能ブロック間の配線を短くすることが
できるので、集積回路の動作速度を高速にすることがで
きると共に、集積回路の小型化に寄与する。
第1図乃至第3図は本発明の実施例に係るビルディング
ブロック方式による集積回路の設計方法を工程順に示す
模式図、第4図は従来の機能ブロックのレイアウトを示
す模式図、第5図は従来のビルディングブロック方式に
よる集積回路を示す模式図である。 1,A〜F;機能ブロック、2,12,a〜d;機能ブロック間配
線、3;論理回路ブロック、4;ポリシリコン配線、5;第1
の金属配線、6;第2の金属配線、8,10;論理回路ブロッ
ク列、9,11;論理回路ブロック間配線
ブロック方式による集積回路の設計方法を工程順に示す
模式図、第4図は従来の機能ブロックのレイアウトを示
す模式図、第5図は従来のビルディングブロック方式に
よる集積回路を示す模式図である。 1,A〜F;機能ブロック、2,12,a〜d;機能ブロック間配
線、3;論理回路ブロック、4;ポリシリコン配線、5;第1
の金属配線、6;第2の金属配線、8,10;論理回路ブロッ
ク列、9,11;論理回路ブロック間配線
Claims (1)
- 【請求項1】集積回路を構成する複数個の機能ブロック
の形状、配置及びその相互間の配線に対応するフロアプ
ランを決定する工程と、前記各機能ブロック内の論理回
路の配置及びその論理回路相互間の配線をその機能ブロ
ック内で使用されていない信号配線を含めてビルディン
グブロック方式により設計する工程と、この機能ブロッ
クを前記フロアプランに基いて配置すると共に機能ブロ
ック内の使用されていない信号配線を利用して前記機能
ブロックの相互間を結線する工程と、を有することを特
徴とするビルディングブロック方式による集積回路の設
計方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62242914A JPH0795562B2 (ja) | 1987-09-28 | 1987-09-28 | ビルディングブロック方式による集積回路の設計方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62242914A JPH0795562B2 (ja) | 1987-09-28 | 1987-09-28 | ビルディングブロック方式による集積回路の設計方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6484638A JPS6484638A (en) | 1989-03-29 |
| JPH0795562B2 true JPH0795562B2 (ja) | 1995-10-11 |
Family
ID=17096090
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62242914A Expired - Lifetime JPH0795562B2 (ja) | 1987-09-28 | 1987-09-28 | ビルディングブロック方式による集積回路の設計方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0795562B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03151652A (ja) * | 1989-11-08 | 1991-06-27 | Mitsubishi Electric Corp | 半導体集積回路装置 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07118506B2 (ja) * | 1986-02-14 | 1995-12-18 | 松下電器産業株式会社 | 半導体集積回路の配線形成方法 |
-
1987
- 1987-09-28 JP JP62242914A patent/JPH0795562B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6484638A (en) | 1989-03-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR900003832B1 (ko) | 반도체 집적회로장치의 배선방법 | |
| US7523436B2 (en) | Semi-custom-made semiconductor integrated circuit device, method for customization and method for redesign | |
| JPH0795562B2 (ja) | ビルディングブロック方式による集積回路の設計方法 | |
| JPH0722598A (ja) | 半導体集積回路 | |
| JPS61224341A (ja) | 半導体集積回路装置 | |
| JPS61226943A (ja) | 自動配置配線用標準セル | |
| JPS59182540A (ja) | 半導体装置における配線パタ−ンの設計方法 | |
| JPS60144956A (ja) | 半導体装置の製造方法 | |
| JPH07153844A (ja) | 半導体集積回路装置 | |
| JP3132604B2 (ja) | 半導体集積回路装置 | |
| JP2947219B2 (ja) | スタンダードセル方式の半導体集積回路の配線構造 | |
| JPS59161046A (ja) | 半導体装置における配線方法 | |
| JPH11274308A (ja) | 半導体集積回路及びそのレイアウト方法 | |
| JPH04280452A (ja) | 半導体集積回路装置の製造方法および半導体集積回路装置 | |
| JPH0786416A (ja) | 半導体集積回路装置及びそのレイアウト方法 | |
| JPH0695567B2 (ja) | 集積回路装置 | |
| JPS63152145A (ja) | 半導体集積回路装置 | |
| JPS6034039A (ja) | 半導体装置 | |
| JPH09199598A (ja) | レイアウト設計の自動配置配線方法 | |
| JPS6248042A (ja) | マスタ−スライス方式半導体集積回路 | |
| JPH08236633A (ja) | 論理セルの配置方法 | |
| JPH03196661A (ja) | 半導体集積回路装置及びその形成方法 | |
| JP2000068380A (ja) | 半導体集積回路装置 | |
| JPH023958A (ja) | 集積回路の電源配線方法 | |
| JPH03214671A (ja) | 半導体集積回路装置の配線形成方法 |