JPH0797330B2

JPH0797330B2 - 診断回路

Info

Publication number: JPH0797330B2
Application number: JP60145200A
Authority: JP
Inventors: 喜雄笹島; 幸一織原; 安雄斉藤
Original assignee: Nippon Signal Co Ltd
Current assignee: Nippon Signal Co Ltd
Priority date: 1985-07-02
Filing date: 1985-07-02
Publication date: 1995-10-18
Anticipated expiration: 2010-10-18
Also published as: JPS626337A

Description

【発明の詳細な説明】産業上の利用分野本発明は、CPU（中央処理装置）の制御で動作するシス
テムにおいて、プログラムやハードウェアの正常・異
常を診断する診断回路に関し、詳しくは、所定の動作を
行っている限りにおいては交番出力を得、異常な場合は
交番出力が断となることでフエイルセーフに構成された
診断回路に関する。

従来の技術従来におけるCPU制御のシステムにおいて、各部の動作
が正常か否かを診断監視する場合、CPUの扱うデータが
正常であるか異常であるかを診断するためには、（デー
タ）診断回路が用いられている。ちなみに、このデータ
診断回路は、中央処理装置がメモリ等からデータを読み
取り、書き込みの動作をするたびに該データを１キャラ
クタ比較するもので、該比較は順次に各ビット毎に行わ
れる。このような回路としては、例えば双方向シフトレ
ジスタを用いた振子回路を利用して高速にデータの照査
を行う回路が提案されている。

発明が解決しようとする問題点上述の様なデータ自体の診断に加え、システム全体の制
御を監視することは、システムの更なる信頼性の向上に
寄与する。本願発明はこのような観点に立ちシステムの
制御を診断可能な（システム）診断回路を提供すること
を目的とする。

問題点を解決するための手段上記目的を達成するために本願発明では診断回路を、入力端子（Ｄ）と出力端子（Ｑ）及びクロック端子（C
K）を具備した所定数のフリツプフロツプ（FF1,FF2,FF
3,FF4）と、初期値設定手段（INI）を有し、初期値設定
手段（INI）が、システム始動時に少なくとも１つのフ
リツプフロツプが他のフリツプフロツプと異なっている
所定の論理値群を各フリツプフロツプ（FF1,FF2,FF3,FF
4）に記憶させるものであり、各フリツプフロツプ（FF
1,FF2,FF3,FF4）夫々が、出力端子（Ｑ）を次段のフリ
ツプフロツプの入力端子（Ｄ）に順次入力して一巡しル
ープを形成しており、各フリツプフロツプ（FF1,FF2,FF
3,FF4）のクロック端子（CK）には、CPUの並列データ出
力端子群の異なる出力端子が個々に接続された構成と
し、プログラムの進行に沿って各部の診断その他の制御
過程の間に複数箇所設定され設置位置毎に応じて固有に
定まりCPUでのシステム各部の診断結果が正常であるこ
とに基づきCPUより出力されて各フリツプフロツプ（FF
1,FF2,FF3,FF4）の中で設定位置に対応するフリツプフ
ロツプのみを移送動作させるための制御データが前記各
クロック端子（CK）に順に入力され、正常動作時にのみ
順次繰り返して入力される一連一組の前記制御データ群
に基づき、初期値設定手段（INI）が設定した各フリツ
プフロツプ（FF1,FF2,FF3,FF4）の記憶する論理値の配
置が正常動作時にのみ順序を保って順次移送されて一定
周期で循環し、任意のフリツプフロツプ（FF1,FF2,FF3,
FF4）で正常動作時にみ得られる交番出力をシステム正
常時に対応付けた診断出力として用いる。

作用初期値設定手段（INI）が、所定フリツプフロツプに他
のフリツプフロツプと異なる論理値群を記憶させ、ルー
プ状に接続された各フリツプフロツプ（FF1,FF2,FF3,FF
4）に２種の論理値が隣接する。

続く制御プログラム中で、CPUの並列データ出力端子に
所定の出力を送出することにより、上記隣接した異なる
論理値の配置を各フリツプフロツプ（FF1,FF2,FF3,FF
4）を順次移送し循環するように制御すれば、任意のフ
リツプフロツプの出力には交番出力が得られるから、こ
の交番出力が消滅することに依り制御プログラムの不具
合を検出することができる。制御プログラムとは独立し
て本願発明装置を構成する各部の故障に対しても前記交
番出力が消滅するので、フエイルセーフな特性を持つ。

実施例以下、本願発明を実施例に基づき図面に沿って説明す
る。

第１図は、本願発明の、適宜のCPU制御システムを診断
するための診断回路の一実施例を示すブロック図であ
る。

実施例の診断回路は、１つのラッチ回路（Ｌ）と、４つ
のフリツプフロツプ（FF1,FF2,FF3,FF4）と、分周回路
（FD）とから構成されている。各フリツプフロツプ（FF
1,FF2,FF3,FF4）は、入力端子（Ｄ）と出力端子（Ｑ）
とクロック端子（CK）及びセット端子（Ｓ）とリセット
端子（Ｒ）を具備している。

各フリツプフロツプの入出力は直列に多段式に接続され
ている。即ち、例えばフリツプフロツプ（FF1）の出力
端子（Ｑ）は次段のフリツプフロツプ（FF2）の入力端
子（Ｄ）に接続されており、以下同様に各フリツプフロ
ツプの出力端子（Ｑ）を次段のフリツプフロツプの入力
端子（Ｄ）に順次入力して最終段のフリツプフロツプ
（FF4）の出力端子（Ｑ）は診断出力として分周回路（F
D）に入力されるとともに１段目のフリツプフロツプ（F
F1）の入力端子（Ｄ）に帰還するように入力され一巡し
てループを形成している。

各フリツプフロツプ（FF1,FF2,FF3,FF4）は、クロック
端子（CK）にクロック信号が入力された場合に入力端子
（Ｄ）に入力されている内容を記憶するとともに出力端
子（Ｑ）より入力する、いわゆるクロック動作をするも
ので、各フリツプフロツプ（FF1,FF2,FF3,FF4）の各ク
ロック端子（CK）には、ラッチ回路（Ｌ）を介してCPU
の並列データ出力端子群の異なる出力端子が個々に接続
されており独立して駆動することが可能である。従っ
て、CPUのデータ出力に応じて各フリツプフロツプ（FF
1,FF2,FF3,FF4）が任意の組合せで動作可能となってい
る。

各フリツプフロツプ（FF1,FF2,FF3,FF4）は、セット端
子（Ｓ）及びリセット端子（Ｒ）も有しており、これら
の端子（S,R）に入力があった場合には強制的に対応し
た出力となる。実施例回路では、両端子に初期値設定手
段（INI）が接続されている。

初期値設定手段（INI）は、システム始動時にのみ各フ
リツプフロツプに所定の論理値（後述する）を記憶させ
るものであり、図示の例ではフリツプフロツプ（FF1）
のリセット端子（Ｒ）と残るフリツプフロツプ（FF2,FF
3,FF4）のセット端子（Ｓ）は常時電源に接続（プルア
ップ）して論理値“1"（“H"）が入力されており、フリ
ツプフロツプ（FF1）のセット端子（Ｓ）と残るフリツ
プフロツプ（FF2,FF3,FF4）のリセット端子（Ｒ）には
同一の負論理信号（RST）がシステム起動時に入力し、
各フリツプフロツプ（FF1,FF2,FF3,FF4）の保持論理値
を順に、“1",“0",“0",“0"へと強制的にセットす
る。なお、初期値設定手段が入力するこの初期値は本願
発明の主旨に合わせるため少なくとも１つのフリツプフ
ロツプが他のフリツプフロツプと異なっている、換言す
ると全て同一の論理値ではないことが必要である。

（CPU）はマイクロプロセッサ等の中央処理装置であっ
て、４ビットのデータ信号（D1,D2,D3,D4）を前記ラッ
チ回路（Ｌ）に入力することができ、従って４ビットの
内容に応じて４つのクロック信号（CK）を個別に制御し
前記各フリツプフロツプ（FF1,FF2,FF3,FF4）を独立し
て駆動することが可能である。この様に、本願発明の診
断回路は、CPUからの出力に応じてループ状に直列接続
されたフリツプフロツプ回路を個別にクロック動作させ
ることが可能に構成されている。この様な構成により、
後述するように、CPUからの所定データ信号出力とあい
まって意図通りのシステム診断の目的を達成することが
できる。

以下、本願発明の診断回路を適切に利用するためのCPU
側の制御と合わせて実施例回路の作用を詳述する。

本願発明の診断回路を運用するには、ループ状に接続さ
れた各フリツプフロツプに保持された全て同一ではな
い、換言すると接続順に対して不連続な論理値を、その
順序を保ったままループ内で順に巡回させるようにCPU
側からのデータ出力をビット毎に各フリツプフロツプの
クロック信号に対応させて出力する過程を一定周期で繰
返し含むようにCPUのシステム制御を行い、各フリツプ
フロツプのうち任意のフリツプフロツプの出力を診断出
力として、この診断出力が交番出力である場合に制御が
正常に行われているものとし一定出力（交番出力無し）
となった異常時を検出することでシステムの診断を行
う。

即ち、前述実施例の診断回路を例にシステム制御の一例
について説明すると、CPU側では、システム各部の制御
や構成する各部の診断等の制御過程の間に上述した診断
回路を一定周期で所定順序で駆動する過程を含ませる。
以下の例では例えば前記各部の診断結果に対応して各部
の診断結果が正常な場合にのみ一定周期で駆動するよう
に制御することで上述した診断回路により、システムの
診断のみならず併せて各部の個別診断結果が異常な場合
にも交番出力が断となり異常出力が得られる例を説明す
る。

このような診断のために、実施例回路では、例えば前記
中央処理回路（CPU）からのデータ信号（D1〜D4）に対
応するクロック信号がラッチ回路（Ｌ）より前記各フリ
ツプフロツプ（FF1〜FF4）のクロック信号端子（CK）に
入力される。該ラッチ回路（Ｌ）より出力されるクロッ
ク信号は、前述したようなメモリやタイマ等のテストの
順序により、またテストの結果（部分診断結果）に対応
して、定められたフリツプフロツプにのみクロックパル
スが出力するようにプログラムでセットされており、テ
ストの結果が正常でありかつプログラムの動作が正常で
あれば、例えばフリツプフロツプ（FF1）にセットされ
た真理値“1"が次の段のフリツプフロツプ（FF2）に移
動し、次のテストの後にそのテスト順序及びテスト結果
に対応するCPUからのデータ信号（所定フリツプフロツ
プに対するクロック信号）に基づきフリツプフロツプ
（FF2）にセットされた真理値“1"が次の段のフリツプ
フロツプ（FF3）に移動していくようになっている。す
なわち、各種のテスト結果を反映した信号であるラッチ
回路（Ｌ）を介したCUPから出力される所定のクロック
信号に基づいてフリツプフロツプは次の段のフリツプフ
ロツプに“1"を順次シフトするよう予めプログラム化さ
れている。このように、本発明では、フリツプフロツプ
のクロック端子に、プログラムに進行に沿って各部の診
断その他の制御過程の間に複数箇所設定され設定位置毎
に応じて固有に定まりCPUでのシステム各部の診断結果
が正常であることに基づきCPUより出力されて各フリツ
プフロツプ（FF1,FF2,FF3,FF4）の中で設定位置に対応
するフリツプフロツプのみを移送動作させるための制御
データが前記各クロック端子（CK）に順に入力され、正
常動作時にのみ順次繰り返して入力される一連一組の前
記制御データ群に基づき、初期値設定手段（INI）が設
定した各フリツプフロツプ（FF1,FF2,FF3,FF4）の記憶
する論理値の配置が正常動作時にのみ順序を保って順次
移送されて一定周期で循環するようになっている。従っ
て部分診断に異常があった場合やプログラムの動作に異
常があった場合は、所定フリツプフロツプに“1"が移送
（セット）されなかったり、またはフリツプフロツプ全
体に“1"がセットされたりして交番出力が断たれること
になる。

次にこの診断回路の動作の一例を第２図及び第３図に基
づいて説明する。

第２図はフリツプフロツプ（FF1）に真理値“1"がある
場合について示している。ステップ１においては（FF
4）の不要な“1"をいわば消去するためラッチ回路
（Ｌ）に真理値“0,0,0,1"をセットし、続いてラッチ回
路（Ｌ）に真理値“0,0,0,0"をセットする操作をCPUが
データ出力を行うことにより行う。

この一連の操作により、本来なら（FF1）にあるべき
“1"が、万一（FF4）に残ってしまった場合消去され、
結局、全フリツプフロツプ内の“1"がなくなり、交番出
力は停止することになる。

次に、ステップ２でフリツプフロツプ（FF1）の正しい
“1"を次段のフリツプフロツプ（FF2）に移動させる。
すなわち、例えばメモリのテストにおいてそのテスト結
果が正常との結果であれば、（FF1）から真理値“1"が
（FF2）にシフトされる。このための操作はCPUがデータ
出力を行うことによりラッチ回路（Ｌ）に真理値“1,1,
0,0"をセットし、クロックパルスとして所定フリツプフ
ロツプ即ち（FF1）と（FF2）に与えた後、続いてラッチ
回路（Ｌ）に真理値“0,0,0,0"をセットすることにより
行われ、（FF2）に真理値“1"がセットされ、一方（FF
1）は“0"となる。即ち、（FF1）の“1"が（FF2）にシ
フトされたこととなる。

以上のステップ１と２とで１回の処理、即ち１つの診断
結果に対応するフリツプフロツプ１段分の処理が完了す
る。

このような操作を各フリツプフロツプに順序だてて行
う。すなわち、（FF2）の操作では、（FF2）にあるべき
“1"がその前段（FF1）にあった場合これを消去するた
め、第３図に示すようにラッチ回路（Ｌ）に真理値“1,
0,0,0"をセットした後、真理値“0,0,0,0"をセットし
（FF1）の不当な“1"を消去する（ステップ１）。そし
てステップ２ではラッチ回路（Ｌ）に真理値“0,1,1,0"
をセットした後、真理値“0,0,0,0"をセットし（FF2）
の“1"を（FF3）にシフトする。

以下（FF3）、（FF4）についても同様の操作を行う。

（FF1）から（FF4）までの一連の操作で、１サイクル分
の診断が終了する。即ち、例えばこの一連の周期でメモ
リ、タイマ、入力部及び出力部の計４つのテスト結果の
診断が行われる。従って上述の各テストが正常であれ
ば、（FF4）から交番出力が得られ、異常であった場合
には例えば、フリツプフロツプ（FF1,FF2,FF3,FF4）の
全体に真理値“1"がセットされたり、或いは全てが“0"
となったりして交番出力が断たれることとなり、結局各
種のテストの診断が交番出力が得られているか、停止す
るかによって判断される。

尚、以上説明した実施例では、フリツプフロツプが４個
のみ示された例を挙げているが、チェックする項目を増
加する場合には、それに対応した数のフリツプフロツプ
を循環して接続すればよい。すなわち、チェックする項
目がラム（RAM）、ロム（ROM）、タイマ、入力部のデー
タ、出力部のデータといった５個のチェックを行う場合
はチェック項目の数に対応した数のフリツプフロツプ５
個を直列に接続するようにすればよい。

発明の効果以上説明したように、本願発明の、CPUを用いた制御シ
ステムの診断回路は、入力端子（Ｄ）と出力端子（Ｑ）
及びクロック端子（CK）を具備した所定数のフリツプフ
ロツプ（FF1,FF2,FF3,FF4）夫々が、出力端子（Ｑ）を
次段のフリツプフロツプの入力端子（Ｄ）に順次入力し
て一巡しループを形成しており、各フリツプフロツプ
（FF1,FF2,FF3,FF4）のクロック端子（CK）には、既述
の所定信号が入力されるべくCPUの並列データ出力端子
群の異なる出力端子が個々に接続されており、また、初
期値設定手段（INI）が、システム始動時に少なくとも
１つのフリツプフロツプが他のフリツプフロツプと異な
っている所定の論理値群を各フリツプフロツプ（FF1,FF
2,FF3,FF4）に記憶させるように構成されているので、一例を既述した如き所定の診断プログラムを含む任意プ
ログラムを用いてCPUによるシステム制御を行うことに
より、任意のフリツプフロツプの出力を診断出力として
用いることができ、各種診断結果は勿論のこと加えてシ
ステム制御自体の運行を診断でき、しかもその出力がフ
エイルセーフでありシステムの信頼性を向上させること
ができる。

【図面の簡単な説明】

第１図は、本発明の診断回路の一実施例を示す回路図、第２図は、１段目のフリツプフロツプに真理値“1"があ
る場合に必要なクロックパルスをラッチ回路に与える真
理値で示した図、第３図は、各フリツプフロツプ毎に真理値“1"がある場
合に必要となる、ラッチ回路にセットすべきデータ内容
を一覧で示す図である。（FF1,FF2,FF3,FF4）：フリツプフロツプ、（INI）：初期値設定手段、（CPU）：マイクロプロセッサ、（CK）：クロック端子、（Ｄ）：入力端子、（Ｑ）：出力端子。

───────────────────────────────────────────────────── フロントページの続き (72)発明者斉藤安雄埼玉県浦和市上木崎１丁目13番８号日本信号株式会社与野工場内 (56)参考文献特開昭56−17444（ＪＰ，Ａ)

Claims

【特許請求の範囲】

【請求項１】CPUを用いた制御システムの診断回路であ
って、入力端子（Ｄ）と出力端子（Ｑ）及びクロック端子（C
K）を具備した所定数のフリツプフロツプ（FF1,FF2,FF
3,FF4）と、初期値設定手段（INI）を有し、初期値設定手段（INI）が、システム始動時に少なくと
も１つのフリツプフロツプが他のフリツプフロツプと異
なっている所定の論理値群を各フリツプフロツプ（FF1,
FF2,FF3,FF4）に記憶させるものであり、各フリツプフロツプ（FF1,FF2,FF3,FF4）夫々が、出力
端子（Ｑ）を次段のフリツプフロツプの入力端子（Ｄ）
に順次入力して一巡しループを形成しており、各フリツプフロツプ（FF1,FF2,FF3,FF4）のクロック端
子（CK）には、CPUの並列データ出力端子群の異なる出
力端子が個々に接続されており、プログラムの進行に沿って各部の診断その他の制御過程
の間に複数箇所設定され設定位置毎に応じて固有に定ま
りCPUでのシステム各部の診断結果が正常であることに
基づきCPUより出力されて各フリツプフロツプ（FF1,FF
2,FF3,FF4）の中で設定位置に対応するフリツプフロツ
プのみを移送動作させるための制御データが前記各クロ
ック端子（CK）に順に入力され、正常動作時にのみ順次
繰り返して入力される一連一組の前記制御データ群に基
づき、初期値設定手段（INI）が設定した各フリツプフ
ロツプ（FF1,FF2,FF3,FF4）の記憶する論理値の配置が
正常動作時にのみ順序を保って順次移送されて一定周期
で循環し、任意のフリツプフロツプ（FF1,FF2,FF3,FF4）で正常動
作時にのみ得られる交番出力をシステム正常時に対応付
けた診断出力として用いるCPU制御システムの診断回
路。