JPH0797592B2 - 電界効果型トランジスタ - Google Patents
電界効果型トランジスタInfo
- Publication number
- JPH0797592B2 JPH0797592B2 JP60145480A JP14548085A JPH0797592B2 JP H0797592 B2 JPH0797592 B2 JP H0797592B2 JP 60145480 A JP60145480 A JP 60145480A JP 14548085 A JP14548085 A JP 14548085A JP H0797592 B2 JPH0797592 B2 JP H0797592B2
- Authority
- JP
- Japan
- Prior art keywords
- gate
- effect transistor
- field effect
- mesa direction
- channel region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Junction Field-Effect Transistors (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、化合物半導体を用いた電界効果型トランジス
タに関する。
タに関する。
本発明は、化合物半導体基板の（100）面の主面に形成
された電界効果型トランジスタにおいて、ゲートのチャ
ンネル領域を化合物半導体基板の順メサ方向及び逆メサ
方向のいずれにも平行でなく、且つ方向の異なる複数が
互いに連続した山形状に形成し、このチャンネル領域を
挟んでチャンネル領域と対向する側の形状がチャンネル
領域に沿った形状とされたソース及びドレインを形成し
た構成とすることによって、Ｖthの温度特性を改善し且
つショートチャンネル効果を生じにくくし、またゲート
幅を大きくして大電流を流すことができるようにしたも
のである。
された電界効果型トランジスタにおいて、ゲートのチャ
ンネル領域を化合物半導体基板の順メサ方向及び逆メサ
方向のいずれにも平行でなく、且つ方向の異なる複数が
互いに連続した山形状に形成し、このチャンネル領域を
挟んでチャンネル領域と対向する側の形状がチャンネル
領域に沿った形状とされたソース及びドレインを形成し
た構成とすることによって、Ｖthの温度特性を改善し且
つショートチャンネル効果を生じにくくし、またゲート
幅を大きくして大電流を流すことができるようにしたも
のである。
従来の標準的なGaAs電界効果トランジスタ（FET）は、
第５図に示すように、ソース（Ｓ）及びドレイン（Ｄ）
間のゲート（Ｇ）の形成される方向、即ちゲート幅方向
がGaAs基板（１）における順メサ方向ａか、逆メサ方向
ｂかのいずれかに統一して構成されていた。その理由は
いずれかの方向においてショートチャンネル効果が高め
られるため、ゲート長のサブミクロン化が困難になるこ
とによる。
第５図に示すように、ソース（Ｓ）及びドレイン（Ｄ）
間のゲート（Ｇ）の形成される方向、即ちゲート幅方向
がGaAs基板（１）における順メサ方向ａか、逆メサ方向
ｂかのいずれかに統一して構成されていた。その理由は
いずれかの方向においてショートチャンネル効果が高め
られるため、ゲート長のサブミクロン化が困難になるこ
とによる。
ここで、順メサ方向及び逆メサ方向は次のように定義す
る。第５図に示すようにGaAs基板（１）の（100）面の
主面においてエッチングしたとき、深さ方向に向って溝
幅が狭くなるような断面のエッチング溝（２）が延長す
る方向ａを順メサ方向といい、これと直交して深さ方向
に向って溝幅が広くなるような断面のエッチング溝
（３）が延長する方向ｂを逆メサ方向という。
る。第５図に示すようにGaAs基板（１）の（100）面の
主面においてエッチングしたとき、深さ方向に向って溝
幅が狭くなるような断面のエッチング溝（２）が延長す
る方向ａを順メサ方向といい、これと直交して深さ方向
に向って溝幅が広くなるような断面のエッチング溝
（３）が延長する方向ｂを逆メサ方向という。
〔発明が解決しようとする問題点〕 GaAs接合型電界効果トランジスタにおいては、逆メサ方
向にゲート幅をもつ電界効果トランジスタではゲート長
が短かくなるにしたがって閾値電圧Ｖthが大きくオン
（０又は負）側にシフトし、且つＶthのばらつきも大き
くなってしまう。反対に順メサ方向にゲート幅をもつ電
界効果トランジスタではゲート長が短かくなるにしたが
ってＶthがオフ（正）側にシフトするため、ショートチ
ャンネル効果が生じにくい。
向にゲート幅をもつ電界効果トランジスタではゲート長
が短かくなるにしたがって閾値電圧Ｖthが大きくオン
（０又は負）側にシフトし、且つＶthのばらつきも大き
くなってしまう。反対に順メサ方向にゲート幅をもつ電
界効果トランジスタではゲート長が短かくなるにしたが
ってＶthがオフ（正）側にシフトするため、ショートチ
ャンネル効果が生じにくい。
従って、この点だけでみれば、順メサ方向にゲート幅を
もつ電界効果トランジスタが有利となる。しかし、Ｖth
の温度特性を測定すると、但し（ΔVth/ΔＴ）１を順メ
サ方向にゲート幅をもつ電界効果トランジスタの温度特
性とし、（ΔＶth／ΔＴ）２を逆メサ方向にゲート幅を
もつ電界効果トランジスタの温度特性とすると、 なる関係となっており、明らかに順メサ方向にゲート幅
をもつ電界効果トランジスタの温度特性が大きい。因み
に、 が一般的な値である。
もつ電界効果トランジスタが有利となる。しかし、Ｖth
の温度特性を測定すると、但し（ΔVth/ΔＴ）１を順メ
サ方向にゲート幅をもつ電界効果トランジスタの温度特
性とし、（ΔＶth／ΔＴ）２を逆メサ方向にゲート幅を
もつ電界効果トランジスタの温度特性とすると、 なる関係となっており、明らかに順メサ方向にゲート幅
をもつ電界効果トランジスタの温度特性が大きい。因み
に、 が一般的な値である。
第４図にＶthの温度特性の一例を示す。（Ｖ）は順メサ
方向にゲート幅をもつ電界効果トランジスタの場合、
（Ｌ）は逆メサ方向にゲート幅をもつ電界効果トランジ
スタの場合である。
方向にゲート幅をもつ電界効果トランジスタの場合、
（Ｌ）は逆メサ方向にゲート幅をもつ電界効果トランジ
スタの場合である。
本発明は、上述の点に鑑み、Ｖthの温度特性を抑圧し且
つショートチャンネル効果が生じにくい電界効果トラン
ジスタを提供するものである。
つショートチャンネル効果が生じにくい電界効果トラン
ジスタを提供するものである。
本発明は、化合物半導体基板（11）の（100）面の主面
にソース（Ｓ）、ドレイン（Ｄ）及びゲート（Ｇ）を形
成した電界効果トランジスタにおいて、ゲート（Ｇ）の
チャンネル領域を化合物半導体基板の順メサ方向及び逆
メサ方向のいずれにも平行でなく、且つ方向の異なる複
数が互いに連続した山形状に形成する。チャンネル領域
従ってゲート（Ｇ）は例えば順メサ方向（及び逆メサ方
向）に対し45゜又はそれ以外の所定角度で傾けた方向を
ゲート幅方向となるように山形状に形成し、又はこの山
形状が複数連続するジクザグ状に形成する。ソース
（Ｓ）及びドレイン（Ｄ）においては、そのゲート
（Ｇ）と対向する側の形状がゲート（Ｇ）の形状に沿っ
た形状となる様に形成する。
にソース（Ｓ）、ドレイン（Ｄ）及びゲート（Ｇ）を形
成した電界効果トランジスタにおいて、ゲート（Ｇ）の
チャンネル領域を化合物半導体基板の順メサ方向及び逆
メサ方向のいずれにも平行でなく、且つ方向の異なる複
数が互いに連続した山形状に形成する。チャンネル領域
従ってゲート（Ｇ）は例えば順メサ方向（及び逆メサ方
向）に対し45゜又はそれ以外の所定角度で傾けた方向を
ゲート幅方向となるように山形状に形成し、又はこの山
形状が複数連続するジクザグ状に形成する。ソース
（Ｓ）及びドレイン（Ｄ）においては、そのゲート
（Ｇ）と対向する側の形状がゲート（Ｇ）の形状に沿っ
た形状となる様に形成する。
ゲートのチャンネル領域が順メサ方向及び逆メサ方向の
いずれにも平行でなく、且つ方向の異なる複数を互いに
連続した山形状に形成されることにより、Ｖthの温度特
性が順メサ方向にゲート幅をもつ電界効果トランジスタ
に比して大幅に抑圧される。また、逆メサ方向にゲート
幅をもつ電界効果トランジスタに見られるショートチャ
ンネル効果も生じにくく、従ってゲート長のサブミクロ
ン化が可能となる。
いずれにも平行でなく、且つ方向の異なる複数を互いに
連続した山形状に形成されることにより、Ｖthの温度特
性が順メサ方向にゲート幅をもつ電界効果トランジスタ
に比して大幅に抑圧される。また、逆メサ方向にゲート
幅をもつ電界効果トランジスタに見られるショートチャ
ンネル効果も生じにくく、従ってゲート長のサブミクロ
ン化が可能となる。
更に、ゲートのチャンネル領域が山形状に形成されるの
で、ゲート幅が大きくなり、大電流を流すことができ
る。
で、ゲート幅が大きくなり、大電流を流すことができ
る。
以下、本発明による電界効果トランジスタの実施例を説
明する。
明する。
本発明においては、例えば第１図に示すように、半絶縁
性のGaAs基板（11）の一主面にイオン注入法にてｎ形領
域（12）を形成する。次にこのｎ形領域（12）にP+領域
（13）によるゲート（Ｇ）を形成する。このゲート
（Ｇ）は、順メサ方向ａ及び逆メサ方向ｂに対して45゜
傾いた方向に沿うように、即ち45゜の方向に沿う部分
（13a）とこれと直交する方向に沿う部分（13b）とが互
いに連続した所謂山形状に形成する。従って、このゲー
ト（Ｇ）直下のｎ形チャンネル領域もゲート（Ｇ）に沿
った形状となる。
性のGaAs基板（11）の一主面にイオン注入法にてｎ形領
域（12）を形成する。次にこのｎ形領域（12）にP+領域
（13）によるゲート（Ｇ）を形成する。このゲート
（Ｇ）は、順メサ方向ａ及び逆メサ方向ｂに対して45゜
傾いた方向に沿うように、即ち45゜の方向に沿う部分
（13a）とこれと直交する方向に沿う部分（13b）とが互
いに連続した所謂山形状に形成する。従って、このゲー
ト（Ｇ）直下のｎ形チャンネル領域もゲート（Ｇ）に沿
った形状となる。
そして、このゲート（Ｇ）を挾んで両側のｎ形領域（1
2）の面に例えば金ゲルマニウム合金等のオーミックメ
タルによるソース電極（14）及びドレイン電極（15）を
被着形成してソース（Ｓ）及びドレイン（Ｄ）を形成す
る。この場合、ソース電極（14）及びドレイン電極（1
5）のゲート（Ｇ）と対向する側には山形状のゲート
（Ｇ）に沿う形状に形成される。ここでゲート（Ｇ）が
山形状に形成されるために、その屈曲部分のバターニン
グがしにくい場合には、その部分（16）のみ第１図に示
すように角を落して太目に形成するようになしてもよ
い。
2）の面に例えば金ゲルマニウム合金等のオーミックメ
タルによるソース電極（14）及びドレイン電極（15）を
被着形成してソース（Ｓ）及びドレイン（Ｄ）を形成す
る。この場合、ソース電極（14）及びドレイン電極（1
5）のゲート（Ｇ）と対向する側には山形状のゲート
（Ｇ）に沿う形状に形成される。ここでゲート（Ｇ）が
山形状に形成されるために、その屈曲部分のバターニン
グがしにくい場合には、その部分（16）のみ第１図に示
すように角を落して太目に形成するようになしてもよ
い。
かかる構成のGaAs接合型電界効果トランジスタによれ
ば、ゲート（Ｇ）が順メサ方向ａ及び逆メサ方向ｂに対
して45゜傾むけた方向に沿って形成されているために、
Ｖthの温度特性が順メサ方向にゲート幅をもつ電界効果
トランジスタのそれに比して50〜60％減となるように抑
圧される。同時に、逆メサ方向にゲート幅をもつ電界効
果トランジスタに比べてショートチャンネル効果が生じ
にくく、ゲートのサブミクロン化が可能となる。そし
て、ゲート（Ｇ）が方向を異にした２つの部分（13a）
及び（13b）を連続した山形状に構成されるので、ゲー
ト幅が距離ｄより大きくなり、従来のゲート幅の1.41倍
となり大電流を流すことができる。さらにペレットに切
断するときのスクライブラインは結晶方位に沿って即ち
順メサ方向ａ及び逆メサ方向ｂに沿っているためにペレ
タイズも容易である。従って、より広い温度範囲で動作
可能な高速GaAsICが提供できる。
ば、ゲート（Ｇ）が順メサ方向ａ及び逆メサ方向ｂに対
して45゜傾むけた方向に沿って形成されているために、
Ｖthの温度特性が順メサ方向にゲート幅をもつ電界効果
トランジスタのそれに比して50〜60％減となるように抑
圧される。同時に、逆メサ方向にゲート幅をもつ電界効
果トランジスタに比べてショートチャンネル効果が生じ
にくく、ゲートのサブミクロン化が可能となる。そし
て、ゲート（Ｇ）が方向を異にした２つの部分（13a）
及び（13b）を連続した山形状に構成されるので、ゲー
ト幅が距離ｄより大きくなり、従来のゲート幅の1.41倍
となり大電流を流すことができる。さらにペレットに切
断するときのスクライブラインは結晶方位に沿って即ち
順メサ方向ａ及び逆メサ方向ｂに沿っているためにペレ
タイズも容易である。従って、より広い温度範囲で動作
可能な高速GaAsICが提供できる。
第２図は本発明の他の実施例である。これは第１図の山
形状のゲート（Ｇ）を複数連続させたようなジグザグ状
のゲート（Ｇ）を形成し、且つソース電極（14）及びド
レイン電極（15）のゲート（Ｇ）と対向する側をゲート
（Ｇ）のジグザグパターンに沿う形状として構成する。
形状のゲート（Ｇ）を複数連続させたようなジグザグ状
のゲート（Ｇ）を形成し、且つソース電極（14）及びド
レイン電極（15）のゲート（Ｇ）と対向する側をゲート
（Ｇ）のジグザグパターンに沿う形状として構成する。
特に、この構成では電界効果トランジスタの幅が広い場
合に適しており、第１図と同様の作用効果が得られる。
合に適しており、第１図と同様の作用効果が得られる。
尚、第１図及び第２図ではゲート（Ｇ）を順メサ方向ａ
及び逆メサ方向ｂに対して45゜傾けて対称形の山形状と
したが、第３図に示すようにゲートを、θ１及びθ２を
異にした非対称形の山形状にすることもでき、この場合
もショートチャンネル効果が生じにくく且つＶthの温度
特性を抑圧できる。
及び逆メサ方向ｂに対して45゜傾けて対称形の山形状と
したが、第３図に示すようにゲートを、θ１及びθ２を
異にした非対称形の山形状にすることもでき、この場合
もショートチャンネル効果が生じにくく且つＶthの温度
特性を抑圧できる。
上例では本発明を接合型電界効果トランジスタに適用し
たが、その他ショットキ障壁型電界効果トランジスタに
も適用できる。
たが、その他ショットキ障壁型電界効果トランジスタに
も適用できる。
本発明の化合物半導体による電界効果トランジスタによ
れば、ゲートのチャンネル領域を化合物半導体基板の順
メサ方向及び逆メサ方向のいずれにも平行でなく、且つ
方向の異なる複数が互いに連続した山形状に形成した構
成であるので、Ｖthの温度特性が順メサ方向にゲート幅
をもつ電界効果トランジスタのそれに比して大幅に改善
され、同時にショートチャンネル効果も生じにくく、ゲ
ート長のサブミクロン化が可能となる。又、トランジス
タの幅を同じにしたときにゲート幅も大きく得られる。
従って、より広い温度範囲で動作可能な高速ICが実現で
きる。
れば、ゲートのチャンネル領域を化合物半導体基板の順
メサ方向及び逆メサ方向のいずれにも平行でなく、且つ
方向の異なる複数が互いに連続した山形状に形成した構
成であるので、Ｖthの温度特性が順メサ方向にゲート幅
をもつ電界効果トランジスタのそれに比して大幅に改善
され、同時にショートチャンネル効果も生じにくく、ゲ
ート長のサブミクロン化が可能となる。又、トランジス
タの幅を同じにしたときにゲート幅も大きく得られる。
従って、より広い温度範囲で動作可能な高速ICが実現で
きる。
第１図は本発明の電界効果トランジスタの一例を示す平
面図、第２図は本発明の電界効果トランジスタの他の例
を示す平面図、第３図は本発明の電界効果トランジスタ
の他の例を示す平面図、第４図は本発明の説明に供する
Ｖthの温度特性図、第５図は本発明の説明に供する斜視
図である。 （Ｓ）はソース、（Ｄ）はドレイン、（Ｇ）はゲート、
（11）は半絶縁性GaAs基板、（12）はｎ形領域、（15）
はP+領域、ａは順メサ方向、ｂは逆メサ方向である。
面図、第２図は本発明の電界効果トランジスタの他の例
を示す平面図、第３図は本発明の電界効果トランジスタ
の他の例を示す平面図、第４図は本発明の説明に供する
Ｖthの温度特性図、第５図は本発明の説明に供する斜視
図である。 （Ｓ）はソース、（Ｄ）はドレイン、（Ｇ）はゲート、
（11）は半絶縁性GaAs基板、（12）はｎ形領域、（15）
はP+領域、ａは順メサ方向、ｂは逆メサ方向である。
Claims (1)
- 【請求項１】（ａ） 化合物半導体基板の（100）面の
主面に形成された電界効果型トランジスタにおいて、 （ｂ） ゲートのチャンネル領域が上記化合物半導体基
板の順メサ方向及び逆メサ方向のいずれにも平行でな
く、且つ方向の異なる複数を互いに連続した山形状に形
成され、 （ｃ） 上記チャンネル領域を挟んで該チャンネル領域
と対向する側の形状がチャンネル領域に沿った形状とさ
れたソース及びドレインが形成されて成る電界効果型ト
ランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60145480A JPH0797592B2 (ja) | 1985-07-02 | 1985-07-02 | 電界効果型トランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60145480A JPH0797592B2 (ja) | 1985-07-02 | 1985-07-02 | 電界効果型トランジスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS625670A JPS625670A (ja) | 1987-01-12 |
| JPH0797592B2 true JPH0797592B2 (ja) | 1995-10-18 |
Family
ID=15386227
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60145480A Expired - Fee Related JPH0797592B2 (ja) | 1985-07-02 | 1985-07-02 | 電界効果型トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0797592B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5210596A (en) * | 1989-06-30 | 1993-05-11 | Texas Instruments Incorporated | Thermally optimized interdigitated transistor |
| US5057882A (en) * | 1989-06-30 | 1991-10-15 | Texas Instruments Incorporated | Thermally optimized interdigitated transistor |
| JP2001028425A (ja) * | 1999-07-15 | 2001-01-30 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5242630B2 (ja) * | 1973-04-06 | 1977-10-25 | ||
| JPS53120282A (en) * | 1977-03-29 | 1978-10-20 | Nec Corp | Electrode formation method for schottky barrier gate field effect transisto r |
| FR2543626B1 (fr) * | 1983-03-29 | 1985-08-09 | Caillau Ets | Collier de serrage, en particulier pour tuyaux d'echappement de moteurs pour vehicules automobiles |
-
1985
- 1985-07-02 JP JP60145480A patent/JPH0797592B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS625670A (ja) | 1987-01-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4729966A (en) | Process for manufacturing a Schottky FET device using metal sidewalls as gates | |
| US5397907A (en) | Field effect transistor and fabricating method thereof | |
| JPH0797592B2 (ja) | 電界効果型トランジスタ | |
| JP2545956B2 (ja) | 電界効果トランジスタ | |
| US4665416A (en) | Semiconductor device having a protection breakdown diode on a semi-insulative substrate | |
| EP0071648A1 (en) | Semiconductor device | |
| JPH0964341A (ja) | 高電子移動度トランジスタ | |
| JPS61199666A (ja) | 電界効果トランジスタ | |
| JPS626352B2 (ja) | ||
| JP3156891B2 (ja) | 電界効果トランジスタ | |
| JP2689960B2 (ja) | 半導体装置 | |
| JP2546994B2 (ja) | 高速電界効果半導体装置 | |
| JPS6178174A (ja) | 接合ゲ−ト型電界効果トランジスタ | |
| JPH0196966A (ja) | 電界効果トランジスタ | |
| JPH05335563A (ja) | Ｍｏｓ型半導体装置 | |
| JPS5856471A (ja) | 化合物半導体装置 | |
| JPS6367342B2 (ja) | ||
| JPS6226864A (ja) | 電界効果トランジスタ | |
| JP2659065B2 (ja) | 半導体装置 | |
| JP2523168Y2 (ja) | 化合物半導体装置 | |
| JPH05275703A (ja) | 半導体装置およびその製造方法 | |
| JPH03250741A (ja) | 半導体装置の製造方法 | |
| JPH01302771A (ja) | 電界効果トランジスタ | |
| JPH05326946A (ja) | 横型ｍｏｓ電界効果トランジスタ | |
| JPH01183858A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |