JPS5856471A - 化合物半導体装置 - Google Patents
化合物半導体装置Info
- Publication number
- JPS5856471A JPS5856471A JP56155283A JP15528381A JPS5856471A JP S5856471 A JPS5856471 A JP S5856471A JP 56155283 A JP56155283 A JP 56155283A JP 15528381 A JP15528381 A JP 15528381A JP S5856471 A JPS5856471 A JP S5856471A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- type
- layer
- field effect
- effect transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/80—FETs having rectifying junction gate electrodes
Landscapes
- Bipolar Transistors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、複数のゲート電極とそれらのゲート電極のそ
れぞれを挾んでソース電極とドレイン電極とが交互に設
けられている、いわ、ゆる、櫛型構造を有し、砒化ガリ
エウム（ＧｔＡｓ）基板に形成された電界効果トランジ
スタの′ｄｉ極・配線の改良に関する。
れぞれを挾んでソース電極とドレイン電極とが交互に設
けられている、いわ、ゆる、櫛型構造を有し、砒化ガリ
エウム（ＧｔＡｓ）基板に形成された電界効果トランジ
スタの′ｄｉ極・配線の改良に関する。
化合物半導体特に砒化ガリエウム（ＧａＡｓ）を使用し
た半導体装置は、その電子移動度が大きいこと、微細パ
ターンの形成が可能であること等種々な理由により、高
周波特性がすぐ力、ており、高出力化が容易であるため
、マイクロ波用電力トランジスタとして多く使用されて
おシ、又、その集積度を更に向上するための努力がなさ
れている。
た半導体装置は、その電子移動度が大きいこと、微細パ
ターンの形成が可能であること等種々な理由により、高
周波特性がすぐ力、ており、高出力化が容易であるため
、マイクロ波用電力トランジスタとして多く使用されて
おシ、又、その集積度を更に向上するための努力がなさ
れている。
従来技術における砒化ガリエウム（ＧａＡａ）ペースの
電界効果トランジスタにおいては、クローム（Ｏｒ）等
のＰ−プされた牛絶縁性砒化ガリエウム（ＧａＡｓ）基
板上にｎ型砒化ガリエウム（ＧａＡｓ）層をエピタキシ
ャル成長させ、この層をチャンネルとして利用すること
とし、この層上にゲート電極、ソース電極、ドレイン電
極を配設し、かくして形成された素子を囲む領域からは
ｎ型エピタキシャル層をメサエッチする手法が多く使用
されているが、メサエッチされた段差を有するものは集
積化に不適切−’Ｑ６す、又、エピタキシャル成長を使
用するよりイオン注入法を使用することが工程的にも有
利であるため、イオン注入法を活用したプレーナ型の砒
化ガリュウム（Ｇａ Ａｓ ）ペースの電界効果トラン
ジスタの開発が望まれている。
電界効果トランジスタにおいては、クローム（Ｏｒ）等
のＰ−プされた牛絶縁性砒化ガリエウム（ＧａＡｓ）基
板上にｎ型砒化ガリエウム（ＧａＡｓ）層をエピタキシ
ャル成長させ、この層をチャンネルとして利用すること
とし、この層上にゲート電極、ソース電極、ドレイン電
極を配設し、かくして形成された素子を囲む領域からは
ｎ型エピタキシャル層をメサエッチする手法が多く使用
されているが、メサエッチされた段差を有するものは集
積化に不適切−’Ｑ６す、又、エピタキシャル成長を使
用するよりイオン注入法を使用することが工程的にも有
利であるため、イオン注入法を活用したプレーナ型の砒
化ガリュウム（Ｇａ Ａｓ ）ペースの電界効果トラン
ジスタの開発が望まれている。
一方、その高出力化のためには、ゲート電極を複数とし
、各々のゲート電極を挾ん１ソース電極とドレイン電極
とを交互に配置した、いわゆる櫛型構造が有利−ｔ’あ
る。かかる構造にあっては、ゲート電極幅を極力小さく
する必要がある。一方、各配線特にソース・ドレイン用
配線はある程度の電流容量を必要とするから各配線特に
ソース・ドレイン用配線の幅はある程度大きくしなけれ
ばならない。したがつて、各配線間隔を極めて狭くする
必要のある場合が存在する。
、各々のゲート電極を挾ん１ソース電極とドレイン電極
とを交互に配置した、いわゆる櫛型構造が有利−ｔ’あ
る。かかる構造にあっては、ゲート電極幅を極力小さく
する必要がある。一方、各配線特にソース・ドレイン用
配線はある程度の電流容量を必要とするから各配線特に
ソース・ドレイン用配線の幅はある程度大きくしなけれ
ばならない。したがつて、各配線間隔を極めて狭くする
必要のある場合が存在する。
クローム（Ｏｒ）等をＰ−プした半絶縁性の砒化ガリュ
ウム（ＧａＡｓ）には本来ｐ型の不純物もｎ型の不純物
もかなりな量残留していることが一般１あるから、電界
条件、温度条件等によってはこれらの導電性不純物が絶
縁破壊の原因となりうる筈〒あり、配線間絶縁耐力の信
頼性に疑問のあることが砒化ガリエウム（ＧａＡｓ）を
使用する牛導体装電の本来的欠点の一つｔ％あるが、特
に上記の櫛形構造においては、この欠点が顕在化し、致
命的欠点となり、この欠点の解消された櫛型構造を有す
る砒化ガリエウム（ＧａＡａ）ペースの電界効果ト、ラ
ンジスタの開発が望まれていた。
ウム（ＧａＡｓ）には本来ｐ型の不純物もｎ型の不純物
もかなりな量残留していることが一般１あるから、電界
条件、温度条件等によってはこれらの導電性不純物が絶
縁破壊の原因となりうる筈〒あり、配線間絶縁耐力の信
頼性に疑問のあることが砒化ガリエウム（ＧａＡｓ）を
使用する牛導体装電の本来的欠点の一つｔ％あるが、特
に上記の櫛形構造においては、この欠点が顕在化し、致
命的欠点となり、この欠点の解消された櫛型構造を有す
る砒化ガリエウム（ＧａＡａ）ペースの電界効果ト、ラ
ンジスタの開発が望まれていた。
、本発明の目的は、半絶縁性の砒化ガリュウム（ＧａＡ
ａ）基板表層に埋設されたｎ型領域（以下活性層という
。）を使用して形成するプレーナ型１あり、かつ、櫛型
構造の電界効果トランジスタにおいて、その各配線と基
板との絶縁耐圧の改善さねた電界効果トランジスタを提
供することにある０その要旨は、上記の電界効果トラン
ジスタにおいて、ゲート電極、ソース電極、ドレイン電
極に接続される配線の少なくとも一つは上記の砒化ガリ
ュウム（ＧａＡａ）基板の表層に埋設されたｎ型領域（
以下配線用ｎ型層という０）上に配設することとし、こ
の配線の幅は配線用ｎ型層の幅より狭いことにある。次
に、配線用ｎ型層のｎ型不純物＃度は、砒化ガリュウム
（ＧａＡｓ）基板に残留しているｎ型不純物濃度の１０
倍程度以上あることが効果を顕著に向上させる要件〒あ
り、基板に残留するｎ型不純物濃Ｖは通常１０１４／α
３程度ｆあるから、配線用ｐ型層のｎ型不純物濃度は１
０ ” ’ ／ｌ：ｎｒ”以上あることが望ましい。第
２に、配線用ｎ型層の効果が確実に発揮されるにはその
ｎ型層の厚さが一定の値以上であることが必要マあるが
、この許容最小厚さは基板に形成しｆＣｎ型層の不純物
濃度が増加するにしたがって小さくなる傾向が認められ
、一方、基板に形成すべきｎ型層の含有不純物の濃度が
１０１ｓ／ａｎ、”程度の場合その許容最小厚さは１０
００Ｘｒある。又、基板に形成するｎ型層の不純物濃度
が１０１７／ｃｙ−”程度と高い場合は許容最小厚さも
小さくなり、１００ ｇ程度となる。第３に、配線用ｎ
型層の幅とこれ七対応する配線の幅との差は大きいこと
が安全″１１％あるが、その必要最小限の値はその配線
に印加される電圧に応じて大きくなり、通常使用される
ＩＯＶ程度フはパターニングの限界である１ＪＩＩｎ（
片＠０．５μｍ）？十分！あるが、１００ｖ＃＆に対し
て１ｊ２ａｕｎ（片側１μｍ）程度が必要である。
ａ）基板表層に埋設されたｎ型領域（以下活性層という
。）を使用して形成するプレーナ型１あり、かつ、櫛型
構造の電界効果トランジスタにおいて、その各配線と基
板との絶縁耐圧の改善さねた電界効果トランジスタを提
供することにある０その要旨は、上記の電界効果トラン
ジスタにおいて、ゲート電極、ソース電極、ドレイン電
極に接続される配線の少なくとも一つは上記の砒化ガリ
ュウム（ＧａＡａ）基板の表層に埋設されたｎ型領域（
以下配線用ｎ型層という０）上に配設することとし、こ
の配線の幅は配線用ｎ型層の幅より狭いことにある。次
に、配線用ｎ型層のｎ型不純物＃度は、砒化ガリュウム
（ＧａＡｓ）基板に残留しているｎ型不純物濃度の１０
倍程度以上あることが効果を顕著に向上させる要件〒あ
り、基板に残留するｎ型不純物濃Ｖは通常１０１４／α
３程度ｆあるから、配線用ｐ型層のｎ型不純物濃度は１
０ ” ’ ／ｌ：ｎｒ”以上あることが望ましい。第
２に、配線用ｎ型層の効果が確実に発揮されるにはその
ｎ型層の厚さが一定の値以上であることが必要マあるが
、この許容最小厚さは基板に形成しｆＣｎ型層の不純物
濃度が増加するにしたがって小さくなる傾向が認められ
、一方、基板に形成すべきｎ型層の含有不純物の濃度が
１０１ｓ／ａｎ、”程度の場合その許容最小厚さは１０
００Ｘｒある。又、基板に形成するｎ型層の不純物濃度
が１０１７／ｃｙ−”程度と高い場合は許容最小厚さも
小さくなり、１００ ｇ程度となる。第３に、配線用ｎ
型層の幅とこれ七対応する配線の幅との差は大きいこと
が安全″１１％あるが、その必要最小限の値はその配線
に印加される電圧に応じて大きくなり、通常使用される
ＩＯＶ程度フはパターニングの限界である１ＪＩＩｎ（
片＠０．５μｍ）？十分！あるが、１００ｖ＃＆に対し
て１ｊ２ａｕｎ（片側１μｍ）程度が必要である。
以下、本発明の着想から発明への具体化に至る過程につ
いて説明する。まず、本発明の発明者は、牛絶縁性砒化
ガリエウム（ＧａＡｓ）基板の一部領域にシリコン（ｓ
ｌ）をイオン注入して活性層を形成し、この活性層を利
用してプレーナ型電界効果トランジスタを形成した。こ
こで、ソース電極、ｒレインｉｉｌ！極に接続される配
線は半絶縁性砒化ガリュウム（ＧａＡａ）基板上に配設
した。この試作品に対し、ゲート電圧を調整してチャン
ネルの抵抗を大きくしておき、ソース電極・Ｐレイン電
債間の電圧を増大しても活性層の温度が過度に上昇しな
り条件の下においてソース電極・ｒレイン’ｌ ’ＩＮ
間の電圧を次第に上昇させて絶縁破壊に至る試験を実
施した。この破壊試験で観察されたことは絶縁破壊の発
住した箇ＰＪｒは活性層上ではなく半絶縁性基板上にお
いてであることであった。
いて説明する。まず、本発明の発明者は、牛絶縁性砒化
ガリエウム（ＧａＡｓ）基板の一部領域にシリコン（ｓ
ｌ）をイオン注入して活性層を形成し、この活性層を利
用してプレーナ型電界効果トランジスタを形成した。こ
こで、ソース電極、ｒレインｉｉｌ！極に接続される配
線は半絶縁性砒化ガリュウム（ＧａＡａ）基板上に配設
した。この試作品に対し、ゲート電圧を調整してチャン
ネルの抵抗を大きくしておき、ソース電極・Ｐレイン電
債間の電圧を増大しても活性層の温度が過度に上昇しな
り条件の下においてソース電極・ｒレイン’ｌ ’ＩＮ
間の電圧を次第に上昇させて絶縁破壊に至る試験を実
施した。この破壊試験で観察されたことは絶縁破壊の発
住した箇ＰＪｒは活性層上ではなく半絶縁性基板上にお
いてであることであった。
そこフ、この現象を再確認する試験を下記のとおり実施
した。すなわち、まず、第１図に示すように、牛絶縁性
砒化ガリエウム（ＧａＡａ）基板ｌ上に間隔ｘ１を離し
て１対の金属層２を形成し、この間隔Ｘ１を０．５μｍ
乃至加μｍの量変化させ、これら金属層２間を絶縁破壊
させて、間隔Ｘ１と絶縁破壊電圧Ｖｍとの関係を測定し
て、第２図に示す結果を得た。図は間隔長ｘ１の対数と
絶縁破壊電圧ＶＢの対数とを示す。次に、第３図に示す
ように、牛絶縁性砒化ガリュウム（ＧａＪｋｓ）基板１
の表層の一部領域に選択的にｎ型不純物が、イオン注入
された領域３を間隔Ｘ、を喘して形成し、その上に一対
の金属層２をオーミック接触させて形成し、この間隔ｘ
２を０．５μｍ乃至（資）μｍの量変化させ、金属層２
間を絶縁破壊させて、間隔長ｘ２と絶縁破壊電圧Ｖｎと
の関係を測定して第４図に示す結果を得た。図は間隔長
ｘ２の対数とＰ！縁破壊電圧ＶＢの対数とを示す。
した。すなわち、まず、第１図に示すように、牛絶縁性
砒化ガリエウム（ＧａＡａ）基板ｌ上に間隔ｘ１を離し
て１対の金属層２を形成し、この間隔Ｘ１を０．５μｍ
乃至加μｍの量変化させ、これら金属層２間を絶縁破壊
させて、間隔Ｘ１と絶縁破壊電圧Ｖｍとの関係を測定し
て、第２図に示す結果を得た。図は間隔長ｘ１の対数と
絶縁破壊電圧ＶＢの対数とを示す。次に、第３図に示す
ように、牛絶縁性砒化ガリュウム（ＧａＪｋｓ）基板１
の表層の一部領域に選択的にｎ型不純物が、イオン注入
された領域３を間隔Ｘ、を喘して形成し、その上に一対
の金属層２をオーミック接触させて形成し、この間隔ｘ
２を０．５μｍ乃至（資）μｍの量変化させ、金属層２
間を絶縁破壊させて、間隔長ｘ２と絶縁破壊電圧Ｖｎと
の関係を測定して第４図に示す結果を得た。図は間隔長
ｘ２の対数とＰ！縁破壊電圧ＶＢの対数とを示す。
第２図、第４図を比較すれば明らかなように、生絶縁性
砒化ガリュウム（ＧａＡｓ）基板は意外に絶縁耐力に乏
しいことが発見され、従来かたく信じられていたクロー
ム（Ｏｒ）ドープ等のなされた半絶縁性の砒化ガリエウ
ム（Ｇａ Ａθ）等の化合物半導体の絶縁耐力に対する
信頼性は誤であったことが確認された。
砒化ガリュウム（ＧａＡｓ）基板は意外に絶縁耐力に乏
しいことが発見され、従来かたく信じられていたクロー
ム（Ｏｒ）ドープ等のなされた半絶縁性の砒化ガリエウ
ム（Ｇａ Ａθ）等の化合物半導体の絶縁耐力に対する
信頼性は誤であったことが確認された。
上記の実験結果にもとづき、半絶縁性の砒化ガリュウム
（ＧａＡｓ）を基板として櫛型構造の電界効果トランジ
スタを製造する場合、各電極と接続される配線、特に、
隣接する配線間の距離が接近しているものや、基板上に
配設される第１層配線（誘電体を介して配設される第二
、第三層は除く。）等は、直接基板上に配設するのでは
なく、半絶縁性の砒化ガリュウム（ＧａＡｓ）基板の表
層にｎ型領域（配線用ｎ型層）を形成し、その上に配線
を配設すれば、上記の目的を実現しうるものと結論した
。
（ＧａＡｓ）を基板として櫛型構造の電界効果トランジ
スタを製造する場合、各電極と接続される配線、特に、
隣接する配線間の距離が接近しているものや、基板上に
配設される第１層配線（誘電体を介して配設される第二
、第三層は除く。）等は、直接基板上に配設するのでは
なく、半絶縁性の砒化ガリュウム（ＧａＡｓ）基板の表
層にｎ型領域（配線用ｎ型層）を形成し、その上に配線
を配設すれば、上記の目的を実現しうるものと結論した
。
この結論にもとづき、この効果の確認をなす実験を繰り
返し、下記の事実を確認した。まず、配線用ｎ型層のｎ
型不純物濃度と１？縁耐方向上効果との相関関係につい
ては、配線用ｎ型層の不純物＃度が基板に残留している
ｎ型不純物濃度の１０倍の不純物濃度の点で効果が顕著
に向上し、それ以下の１１１１度差では効果が必ずしも
顕著でないことが明らかになった。基板の残留ｎ型不純
物＃度はＩＱ ＋ ４ ／ｃｒｎｌｌ程度が一般である
から、配線用ｎ型層の不純物濃度は１０１５ ／α３程
度以上が望ましい。第２に、配線用ｎ型層の厚さと絶縁
耐力向上効果との相関関係については、この厚さが大き
い根絶縁耐力の向上に有効〒はあるが、配線用ｎ型層の
不純物濃度と大きな相関関係が認められ、配線用ｎ型層
の不純物濃度が大きいときは配線用ｎ型層の厚さも薄く
てさしつかえない事実が明らかになった。
返し、下記の事実を確認した。まず、配線用ｎ型層のｎ
型不純物濃度と１？縁耐方向上効果との相関関係につい
ては、配線用ｎ型層の不純物＃度が基板に残留している
ｎ型不純物濃度の１０倍の不純物濃度の点で効果が顕著
に向上し、それ以下の１１１１度差では効果が必ずしも
顕著でないことが明らかになった。基板の残留ｎ型不純
物＃度はＩＱ ＋ ４ ／ｃｒｎｌｌ程度が一般である
から、配線用ｎ型層の不純物濃度は１０１５ ／α３程
度以上が望ましい。第２に、配線用ｎ型層の厚さと絶縁
耐力向上効果との相関関係については、この厚さが大き
い根絶縁耐力の向上に有効〒はあるが、配線用ｎ型層の
不純物濃度と大きな相関関係が認められ、配線用ｎ型層
の不純物濃度が大きいときは配線用ｎ型層の厚さも薄く
てさしつかえない事実が明らかになった。
その有効最小厚さは基板の残−留ｎ型不純物濃度が１０
１７／ｃＩＩＬ３以上〒ある場合ｔｏｏ Ｘ程度フあり
、基板の残留ｎ型不純物濃度が１０１″／ｃＩＬ３程度
マある場合１．００ＯＡ’ｔ％ある。第３に、配線用ｎ
型層−の幅とこれに対応する配線の幅との差と絶縁耐力
の向上効果との相関関係については、配線に印加される
電圧との相関関係が認められ、１０ｖ程度あれば、幅に
差があることが確認１きる程度（片側０．５μｍ程度）
あわば十分本発明の効果は認められた截１００Ｖ程度！
ある場合は幅の差は２μｍ （片側１μｍ）程度必条で
ある事実が認められた。
１７／ｃＩＩＬ３以上〒ある場合ｔｏｏ Ｘ程度フあり
、基板の残留ｎ型不純物濃度が１０１″／ｃＩＬ３程度
マある場合１．００ＯＡ’ｔ％ある。第３に、配線用ｎ
型層−の幅とこれに対応する配線の幅との差と絶縁耐力
の向上効果との相関関係については、配線に印加される
電圧との相関関係が認められ、１０ｖ程度あれば、幅に
差があることが確認１きる程度（片側０．５μｍ程度）
あわば十分本発明の効果は認められた截１００Ｖ程度！
ある場合は幅の差は２μｍ （片側１μｍ）程度必条で
ある事実が認められた。
以上の構成を有する櫛型構造の電界効果トランジスタす
なわち、本発明の一実施例に係る砒化ガリニウム（Ｇａ
Ａｓ）ペースの電界効果トランジスタの断面図と平面図
とを、それぞれ、第５図と第６図とに示す。図において
、ｌは半絶縁性砒化ガリエウム（０５ＬＡ！＋）基板〒
アリ、４はシリコン（Ｓｌ）等ｎ型の不純物をイオン注
入の上熱処理を施して形成した活性層である。５はシリ
コン（Ｓｌ）等ｎ型の不純物を更にイオン注入の上熱処
理を施して形成したソース・ドレイン領域である。この
ソース・ドレイン領域は、平面図に示すように、そのま
ま延長して本発明の要旨である配線用ｎ型層５１となる
。６．７は、それぞれ、ソース・ドレイン電極−ｒ！ア
リ、金・ゲルマニニウム（ムｕ−Ｇｏ）等を蒸着の上ノ
ターニングし、熱処理を施してオーミックコンタクトと
なしである０このソース・ドレイン電極は、平面図に示
すように、そのまま配線用ｎ型層５１上にも延長してソ
ース・ドレイン配線６１・７１となる。８はショットキ
ノ々リヤゲート電極フありアルミニニウム（ＡＩ）等を
蒸着の上ノターニングして形成される。このゲート電極
も、平面図に示すように、延長してゲート配線８１とな
る。
なわち、本発明の一実施例に係る砒化ガリニウム（Ｇａ
Ａｓ）ペースの電界効果トランジスタの断面図と平面図
とを、それぞれ、第５図と第６図とに示す。図において
、ｌは半絶縁性砒化ガリエウム（０５ＬＡ！＋）基板〒
アリ、４はシリコン（Ｓｌ）等ｎ型の不純物をイオン注
入の上熱処理を施して形成した活性層である。５はシリ
コン（Ｓｌ）等ｎ型の不純物を更にイオン注入の上熱処
理を施して形成したソース・ドレイン領域である。この
ソース・ドレイン領域は、平面図に示すように、そのま
ま延長して本発明の要旨である配線用ｎ型層５１となる
。６．７は、それぞれ、ソース・ドレイン電極−ｒ！ア
リ、金・ゲルマニニウム（ムｕ−Ｇｏ）等を蒸着の上ノ
ターニングし、熱処理を施してオーミックコンタクトと
なしである０このソース・ドレイン電極は、平面図に示
すように、そのまま配線用ｎ型層５１上にも延長してソ
ース・ドレイン配線６１・７１となる。８はショットキ
ノ々リヤゲート電極フありアルミニニウム（ＡＩ）等を
蒸着の上ノターニングして形成される。このゲート電極
も、平面図に示すように、延長してゲート配線８１とな
る。
以上説明せるとおり、本発明によれば、半絶縁性の砒化
ガリュウム（ＧａＡｅ）基板表層に即設されたｎ型領域
すなわち活性層を使用して形成するゾレーナ型であり、
かつ、櫛型構造の電界効果トランジスタにおいて、その
配線と基板との間の絶縁−耐力の改善された電界効果ト
ランジスタを提供することが１きる。
ガリュウム（ＧａＡｅ）基板表層に即設されたｎ型領域
すなわち活性層を使用して形成するゾレーナ型であり、
かつ、櫛型構造の電界効果トランジスタにおいて、その
配線と基板との間の絶縁−耐力の改善された電界効果ト
ランジスタを提供することが１きる。
第１図及び第３図は本発明の着想を確Ｖするためになし
た実験に使用した基板の断面図であり、第２図及び第４
図は上記実験の結果を示すグラフッある。第５．６図は
、それぞれ、本発明の一実施例に係る電界効果トランジ
スタの断面図と平面図とｆある。 １・・・基板、２・・・金属層、３・・・ｎ型不純物が
イオン注入された領域、”１・・・１対の金属層２の間
隔、ｘ２・・・２箇のＮ型領域の縁間の間隔、４・・・
活性層、５・・・ソース・ドレイン領域、５１・・・ソ
ース・ ドレイン配線用ｎ型層、６・・・ソース電体、
６１・・・ソース配線、７・・・ドレイン電極、フト・
・ドレイン配線、８・・・ダート電極、８１・・・ゲー
ト配線０ 第２図 ＬＪ）ｇ Ｘｌ ｆ’Ｔｒｒ
た実験に使用した基板の断面図であり、第２図及び第４
図は上記実験の結果を示すグラフッある。第５．６図は
、それぞれ、本発明の一実施例に係る電界効果トランジ
スタの断面図と平面図とｆある。 １・・・基板、２・・・金属層、３・・・ｎ型不純物が
イオン注入された領域、”１・・・１対の金属層２の間
隔、ｘ２・・・２箇のＮ型領域の縁間の間隔、４・・・
活性層、５・・・ソース・ドレイン領域、５１・・・ソ
ース・ ドレイン配線用ｎ型層、６・・・ソース電体、
６１・・・ソース配線、７・・・ドレイン電極、フト・
・ドレイン配線、８・・・ダート電極、８１・・・ゲー
ト配線０ 第２図 ＬＪ）ｇ Ｘｌ ｆ’Ｔｒｒ
Claims (1)
- 【特許請求の範囲】 （１）半絶縁性の砒化ザＩＪ ＪＬウム基板表層に埋設
されたｎ型領域（活性層）上に複数のゲート電極が設け
られており、該複数のゲート電極のそれぞれを挾んでソ
ース電極とドレイン電極とが交互に設けられてなる電界
効果トランジスタにおいて、ダート電極、ソース電極、
ドレイン電極に接続される配線の少なくとも一つは前記
半絶縁性の砒化ガリュウム基板の表層に埋設されたｎ型
領＃（配線用ｎ型層）上に設けられており、該少なくと
も一つめ配線の幅は核配線用ｎ型層の幅より狭いことを
特徴とする電界効果トランジスタ。 （２）前記配線用ｎ型層のｎ型不純物濃度は前記生絶縁
性砒化ガリエウム基板に残留しているｎ型不純物の濃度
の１０倍以上であることを特徴とする特許請求の範囲第
１項記載の電界効果トランジスタ０（３）前記配線用ｎ
型層の許容最小厚さは前記半絶縁性砒化ガリエウム基板
に形成さｔた配線用ｎ型不純物の濃度が増加するにした
がって小さくなり、ｎ型不純物の濃度が１０” １０Ｒ
３程度フある場合の許容最小厚さは１ｏｏｏ Ｘであり
、ｎ型不純物の濃度が１０１７／ｃｒｎ３以上〒ある場
合の許容最小厚さは１００Ｘ〒あることを特徴とする特
許請求の範囲第１項又は第２項記載の電界効果トランジ
スタ。 （４）前記配線用ｎ型層の幅と対応する配線の幅との差
は対応する配線に印加される最大電圧の増大にしたがっ
て大きくなり、該最大電圧の値がＩＯＶの場合１μｍ程
度〒、、メリ、前記最大電圧の値が１００Ｖの場合２μ
ｍ程変であることを特徴とする特許請求の範囲第１項、
第２項又は第３項記載の電界効果トランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56155283A JPS5856471A (ja) | 1981-09-30 | 1981-09-30 | 化合物半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56155283A JPS5856471A (ja) | 1981-09-30 | 1981-09-30 | 化合物半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5856471A true JPS5856471A (ja) | 1983-04-04 |
| JPS632155B2 JPS632155B2 (ja) | 1988-01-18 |
Family
ID=15602508
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56155283A Granted JPS5856471A (ja) | 1981-09-30 | 1981-09-30 | 化合物半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5856471A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0812020A2 (en) | 1996-06-04 | 1997-12-10 | Fujitsu Limited | Field effect transisor with reduced delay variation |
| US6200838B1 (en) | 1998-11-13 | 2001-03-13 | Fujitsu Quantum Devices Limited | Compound semiconductor device and method of manufacturing the same |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03261859A (ja) * | 1990-03-13 | 1991-11-21 | Nkk Corp | タイヤ型超音波探触子 |
| JPH0650944A (ja) * | 1992-07-31 | 1994-02-25 | Nkk Corp | 重ね継手溶接部の検査装置 |
-
1981
- 1981-09-30 JP JP56155283A patent/JPS5856471A/ja active Granted
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0812020A2 (en) | 1996-06-04 | 1997-12-10 | Fujitsu Limited | Field effect transisor with reduced delay variation |
| EP0812020A3 (en) * | 1996-06-04 | 1998-03-18 | Fujitsu Limited | Field effect transisor with reduced delay variation |
| US5942773A (en) * | 1996-06-04 | 1999-08-24 | Fujitsu Limited | Field effect transistor with reduced delay variation |
| US6200838B1 (en) | 1998-11-13 | 2001-03-13 | Fujitsu Quantum Devices Limited | Compound semiconductor device and method of manufacturing the same |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS632155B2 (ja) | 1988-01-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107996003B (zh) | 绝缘栅开关器件及其制造方法 | |
| US20230307529A1 (en) | Support shield structures for trenched semiconductor devices | |
| US4662058A (en) | Self-aligned gate process for ICS based on modulation doped (Al,Ga) As/GaAs FETs | |
| KR920003799B1 (ko) | 반도체 장치 | |
| JPS5856471A (ja) | 化合物半導体装置 | |
| JPH0548117A (ja) | 静電誘導半導体装置 | |
| JP2688678B2 (ja) | 電界効果トランジスタおよびその製造方法 | |
| JPS60180173A (ja) | スレシヨルド電圧の調整が可能な電界効果トランジスタ及びこの種のトランジスタを有する集積回路 | |
| JPS59222966A (ja) | 半導体装置 | |
| JPH0493038A (ja) | 電界効果トランジスタ | |
| JPS594083A (ja) | 半導体装置の製造方法 | |
| JPS6034073A (ja) | ショットキ−ゲ−ト型電界効果トランジスタの製造方法 | |
| JPS59210672A (ja) | 半導体装置 | |
| JP2728427B2 (ja) | 電界効果型トランジスタとその製法 | |
| JPH0644605B2 (ja) | 高耐圧ｍｏｓ電界効界半導体装置の製造方法 | |
| JPS6332273B2 (ja) | ||
| JP3338914B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP2025168774A (ja) | 半導体装置とその製造方法 | |
| KR930009811B1 (ko) | 금속-반도체 전계효과 트랜지스터 및 그 제조방법 | |
| JP3167046B2 (ja) | 静電誘導形半導体装置 | |
| JPS58145166A (ja) | 半導体装置 | |
| GB2258344A (en) | Lt-gaas semiconductor device | |
| JPS6143443A (ja) | 半導体装置の製造方法 | |
| JPS61222271A (ja) | 電界効果トランジスタ及びその製造方法 | |
| JPS61152078A (ja) | シヨツトキゲ−ト型ｆｅｔ |