JPH0797601B2 - 絶縁層の形成方法 - Google Patents
絶縁層の形成方法Info
- Publication number
- JPH0797601B2 JPH0797601B2 JP14427387A JP14427387A JPH0797601B2 JP H0797601 B2 JPH0797601 B2 JP H0797601B2 JP 14427387 A JP14427387 A JP 14427387A JP 14427387 A JP14427387 A JP 14427387A JP H0797601 B2 JPH0797601 B2 JP H0797601B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating layer
- interlayer insulating
- psg
- voids
- wirings
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Description
【発明の詳細な説明】 〔概要〕 微小な間隔で配置された複数の配線が形成された半導体
装置チップ表面に層間絶縁層を形成する場合，前記層間
絶縁層の表面を平坦化するための熱処理（リフロー処
理）を高圧のヘリウム雰囲気中で行うことによって，配
線間の微小間隙における絶縁層に閉じ込められた気泡に
よるボイドの発生を防止する。
装置チップ表面に層間絶縁層を形成する場合，前記層間
絶縁層の表面を平坦化するための熱処理（リフロー処
理）を高圧のヘリウム雰囲気中で行うことによって，配
線間の微小間隙における絶縁層に閉じ込められた気泡に
よるボイドの発生を防止する。
本発明は半導体装置における層間絶縁層に係り，とくに
層間絶縁層の表面を平坦化するための熱処理方法に関す
る。
層間絶縁層の表面を平坦化するための熱処理方法に関す
る。
多くの半導体装置においては多層配線が用いられてい
る。この多層配線構造における層間絶縁層として，珪燐
酸ガラス（PSG）あるいはPSGより低い温度で溶融する棚
珪燐酸ガラス（BPSG）の膜が主として用いられている。
る。この多層配線構造における層間絶縁層として，珪燐
酸ガラス（PSG）あるいはPSGより低い温度で溶融する棚
珪燐酸ガラス（BPSG）の膜が主として用いられている。
これらPSGおよびBPSGの膜は，通常，化学気相成長法（C
VD）により,400℃程度の比較的低温で，半導体装置基板
の上に形成される。CVDにより形成されたままのPSG膜等
の表面は，下地の配線等による凹凸を反映して平坦でな
く，この上に上層の配線層を形成すると，段差部分での
断線もしくは導通不良等の不都合が生じやすい。このた
めに，これらのPSG等の膜を形成したのち、半導体装置
基板を,PSG等の膜が流動性を示すような温度で熱処理
し，これらPSG等の層間絶縁層の表面を平坦化すること
が行われている。この熱処理は，従来，窒素ガス中で行
われていた。
VD）により,400℃程度の比較的低温で，半導体装置基板
の上に形成される。CVDにより形成されたままのPSG膜等
の表面は，下地の配線等による凹凸を反映して平坦でな
く，この上に上層の配線層を形成すると，段差部分での
断線もしくは導通不良等の不都合が生じやすい。このた
めに，これらのPSG等の膜を形成したのち、半導体装置
基板を,PSG等の膜が流動性を示すような温度で熱処理
し，これらPSG等の層間絶縁層の表面を平坦化すること
が行われている。この熱処理は，従来，窒素ガス中で行
われていた。
しかしながら，半導体装置の微細化にともなって，層間
絶縁層にボイドが生じやすくなってきた。第２図に，上
記のようなボイド20が発生している層間絶縁層21とその
下の半導体基板22および配線23の断面を示す。配線23は
ポリシリコンのような耐熱性の材料から形成されてい
る。図示のように，配線23の幅および高さは１μｍ程度
であり，配線23の間の間隙は0.8〜１μｍである。この
ように，ボイド20は配線23の間の間隙を満たしているPS
G等から成る絶縁層に発生し，配線間の距離が微小にな
るほど発生しやすく，配線間距離がある程度大きくなる
と発生しない。
絶縁層にボイドが生じやすくなってきた。第２図に，上
記のようなボイド20が発生している層間絶縁層21とその
下の半導体基板22および配線23の断面を示す。配線23は
ポリシリコンのような耐熱性の材料から形成されてい
る。図示のように，配線23の幅および高さは１μｍ程度
であり，配線23の間の間隙は0.8〜１μｍである。この
ように，ボイド20は配線23の間の間隙を満たしているPS
G等から成る絶縁層に発生し，配線間の距離が微小にな
るほど発生しやすく，配線間距離がある程度大きくなる
と発生しない。
上記のように，距離が小さくなると配線間にボイドが発
生しやすくなる理由は，次のように考えられる。すなわ
ち,CVDにより半導体基板上に形成された直後の層間絶縁
層は第３図の模式図に示すような断面図形状を有してい
る。図示のように，成膜したままの状態のPSGあるいはB
PSGの膜24は，配線23の頭部近傍では横方向に厚く，こ
れに比して配線23の間では比較的薄く，その結果，配線
23の間の深い所に広い空間が存在する。このようなPSG
等の膜24を熱処理して溶融すると，隣接する配線23の頭
部に生成しているPSG等の膜24同志が先に融着し，その
下方に存在する前記広い空間内の気体（従来は窒素）を
閉じ込めてしまう。このようにして平坦化熱処理時の雰
囲気ガスが層間絶縁層内にボイドとして残ってしまうの
である。
生しやすくなる理由は，次のように考えられる。すなわ
ち,CVDにより半導体基板上に形成された直後の層間絶縁
層は第３図の模式図に示すような断面図形状を有してい
る。図示のように，成膜したままの状態のPSGあるいはB
PSGの膜24は，配線23の頭部近傍では横方向に厚く，こ
れに比して配線23の間では比較的薄く，その結果，配線
23の間の深い所に広い空間が存在する。このようなPSG
等の膜24を熱処理して溶融すると，隣接する配線23の頭
部に生成しているPSG等の膜24同志が先に融着し，その
下方に存在する前記広い空間内の気体（従来は窒素）を
閉じ込めてしまう。このようにして平坦化熱処理時の雰
囲気ガスが層間絶縁層内にボイドとして残ってしまうの
である。
上記のボイドは，層間絶縁層にコンタクト穴を形成する
ためのエッチング工程等において，その上方のPSG等の
膜が除去され，外気と通じた状態となることがある。す
なわち，層間絶縁層内に閉じ込められた空間ではなく，
層間絶縁層に生じた穴となる。このような穴は、その上
に上層配線が形成された場合に段差となり，断線や導通
不良の原因となり，また，前記エッチングにおいて用い
られた処理剤等が残留し，層間絶縁層の上に形成された
配線を腐食して断線を生じる等の不都合があった。
ためのエッチング工程等において，その上方のPSG等の
膜が除去され，外気と通じた状態となることがある。す
なわち，層間絶縁層内に閉じ込められた空間ではなく，
層間絶縁層に生じた穴となる。このような穴は、その上
に上層配線が形成された場合に段差となり，断線や導通
不良の原因となり，また，前記エッチングにおいて用い
られた処理剤等が残留し，層間絶縁層の上に形成された
配線を腐食して断線を生じる等の不都合があった。
上記従来の層間絶縁層形成における問題点は，微小な間
隔で配列された複数の配線を有する半導体装置チップの
表面に生成され珪燐酸系または棚珪燐酸系ガラス層を高
圧のヘリウム雰囲気中で加熱してリフローさせることに
より，該配線間間隙における該珪燐酸系または棚珪燐酸
系ガラス層から成る絶縁層にボイドの発生を防止するこ
とを特徴とする本発明に係る絶縁層の形成方法によって
解決される。
隔で配列された複数の配線を有する半導体装置チップの
表面に生成され珪燐酸系または棚珪燐酸系ガラス層を高
圧のヘリウム雰囲気中で加熱してリフローさせることに
より，該配線間間隙における該珪燐酸系または棚珪燐酸
系ガラス層から成る絶縁層にボイドの発生を防止するこ
とを特徴とする本発明に係る絶縁層の形成方法によって
解決される。
PSGあるいはBPSGから成る層間絶縁層の平坦化熱処理を
高圧のヘリウム雰囲気中で行うことにより，平坦化され
た層間絶縁層にはボイドが生じない。
高圧のヘリウム雰囲気中で行うことにより，平坦化され
た層間絶縁層にはボイドが生じない。
以下に本発明の実施例を図面を参照して説明する。
第１図は本発明において用いた熱処理装置の構成を示す
模式図である。例えばステンレススチールから成る高圧
容器１には，ガス導入管２およびガス排出管３が，それ
ぞれ，締切バルブ４および圧力調節バルブ５を介して接
続されている。高圧容器１の中程には，ホルダー７に収
容された半導体基板６が設置されている。半導体基板６
の表面には,PSG等から成る平坦化熱処理を受ける膜（図
示省略）が形成されている。ホルダー７の周囲には、半
導体基板６を900〜1000℃程度に加熱するためのヒータ
８が設けられている。
模式図である。例えばステンレススチールから成る高圧
容器１には，ガス導入管２およびガス排出管３が，それ
ぞれ，締切バルブ４および圧力調節バルブ５を介して接
続されている。高圧容器１の中程には，ホルダー７に収
容された半導体基板６が設置されている。半導体基板６
の表面には,PSG等から成る平坦化熱処理を受ける膜（図
示省略）が形成されている。ホルダー７の周囲には、半
導体基板６を900〜1000℃程度に加熱するためのヒータ
８が設けられている。
ガス導入管２にはヘリウムボンベ（図示省略）が接続さ
れており，締切バルブ４を通じて高圧容器１の内部にヘ
リウムガスが導入される。高圧容器１の内部が十分ヘリ
ウムガスで置換されたのち，締切バルブ４を閉じる。ヒ
ータ８に電流を流して半導体基板６を加熱する。高圧容
器１の内部は圧力調節バルブ５によって所定の圧力に調
節される。この場合，締切バルブ４を完全に閉じずに小
量のヘリウムを流しておいてもよい。
れており，締切バルブ４を通じて高圧容器１の内部にヘ
リウムガスが導入される。高圧容器１の内部が十分ヘリ
ウムガスで置換されたのち，締切バルブ４を閉じる。ヒ
ータ８に電流を流して半導体基板６を加熱する。高圧容
器１の内部は圧力調節バルブ５によって所定の圧力に調
節される。この場合，締切バルブ４を完全に閉じずに小
量のヘリウムを流しておいてもよい。
以上のようにして，層間絶縁層がPSGから成る場合には9
50℃〜1050℃で約30分間,BPSGから成る場合には約900℃
で約30分間，ヘリウム雰囲気中で加熱する。また，ヘリ
ウム雰囲気の圧力は１気圧以上であればよく，望ましく
は10気圧とする。
50℃〜1050℃で約30分間,BPSGから成る場合には約900℃
で約30分間，ヘリウム雰囲気中で加熱する。また，ヘリ
ウム雰囲気の圧力は１気圧以上であればよく，望ましく
は10気圧とする。
第４図は上記のようにしてヘリウム雰囲気中で熱処理さ
れた半導体基板６の断面を示す模式図である。シリコン
ウエハ等の半導体基板６には，第２図で説明したと同じ
寸法と構造を有する配線11が形成されており，配線11の
間および上面にPSGあるいはBPSGから成る層間絶縁層12
が形成されている。平坦化のためにヘリウム雰囲気中で
熱処理された層間絶縁層12には，従来隣接した配線間に
発生していたボイドが存在していない。
れた半導体基板６の断面を示す模式図である。シリコン
ウエハ等の半導体基板６には，第２図で説明したと同じ
寸法と構造を有する配線11が形成されており，配線11の
間および上面にPSGあるいはBPSGから成る層間絶縁層12
が形成されている。平坦化のためにヘリウム雰囲気中で
熱処理された層間絶縁層12には，従来隣接した配線間に
発生していたボイドが存在していない。
上記において，ヘリウムガスの代わりに従来と同様に窒
素ガスを，ただし圧力を10気圧と高くして導入して熱処
理を行ったが，この場合には，ボイドの発生を防止する
ことはできなかった。
素ガスを，ただし圧力を10気圧と高くして導入して熱処
理を行ったが，この場合には，ボイドの発生を防止する
ことはできなかった。
なお，本発明は半導体装置における層間絶縁層の平坦化
熱処理に留まらず，少なくとも溶融状態においてヘリウ
ム透過性を有するその他の材料中の気泡，ボイドの除去
に適用可能である。
熱処理に留まらず，少なくとも溶融状態においてヘリウ
ム透過性を有するその他の材料中の気泡，ボイドの除去
に適用可能である。
本発明によれば，半導体装置に設けられたPSGあるいはB
PSGから成る層間絶縁層におけるボイドの発生が防止さ
れ，ボイドが原因となって生じる配線の断線あるいは導
通不良が低減され，これにより半導体装置の製造歩留り
および信頼性を向上できる効果がある。
PSGから成る層間絶縁層におけるボイドの発生が防止さ
れ，ボイドが原因となって生じる配線の断線あるいは導
通不良が低減され，これにより半導体装置の製造歩留り
および信頼性を向上できる効果がある。
第１図は本発明において用いた熱処理装置の構成を示す
模式図， 第２図は層間絶縁層に発生しているボイドを示す断面
図， 第３図はCVDにより形成された直後の層間絶縁層の断面
形状を示す模式図， 第４図は本発明に係る方法で熱処理された層間絶縁層の
断面を示す模式図 である。 図において， １は高圧容器,2はガス導入管， ３はガス排出管,4は締切バルブ， ５は圧力調節バルブ,6と22は半導体基板， ７はホルダー,8はヒータ， 11と23は配線,12と21は層間絶縁層， 20はボイド， 24はPSGあるいはBPSGの膜 である。
模式図， 第２図は層間絶縁層に発生しているボイドを示す断面
図， 第３図はCVDにより形成された直後の層間絶縁層の断面
形状を示す模式図， 第４図は本発明に係る方法で熱処理された層間絶縁層の
断面を示す模式図 である。 図において， １は高圧容器,2はガス導入管， ３はガス排出管,4は締切バルブ， ５は圧力調節バルブ,6と22は半導体基板， ７はホルダー,8はヒータ， 11と23は配線,12と21は層間絶縁層， 20はボイド， 24はPSGあるいはBPSGの膜 である。
Claims (1)
- 【請求項１】微小な間隔で配列された複数の配線を有す
る半導体装置チップの表面に生成され珪燐酸系または棚
珪燐酸系ガラス層を高圧のヘリウム雰囲気中で加熱して
リフローさせることにより，該配線間間隙における該珪
燐酸系または棚珪燐酸系ガラス層から成る絶縁層にボイ
ドの発生を防止を形成することを特徴とする絶縁層の形
成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14427387A JPH0797601B2 (ja) | 1987-06-10 | 1987-06-10 | 絶縁層の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14427387A JPH0797601B2 (ja) | 1987-06-10 | 1987-06-10 | 絶縁層の形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63308350A JPS63308350A (ja) | 1988-12-15 |
| JPH0797601B2 true JPH0797601B2 (ja) | 1995-10-18 |
Family
ID=15358256
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14427387A Expired - Lifetime JPH0797601B2 (ja) | 1987-06-10 | 1987-06-10 | 絶縁層の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0797601B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02206120A (ja) * | 1989-02-06 | 1990-08-15 | Nec Corp | アルミニウム系配線 |
| KR960010334B1 (en) * | 1990-09-25 | 1996-07-30 | Matsushita Electric Industrial Co Ltd | Fabricating method of semiconductor device |
| US5527561A (en) * | 1991-05-28 | 1996-06-18 | Electrotech Limited | Method for filing substrate recesses using elevated temperature and pressure |
-
1987
- 1987-06-10 JP JP14427387A patent/JPH0797601B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63308350A (ja) | 1988-12-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6274245B1 (en) | Foil for use in filing substrate recesses | |
| JP3105643B2 (ja) | 半導体ウェハの処理方法 | |
| JPH08264530A (ja) | 半導体装置の製造方法及び半導体装置の製造装置 | |
| JPH08181276A (ja) | 半導体装置の製造方法 | |
| JPH084109B2 (ja) | 半導体装置およびその製造方法 | |
| JPH10163317A (ja) | 半導体装置及びその製造方法 | |
| JPH098039A (ja) | 埋め込み配線の形成方法及び埋め込み配線 | |
| US6355554B1 (en) | Methods of forming filled interconnections in microelectronic devices | |
| JPH0797601B2 (ja) | 絶縁層の形成方法 | |
| US5539247A (en) | Selective metal via plug growth technology for deep sub-micrometer ULSI | |
| US6946379B2 (en) | Insulative cap for laser fusing | |
| JPH04355951A (ja) | 半導体装置及びその製造方法 | |
| JPH0586661B2 (ja) | ||
| JP3745460B2 (ja) | 半導体装置の配線形成方法 | |
| JP2820281B2 (ja) | 半導体素子のＡ▲ｌ▼多層配線構造 | |
| JPH0878528A (ja) | 半導体装置の配線形成方法 | |
| JPH0712040B2 (ja) | 半導体装置の製造方法 | |
| JPH02229430A (ja) | 半導体装置の製造方法 | |
| JP2003218116A (ja) | 半導体装置及びその製造方法 | |
| KR100558039B1 (ko) | 반도체 소자의 절연막 평탄화 방법 | |
| JPH11260916A (ja) | 半導体装置及びその製造方法 | |
| JPH09213793A (ja) | 半導体集積回路装置およびその製造方法 | |
| JPS6085514A (ja) | 半導体装置の製造方法 | |
| JPH01272138A (ja) | 配線の製法 | |
| JP2674654B2 (ja) | 半導体装置の製造方法 |