JPH079977B2 - 半導体集積回路装置 - Google Patents

半導体集積回路装置

Info

Publication number
JPH079977B2
JPH079977B2 JP62027253A JP2725387A JPH079977B2 JP H079977 B2 JPH079977 B2 JP H079977B2 JP 62027253 A JP62027253 A JP 62027253A JP 2725387 A JP2725387 A JP 2725387A JP H079977 B2 JPH079977 B2 JP H079977B2
Authority
JP
Japan
Prior art keywords
wiring
power supply
supply line
region
cell row
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP62027253A
Other languages
English (en)
Other versions
JPS63196059A (ja
Inventor
寿喜 森本
清次 渡辺
豊 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP62027253A priority Critical patent/JPH079977B2/ja
Priority to EP87116426A priority patent/EP0278065A3/en
Publication of JPS63196059A publication Critical patent/JPS63196059A/ja
Publication of JPH079977B2 publication Critical patent/JPH079977B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/90—Masterslice integrated circuits
    • H10D84/903—Masterslice integrated circuits comprising field effect technology
    • H10D84/907—CMOS gate arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H10D84/85—Complementary IGFETs, e.g. CMOS
    • H10D84/854—Complementary IGFETs, e.g. CMOS comprising arrangements for preventing bipolar actions between the different IGFET regions, e.g. arrangements for latchup prevention
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H10W20/41—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their conductive parts
    • H10W20/427—Power or ground buses

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明は半導体集積回路装置に係わり、スタンダードセ
ル方式のCMOSセミカスタムLSIの配線レイアウトに関す
るもので、特にラッチアップ現象防止化を図ったもので
ある。
（従来の技術） 従来のCAD（Computer Aided Design）のLSIレイアウト
に関するスタンダードセル方式のCMOSセミカスタムLSI
（半特別注文LSI）においては、第３図，第４図に示す
ようにチップ領域１の内部素子領域２と外部入出力バッ
ファ領域３の間の配線領域４には、自動もしくはマニュ
アルにより、第４図で点線で示される基本メッシュ５に
従って、横方向は第１層目アルミニウム配線６、縦方向
は第２層目アルミニウム配線７及びこれらの配線コンタ
クト10を用い、外部入出力バッファ領域３と内部素子領
域２を接続している。
またラッチアップ現象防止対策として、第４図のように
信号線（６と７）を配線した後で、信号線の間を縫って
電源線８を通し、これとラッチアップ防止用不純物拡散
領域９とコンタクト接続してカットウエル構造を構成し
ている。ここで電源線８の構成は、上記第１層目及び第
２層目アルミニウム配線を太くしたもので、これらが選
択的に用いられている。
（発明が解決しようとする問題点） 従来技術では、第４図のように信号線（６と７）をまず
配線して、次にラッチアップ対策用としての電源線８
を、配線領域４の未配線領域を利用して並列的に配線す
るため、マニュアルで配線すると非常に人手がかかる。
またラッチアップ対策用の不純物拡散領域９に信号配線
が密集すると、その部分には電源線８が配線できなくな
り、コンタクトとの接続が或る特定の部分（不純物拡散
領域９に第１層目アルミニウム信号配線６がない部分）
となり、ラッチアップ対策としての効果が半減するもの
である。
本発明は上記実情に鑑みてなされたもので、配線領域を
利用して、配線が密集して不純物拡散領域と電源線とが
コンタクト接続できなくなることによってラッチアップ
に弱くなるLSIを強化し、また配線を自動化する場合、
容易に行なえる半導体集積回路装置を提供しようとする
ものである。
［発明の構成］ （問題点を解決するための手段と作用） 本発明は、スタンダードセル方式のセミカスタムLSIを
構成する半導体集積回路装置において、内部素子領域と
外部入出力バッファ領域との間に縦方向、横方向とも或
る一定の間隔で複数本配線される配線領域があり、前記
横方向の配線領域で前記内部素子領域の上辺と下辺に沿
いかつこれに最も近い１本またはそれ以上の配線を予め
電源線としたことを特徴とする。即ち本発明の特徴は、
内部素子領域と外部入出力バッファ領域の間の配線領域
において、セル列と平行な配線チャネルに予め配線チャ
ネルの１本またはそれ以上を電源線の配線領域として確
保しておき、その後信号線の配線を行なう。そしてラッ
チアップ対策として確保しておいた電源線と、不純物拡
散領域の全域を付加的にコンタクト接続することによっ
て、チップの上辺と下辺の内部素子領域と、外部入出力
バッファ領域を分離することによってラッチアップ防止
の強化ができる。また決められた配線チャネルの１本ま
たはそれ以上を電源線とすることで、CADによる自動化
がしやすくなるものである。
（実施例） 以下図面を参照して本発明の一実施例を説明する。第１
図は同実施例の概略的平面図、第２図はその一部詳細図
であるが、これは第３図，第４図と対応させた場合の例
であるから同一個所には同一符号を付して説明を省略
し、特徴とする点を説明する。即ち本実施例では、第１
図のように配線領域４において、セル列11に平行な配線
チャネルの、セル列11に最も近い１本もしくはそれ以上
のチャネル（横方向メッシュ）をあらかじめ、ラッチア
ップ対策用の電源線を通すチャネルとして確保し、そこ
に第１層目アルミニウムの電源線12を通す。他の信号線
の第１層アルミニウムはその部分を通さないようにし
て、各セル列には第２層目アルミニウム（またはポリシ
リコン）配線で接続するようにして、入出力バッファ領
域３と内部素子領域２とを配線していく。
又ペース次に第２図に示すように、最上セル列と最下セ
ル列の配線領域４側にのびている不純物拡散領域９（こ
れはP+拡散又はN+拡散層であり、これはセル列の外側の
トランジスタをつくるときに同時につくれる）と、前記
配線領域４に一直線に通した電源線12をコンタクト接続
することによって、内部素子領域２と外部入出力バッフ
ァ領域３とをカットウエル構造で分離し、電源線12と接
続することによって、基板に流れる電流をおさえること
ができ、ラッチアップ現象が起こりにくくなる。また本
構造は、不純物拡散領域９の上に沿って電源線12が通る
構造なので、これら両者間のコンタクト13はどこででも
とれ、ラッチアップ防止効果が向上するものである。
［発明の効果］ 以上説明した如く本発明によれば、配線領域を有効に活
用して、内部素子領域と外部入出力バッファ領域間で起
こるラッチアップ現象をおさえることができる。また電
源線の配置位置も決まっているので、電源配線も自動化
しやすくなり、設設効率が上がる。また不純物拡散領域
上に沿って電源線が通るので、これら両者間のコンタク
トがどこででもとれ、ラッチアップ防止効果が向上する
ものである。
【図面の簡単な説明】
第１図は本発明の一実施例の概略的平面図、第２図はそ
の一部詳細図、第３図は従来装置の概略的平面図、第４
図はその一部詳細図である。 １…チップ領域、２…内部素子領域、３…外部入出力バ
ッファ領域、４…配線領域、５…基本メッシュ、６…第
１層目アルミニウム配線、７…第２層目アルミニウム配
線、９…不純物拡散領域（ラッチアップ防止用カットウ
エル）、10…コンタクト、11…セル列、12…電源線、13
…コンタクト。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 27/04 8832−4Ｍ Ｈ０１Ｌ 27/04 Ａ (56)参考文献 特開 昭60−152039（ＪＰ，Ａ) 特開 昭60−101951（ＪＰ，Ａ) 特開 昭59−135747（ＪＰ，Ａ) 特開 昭62−31152（ＪＰ，Ａ) 特開 昭60−113459（ＪＰ，Ａ)

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】スタンダードセル方式のセミカスタムLSI
    を構成する半導体集積回路装置において、平面的に見
    て、セル列が並設される内部素子領域と外部入出力バッ
    ファ領域との間に、前記セル列と直角な縦方向、前記セ
    ル列と平行な横方向とも、或る一定の配線形成予定のメ
    ッシュ間隔に沿って複数本配線される多層の配線用の領
    域があり、前記横方向への前記配線用の領域内であっ
    て、前記内部素子領域の最上辺のセル列と最下辺のセル
    列にそれぞれ隣接しかつこれら最上辺のセル列、最下辺
    のセル列にそれぞれ最も近い少なくとも１本を含めた前
    記配線形成予定の領域に電源線があり、この電源線に沿
    いかつこの電源線の主面に表面を対向させたラッチアッ
    プ現象防止用不純物拡散領域があり、この不純物拡散領
    域と前記電源線とは、これら不純物拡散領域と前記電源
    線との間のコンタクト部で接続されていることを特徴と
    する半導体集積回路装置。
JP62027253A 1987-02-10 1987-02-10 半導体集積回路装置 Expired - Fee Related JPH079977B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP62027253A JPH079977B2 (ja) 1987-02-10 1987-02-10 半導体集積回路装置
EP87116426A EP0278065A3 (en) 1987-02-10 1987-11-06 Semiconductor integrated circuit latch-up preventing apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62027253A JPH079977B2 (ja) 1987-02-10 1987-02-10 半導体集積回路装置

Publications (2)

Publication Number Publication Date
JPS63196059A JPS63196059A (ja) 1988-08-15
JPH079977B2 true JPH079977B2 (ja) 1995-02-01

Family

ID=12215915

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62027253A Expired - Fee Related JPH079977B2 (ja) 1987-02-10 1987-02-10 半導体集積回路装置

Country Status (2)

Country Link
EP (1) EP0278065A3 (ja)
JP (1) JPH079977B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0558133B1 (en) * 1992-02-27 1997-06-18 Koninklijke Philips Electronics N.V. CMOS integrated circuit
US6657241B1 (en) 1998-04-10 2003-12-02 Cypress Semiconductor Corp. ESD structure having an improved noise immunity in CMOS and BICMOS semiconductor devices

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59135747A (ja) * 1983-01-24 1984-08-04 Mitsubishi Electric Corp 大規模集積回路装置
US4568961A (en) * 1983-03-11 1986-02-04 Rca Corporation Variable geometry automated universal array
WO1985002062A1 (en) * 1983-10-31 1985-05-09 Storage Technology Partners Cmos integrated circuit configuration for eliminating latchup
JPS60101951A (ja) * 1983-11-08 1985-06-06 Sanyo Electric Co Ltd ゲ−トアレイ
JPS60152039A (ja) * 1984-01-20 1985-08-10 Toshiba Corp ＧａＡｓゲ−トアレイ集積回路
JPS6136946A (ja) * 1984-07-30 1986-02-21 Nec Corp 半導体装置
JPH065709B2 (ja) * 1985-08-02 1994-01-19 日本電気株式会社 Ｃｍｏｓ集積回路

Also Published As

Publication number Publication date
EP0278065A2 (en) 1988-08-17
EP0278065A3 (en) 1990-05-09
JPS63196059A (ja) 1988-08-15

Similar Documents

Publication Publication Date Title
JPS63137A (ja) 配線領域決定処理装置
JPH0529456A (ja) 半導体集積回路装置
JPS607147A (ja) 半導体装置
JP3466064B2 (ja) 半導体集積回路装置
JP2005093575A (ja) 半導体集積回路装置と配線レイアウト方法
JPH079977B2 (ja) 半導体集積回路装置
JP3060673B2 (ja) 半導体集積回路
USH512H (en) Automated universal array
JPS61224341A (ja) 半導体集積回路装置
JPS623584B2 (ja)
JPS61225845A (ja) 半導体装置
JPH03274764A (ja) 半導体集積回路装置
JPH04352469A (ja) 半導体記憶装置
JP2889462B2 (ja) 半導体集積回路
JP2730220B2 (ja) マスタースライス方式の半導体集積装置
JPH06112450A (ja) 半導体集積回路のブロックレイアウト方法
JPS62183140A (ja) 半導体集積回路装置
JP3512893B2 (ja) 半導体集積回路装置
JP2555774B2 (ja) 半導体集積回路
JPH0260148A (ja) 半導体集積回路装置
JPH0812881B2 (ja) 半導体集積回路
JPH0234185B2 (ja)
JPH0548048A (ja) マスタスライス型半導体集積回路装置
JPH0145227B2 (ja)
JPS6329550A (ja) 半導体集積回路装置

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees