JPS63196059A - 半導体集積回路装置 - Google Patents

半導体集積回路装置

Info

Publication number
JPS63196059A
JPS63196059A JP62027253A JP2725387A JPS63196059A JP S63196059 A JPS63196059 A JP S63196059A JP 62027253 A JP62027253 A JP 62027253A JP 2725387 A JP2725387 A JP 2725387A JP S63196059 A JPS63196059 A JP S63196059A
Authority
JP
Japan
Prior art keywords
wiring
power supply
region
latch
area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP62027253A
Other languages
English (en)
Other versions
JPH079977B2 (ja
Inventor
Toshiki Morimoto
寿喜 森本
Seiji Watanabe
清次 渡辺
Yutaka Tanaka
豊 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP62027253A priority Critical patent/JPH079977B2/ja
Priority to EP87116426A priority patent/EP0278065A3/en
Publication of JPS63196059A publication Critical patent/JPS63196059A/ja
Publication of JPH079977B2 publication Critical patent/JPH079977B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/90—Masterslice integrated circuits
    • H10D84/903—Masterslice integrated circuits comprising field effect technology
    • H10D84/907—CMOS gate arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H10D84/85—Complementary IGFETs, e.g. CMOS
    • H10D84/854—Complementary IGFETs, e.g. CMOS comprising arrangements for preventing bipolar actions between the different IGFET regions, e.g. arrangements for latchup prevention
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H10W20/41—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their conductive parts
    • H10W20/427—Power or ground buses

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的コ （産業上の利用分野） 本発明は半導体集積回路装置に係わシ、スタンメートセ
ル方式のＣＭＯＳセミカスタムＬＳＩの配線レイアウト
に関するもので、特にう、チア、ｆ現象防止化を図った
ものである。
（従来の技術） 従来のＣＡＤ　（Ｃｏｍｐｕｔｅｒ　Ａｉｄ＠ｄ　Ｄｅ
ｓｉｇｎ　）のＬＳＩレイアウトに関するスタンダード
セル方式のＣＭＯＳセミカスタムＬＳＩ　（半時別注文
ＬＳＩ　）においては、第３図、第４図に示すようにチ
ップ領域１の内部素子領域２と外部入出カバ、ファ領域
３０間の配線領域４には、自動もしくはマニュアルによ
り、第４図で点線で示される基本メツシュ５に従って、
横方向はＭ１層目アルミニウム配置１Ａ６、縦方向は第
２層目アルミニウム配線７及びこれらの配線コンタク）
ＩＯを用い、外部入出力バッファ領域３と内部素子領域
２を接続している。
またラッチアップ現象防止対箪として、第４図のように
信号Ｈ＜６と７）を配線した後で、信号線の間を縫９て
電源線８を通し、これとう、チアツブ防止用不純物拡散
領域９とコンタクト接続してカットウェル構造を構成し
ている。ζこで電源線８の構成は、上記第１層目及び第
２層目アルミニウム配線を太くしたもので、これらが選
択的に用いられている。
（発明が解決しようとする問題点） 従来技術では、第４図のように信号Ｉ！（６と７）をま
ず配線して、次にう、チア、ｆ対策用としての電源線８
を、配線領域４の未配線領域を利用して並列的に配線す
る九め、マニュアルで配線すると非常に人手がかかる。
ｔたラッチアップ対策用の不純物拡散領域９に信号配線
が密集すると、その部分には電源線８が配線できなくな
夛、コンタクトとの接続が或る特定の部分（不純物拡散
領域９に第１層アルミニウム信号配！Ｉ６がない部分）
となシ、う、チアラグ対策としての効果が半減するもの
である。
本発明は上記実情に鑑みてなされたもので、配線領域を
利用して、配線が密集して不純物拡散領域と電源線とが
コンタクト接続できなくなることＫよりてう、チア、プ
に弱くなるＬＳＩを強化し、また配線を自動化する場合
、容易に行なえる半導体集積回路装置を提供しようとす
るものである。
［発明の構成］ （問題点を解決するための手段と作用）本発明は、スタ
ンダードセル方式のセミカスタムＬＳＩを構成する半導
体集積回路装置において、内部素子領域と外部入出力バ
ッファ領域との間に縦方向、横方向とも或る一定の間隔
で複数本配線される配線領域がアシ、前記横方向の配線
領域で前記内部素子領域の上辺と下辺に沿いかつこれに
最も近い１本ｔたはそれ以上の配線を予め電源線とした
ことを特徴とする。即ち本発明の特徴は、内部素子領域
と外部入出力バッファ領域の間の配線領域において、セ
ル列と平行な配線チャネルに予め配線チャネルの１本ま
たはそれ以上を電源線の配線領域として確保しておき、
その後信号線の配線を行なう。そしてラッチアップ対策
として確保しておいた電源線と、不純物拡散領域の全域
を付加的にコンタクト接続することによって、チ。
デの上辺と下辺の内部素子領域と、外部入出カッ々、７
ア領域を分離することによってラッチアップ防止の強化
ができる。また決められた配線チャネルの１本またはそ
れ以上を電源線とすることで、ＣＡＤによる自動化がし
やすくなるものである。
（実施例） 以下図面を参照して本発明の一実施例を説明する。第１
図は同実施例の概略的平面図、第２図はその一部詳細図
であるが、これは第３図、第４図と対応させた場合の例
であるから同一個所には同一符号を付して説明を省略し
、特徴とする点を説明する。即ち本実施例では、第１図
のように配線領域４において、セル列１１に平行な配線
チャネルの、セル列１１に最も近い１本もしくはそれ以
上のチャネル（横方向メツシー）をあらかじめ。
ラッチアップ対量用の電源線を通すチャネルとして確保
し、そこに第１層目アルミニウムの電源線１２を通す、
他の信号線の第１層アルミニウムはその部分を通さな゛
いようにして、各セル列には第２層目アルミニウム（ま
たはポリシリコン）配線で接続するようにして、人出力
バッファ領域３と内部素子領域２とを配線していく。
次に第２図に示すように、最上セル列と最下セル列の配
線領域４１１にのびている不純物拡散領域９（これは戸
拡散又Ｆｉ？拡散層であシ、これはセル列の外側のトラ
ンジスタをつくるときに同時につくれる）と、前記配線
領域４に一直線に通した電源−１２をコンタクト接続す
ることによって、内部素子領域２と外部入出カバ、ファ
領域３とを力、トウエル構造で分離し、電源線１２と接
続することによって、基板に流れる電流をおさえること
ができ、う、チア、デ現象が起とＣＫ＜　くなる。
また本構造は、不純物拡散領域９の上に沿って電源線１
２が通る構造なので、これら両者間のコンタクト１３は
どこででもとれ、ラッチアップ防止効果が向上するもの
である。
［発明の効果コ 以上説明した如く本発明によれば、配線領域を有効に活
用して、内部素子領域と外部入出力バッファ領域間で起
こるラフチアラグ現象をおさえることかできる。また電
源線の配置位置も決まっているので、電源配線も自動化
しゃすくなシ、投設効率が上がる。また不純物拡散領域
上に沿って電源線が通るので、これら両者間のコンタク
トがどこででもとれ、ラッチアップ防止効果が向上する
ものである。
【図面の簡単な説明】
第１図は本発明の一実施例の概略的平面図、第２図はそ
の一部詳細図、第３図は従来装置の概略的平面図、第４
図はその一部詳細図である。 １・・・チップ領域、２・・・内部素子領域、３・・・
外部入出力バッファ領域、４・・・配線領域、５・・・
基本メ、シュ、６・・・第１層目アルミニウム配線、２
・・・第２層目アルミニウム配線、９・・・不純物拡散
領域（２，チアラグ防止用カットウェル）、１０・・・
コンタクト、１１・・・セル列、１２・・・電源線、１
３・・・コンタクト。 出願人代理人　　弁理士　鈴　江　武　音電１　図 第２図

Claims (2)

    【特許請求の範囲】
  1. （１）スタンダードセル方式のセミカスタムＬＳＩを構
    成する半導体集積回路装置において、内部素子領域と外
    部入出力バッファ領域との間に縦方向（セル列と直角な
    方向）、横方向（セル列と平行な方向）とも或る一定の
    間隔で複数本配線される配線領域があり、前記横方向の
    配線領域で前記内部素子領域の上辺と下辺に沿いかつこ
    れに最も近い１本もしくはそれ以上の配線を予め電源線
    としたことを特徴とする半導体集積回路装置。
  2. （２）前記内部素子領域の最上部と最下部のセル列から
    それぞれ配線領域方向へのばしたラッチアップ現象防止
    用不純物拡散領域と前記電源線とをコンタクト接続した
    ことを特徴とする特許請求の範囲第１項に記載の半導体
    集積回路装置。
JP62027253A 1987-02-10 1987-02-10 半導体集積回路装置 Expired - Fee Related JPH079977B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP62027253A JPH079977B2 (ja) 1987-02-10 1987-02-10 半導体集積回路装置
EP87116426A EP0278065A3 (en) 1987-02-10 1987-11-06 Semiconductor integrated circuit latch-up preventing apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62027253A JPH079977B2 (ja) 1987-02-10 1987-02-10 半導体集積回路装置

Publications (2)

Publication Number Publication Date
JPS63196059A true JPS63196059A (ja) 1988-08-15
JPH079977B2 JPH079977B2 (ja) 1995-02-01

Family

ID=12215915

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62027253A Expired - Fee Related JPH079977B2 (ja) 1987-02-10 1987-02-10 半導体集積回路装置

Country Status (2)

Country Link
EP (1) EP0278065A3 (ja)
JP (1) JPH079977B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ATE154726T1 (de) * 1992-02-27 1997-07-15 Philips Electronics Nv Integrierte cmos-schaltung
US6657241B1 (en) 1998-04-10 2003-12-02 Cypress Semiconductor Corp. ESD structure having an improved noise immunity in CMOS and BICMOS semiconductor devices

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59135747A (ja) * 1983-01-24 1984-08-04 Mitsubishi Electric Corp 大規模集積回路装置
JPS60101951A (ja) * 1983-11-08 1985-06-06 Sanyo Electric Co Ltd ゲ−トアレイ
JPS60152039A (ja) * 1984-01-20 1985-08-10 Toshiba Corp ＧａＡｓゲ−トアレイ集積回路
JPS6231152A (ja) * 1985-08-02 1987-02-10 Nec Corp Ｃｍｏｓ集積回路

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4568961A (en) * 1983-03-11 1986-02-04 Rca Corporation Variable geometry automated universal array
WO1985002062A1 (en) * 1983-10-31 1985-05-09 Storage Technology Partners Cmos integrated circuit configuration for eliminating latchup
JPS6136946A (ja) * 1984-07-30 1986-02-21 Nec Corp 半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59135747A (ja) * 1983-01-24 1984-08-04 Mitsubishi Electric Corp 大規模集積回路装置
JPS60101951A (ja) * 1983-11-08 1985-06-06 Sanyo Electric Co Ltd ゲ−トアレイ
JPS60152039A (ja) * 1984-01-20 1985-08-10 Toshiba Corp ＧａＡｓゲ−トアレイ集積回路
JPS6231152A (ja) * 1985-08-02 1987-02-10 Nec Corp Ｃｍｏｓ集積回路

Also Published As

Publication number Publication date
EP0278065A2 (en) 1988-08-17
JPH079977B2 (ja) 1995-02-01
EP0278065A3 (en) 1990-05-09

Similar Documents

Publication Publication Date Title
US6839882B2 (en) Method and apparatus for design of integrated circuits
JPS63137A (ja) 配線領域決定処理装置
JPH11121498A (ja) 半導体集積回路装置
JPH079977B2 (ja) 半導体集積回路装置
JPS61226943A (ja) 自動配置配線用標準セル
JPS623584B2 (ja)
JPH03274764A (ja) 半導体集積回路装置
JPS5935448A (ja) マスタスライス集積回路装置
JP2555774B2 (ja) 半導体集積回路
JPH0193164A (ja) 半導体集積回路装置
JP2664204B2 (ja) Ｍｏｓトランジスタ間の配線方法
JP2529342B2 (ja) チャネル配線方法
JPH06112450A (ja) 半導体集積回路のブロックレイアウト方法
JPH0260148A (ja) 半導体集積回路装置
JPS62128152A (ja) 半導体集積回路装置
JPH02248049A (ja) 半導体集積回路
JPS6329550A (ja) 半導体集積回路装置
JPH01304747A (ja) ビルディングブロック式集積回路
JPS59155145A (ja) 半導体集積回路装置
JPH02222572A (ja) 半導体集積回路装置
JPH0513581A (ja) セル配置方法
JPS59167036A (ja) 半導体集積回路
JPS62291136A (ja) 集積回路の配線方法
JPH02161754A (ja) ビルディングブロック方式の半導体集積回路
JPS6028241A (ja) 半導体集積回路装置

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees