JPH0810640B2

JPH0810640B2 - 電源制御装置

Info

Publication number: JPH0810640B2
Application number: JP4718287A
Authority: JP
Inventors: 直久都築
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1987-03-02
Filing date: 1987-03-02
Publication date: 1996-01-31
Anticipated expiration: 2011-01-31
Also published as: JPS63213300A

Description

【発明の詳細な説明】［発明の目的］（産業上の利用分野）本発明は電源制御装置、特にシンクロトロンなどの粒
子加速器の磁場コイルに電流を供給する電源装置の制御
装置に関する。

（従来の技術）シンクロトロン加速器は、荷電粒子が円形軌道を描き
ながらエネルギー（速度）を増加させ、高エネルギー状
態の粒子を得るものであるが、荷電粒子を円形軌道を描
くように曲げるために偏向電磁石を使用する。又、粒子
軌道の補正等の目的で四重極磁場や六重極磁場を発生す
る電磁石も使用される。これらの電磁石は極めて高い精
度や安定性を要求されるため、この電磁石のコイルに電
流を供給する直流電源装置も同様の精度と安定性を実現
しなければならない。

第６図は従来の電磁石電源システムの構成図であり、
複数の磁場コイル１、２、３に対して、夫々電源装置1
0、20、30より電流I₁、I₂、I₃が供給される。これらの
各電流I₁、I₂、I₃の基準値A₁、A₂、A₃は予め、設定され
たパターンの波形として電源装置10、20、30に与えられ
る。

次に、基準値A₁、A₂、A₃がどのように作られるかを説
明する。計算機（CPU）50は基準値A₁、A₂、A₃の波形を
計算機50の記憶装置に運転パターンデータとして保存し
ている。

そして運転開始前に各メモリ装置12、22、32に対して
データバス60を経由して、この運転パターンが書込まれ
る。メモリ装置12、22、32からは基準値がディジタル信
号で出力されるが、この出力の周期はクロックパルス発
生装置（CPG）40からのクロック信号Ｃによる。

即ち、クロック信号Ｃの１個のパルスが入力される毎
に、メモリ装置12、22、32から１ワードずつデータが順
次読出され、ディジタル出力値D₁、D₂、D₃として基準値
が出力される。D₁、D₂、D₃は夫々ディジタル・アナログ
変換器（D/A変換器）11、21、31にてアナログ信号A₁、A
₂、A₃に変換される。クロック信号Ｃはクロックパルス
発生装置（CPG）40により作られるが、このクロック信
号の動作の開始は、計算機50から出力される起動信号Ｓ
により行なわれる。メモリ装置12、22、32のうち特定の
装置、例えばメモリ装置12からクロック切替信号P₁及び
停止信号P₂が出力され、クロックパルス発生装置40に入
力される。クロック切替信号P₁はメモリ装置12の予め定
められたアドレスの位置にマーカーとして記録されてい
て、このアドレスのデータが読出された時点でP₁信号が
出力されるようになっている。このP₁信号によりクロッ
クパルス発生装置40内でクロック信号Ｃの周波数を切替
える。又、停止信号P₂はクロック信号Ｃの動作を中止し
て、磁場コイルの通電の停止を指示するものである。

第７図は動作説明のタイムチャートである。先ず、起
動信号Ｓによりクロック信号Ｃが動作を開始する。これ
により基準信号、例えばA₁は図示するように、クロック
信号Ｃの周期で階段状に変化する。実際に通電される電
流値I₁は、A₁の変化より若干の時間遅れをもってA₁に追
従する。

次に、ある時点でクロック切替信号P₁が出力された場
合、この信号P₁によりクロック信号Ｃの周期は切替えら
れる。この場合、電流基準信号A₁の変化が緩かなため、
周期は長くしている。このように周期を長くする利点
は、データ量、従ってメモリ装置12、22、32のメモリ容
量を小さくすることができることである。

（発明が解決しようとする問題点）上記した従来装置では、運転パターン（磁場コイルの
通電波形）は、予め定められたもの、即ち、プレプログ
ラムであって運転途中でこのパターンに対し何らかの変
更を行なうことは出来ない。しかしながら、装置の調整
等のために任意の時間、磁場コイル電流値を所定の値で
一定値に保持するような運転も必要となることがある。

この場合、従来装置ではそのような運転パターンを通
常のパターンとは別に作成しておく必要がある。但し、
この場合、メモリ容量の制約から電流値を一定に継続で
きる時間は任意ではなく、メモリ容量とクロック信号の
周期で決まる制限値を越えることは出来ない。

本発明は上記した不都合を解決するためになされたも
のであり、予め決められた運転パターンにおいて、必要
に応じてオペレータが運転状態を一定値にホールドし
て、計測器や各種機器の調整等を行なうことの可能な電
源制御装置を提供することを目的としている。

［発明の構成］（問題点を解決するための手段）本発明は上記目的を達成するために、第１図に示すよ
うに、加速器の複数の磁場コイルの夫々に電流を供給す
る電源装置と、前記電源装置の出力電流の基準値となる
信号を運転パターンデータとして出力する複数のメモリ
装置と、前記各メモリ装置に対して運転パターンデータ
を順次読出すためのクロック信号を発生するクロックパ
ルス発生装置と、前記各メモリ装置に対して運転パター
ンデータを出力すると共に、クロックパルス発生装置に
対して起動信号を出力する計算機とを備え、計算機から
の起動信号を契機として前記各磁場コイルに通電を行な
う電源制御装置において、メモリ装置内には、予め計算
機より伝送された運転パターンを記憶したパルス出力指
定データと基準値データとからなるメモリと、クロック
パルスに合せて前記メモリ内のデータを読出すデータ読
出回路と、前記読出されたデータを基準値データに変換
して出力レジスタに入力すると共に、パルス出力指定デ
ータの指定値がクロック停止信号の出力指定のあるデー
タに達したところで読出されるクロック停止信号とパル
ス出力指定データが前記メモリの最終データに達したと
ころで読出される停止信号とを有し、クロックパルス発
生回路にはクロックパルス停止許可信号とクロックパル
ス再開信号との発生手段を有する信号発生手段を付設す
ると共に、前記パルス出力指定データ中のクロック停止
信号が出力され、かつ前記信号発生手段からのクロック
パルス停止許可信号が出力されたとき、クロックパルス
発生装置はクロック信号の発生を停止し、クロックパル
ス再開信号が出力された時点で前記クロック信号の発生
を再開する手段を備えた。

（作用）このような構成によると、通常運転時においては、ク
ロックパルス停止許可信号B₁はOFFとなっているため、
メモリ装置12において、クロック停止信号を読出した時
点で、このメモリ装置12からクロック停止信号P₃がクロ
ックパルス発生装置80に与えられても、クロック信号は
停止しない。

従って、メモリ装置12,22,32からは、基準信号D₁、
D₂、D₃がクロック信号の周期で出力され、メモリ装置1
2、22、32に記憶された運転パターンデータに従った運
転が行なわれる。

ここで、調整等の必要性から運転中の磁場コイルを一
時的に停止しようとする場合は、先ずクロックパルス停
止許可信号B₁をONとしておけばよい。このようにすれば
メモリ装置からのクロック停止信号P₃がクロックパルス
発生装置80に与えられると、その時点でクロック信号Ｃ
の発生は中断される。

従って、メモリ装置12、22、32からはもはや基準信号
D₁、D₂、D₃の出力が行なわれず、運転状態はクロック停
止直前の状態に維持される。この状態は、クロックパル
ス再開信号B₂をONとすることにより解除される。その結
果、クロック信号Ｃの出力が開始され、メモリ装置12、
22、32からの基準値D₁、D₂、D₃の出力が再開される。

（実施例）以下図面を参照して実施例を説明する。

第１図は本発明による電源制御装置の一実施例の構成
図である。

第１図において、第６図と同一相当部分には同一符号
を付して説明を省略する。

メモリ装置12、22、32には、クロックパルス発生装置
80より出力されるクロック信号Ｃが入力される。又、メ
モリ装置12、22、32からクロックパルス発生装置80に
は、停止信号P₂とクロック停止信号P₃が与えられる。

メモリ装置12、22、32に記憶されるデータは、計算機
50の記憶装置に保存されている運転パターンデータのう
ちから、運転の目的に応じて選択されたデータをデータ
バス60を介して伝送されたものである。

又、クロックパルス発生装置80には、クロックパルス
停止許可信号B₁とクロックパルス再開信号B₂が押しボタ
ンスイッチなどで構成される信号発生手段70より与えら
れ、更に、計算機50からは起動信号Ｓが与えられる。

第２図はメモリ装置12の構成例図である。即ち、メモ
リ121の１ワードのデータは、パルス出力指定データa_i
と、基準値データb_iとから成り、ｉ＝０〜ｎワードのデ
ータが順番にメモリ121に記憶される。データ書込回路1
22は計算機50よりデータバス60を介して送られるデータ
を順番にメモリ121に書込む動作を行なう。メモリ121の
データは、クロック信号Ｃの一つのパルスをデータ読出
回路123は受取る毎に、順番に１ワードずつ読出し、そ
の読出したデータをデコーダ124に渡す。デコーダ124に
おいては、読出されたデータをパルス出力指定データa_i
と基準値データb_iとに分離して、b_iのデータはそのまま
ディジタル出力レジスタ125にセットし、a_iについて
は、a_i＝１の時、パルス出力回路126に対して停止信号P
₂の出力を指示し、a_i＝２の時はクロック停止信号P₃の
出力を指示する。なお、前記したa_iの値１、２以外は零
としておく。

データ読出回路123はメモリ121の最終データを読込む
と、次の読込番地を先頭番地に戻す動作も行なうが、動
作の説明は第４図を用いて後述する。

第３図はクロックパルス発生装置80の構成図である。
クロックパルス発生装置80は、発振回路81、フリップフ
ロップ回路82、論理積回路83、85、論理和回路84、86よ
り構成される。計算機50より出力される起動信号Ｓと、
クロックパルス再開信号B₂は論理和回路84に入力され、
出力S₁を得る。S₁はフリップフロップ回路82のセット入
力となる。クロックパルス停止許可信号B₁と、クロック
停止信号P₃は論理積回路85に入力され、出力R₁を得る。
この出力R₁と停止信号P₂は論理和回路86に入力され、出
力R₂を得る。この出力R₂はフリップフロップ回路82のリ
セット入力となる。フリップフロップ回路82はセット入
力がONとなった時、出力C₁を導出する。又、リセット入
力がONとなった時、出力C₁の導出を阻止する。C₁と発振
回路81の出力C₀とは論理積回路83に入力され、クロック
信号Ｃを得る。要するに、C₁がONの間、C₀のパルス列が
Ｃとして出力される。

メモリ装置12、22、32については、その構成を第２図
により説明したが、更に動作を第４図に示すフローチャ
ートにより説明する。なお、データ書込回路122の動作
は、運転開始前に計算機50よりデータが送られてきて、
メモリ121に書込むオフライン的動作であり、第４図で
は説明を省略する。第４図において、この装置の起動操
作、即ち、電源投入や初期化操作により動作を開始す
る。初期起動時はメモリ121の読出し先頭番地Ｉを０ワ
ード目にセットする。

次に、クロック信号ＣがOFFからON（０から１）に変
化したかどうかの判定がデータ読出回路123において行
なわれ、変化なしの場合（NO）、この判定の前に戻る。
変化ありの場合（Yes）、メモリ121よりＩワード目のデ
ータを読出す。

次に、Ｉが最終番地かどうかの判定を行ない、最終番
地の場合（Yes）、次回の読出番地Ｉを０にセットし、N
Oの場合、Ｉに１を加える。

次に、デコーダ124において、読出した１ワードのデ
ータをパルス出力指定データa_iと基準値データb_iとに分
離し、b_iをディジタル出力レジスタ125にセットし、a_i
が１の場合、パルス出力回路126よりP₂を出力すると同
時に、Ｉを０とすると（P₂は停止であるため、次回の開
始を先頭番地からとする）。

a_iが２の場合、パルス出力回路126よりP₃を出力し、a
_iが１、２以外の時（０の時）は、P₂、P₃の出力を行な
わず、クロック信号の判定の前に戻る。

次に、上記実施例の作用を第５図のタイムチャートに
より説明する。

先ず、メモリ装置12、22、32に対しては計算機50よ
り、運転パターンデータが第２図に示したようなデータ
形式で伝送され、記憶される（第５図ではこの部分の動
作は省略されている）。運転開始が起動信号Ｓにより指
示されると、第３図に示すフリップフロップ回路82はセ
ット入力S₁がONとなるため、この出力C₁がONとなり、発
振回路81の出力のパルス列がクロック信号Ｃとして出力
される。クロックパルス停止許可信号B₁は、通常、起動
信号Ｓが出力される前にON状態にされている。

メモリ装置12はクロック信号Ｃのパルスが一つ入る毎
にメモリ121から１ワードを読出し、D₁で示すように基
準値をステップ状に更新していく。メモリ121のアドレ
スがクロック停止信号P₃の出力指定のあるデータに達し
たところで、P₃がONとなる。

従って、B₁がもともとONであるから、P₃がONとなると
第３図に示したように、論理積回路85の出力R₁がONとな
り、論理和回路86の出力R₂はONとなるため、フリップフ
ロップ回路82のリセット入力がONとなる。従って、出力
C₁はOFFとなる。

そこで、論理積回路83のクロック信号Ｃのパルス列は
停止する。このため、第５図のD₁に示されるように基準
値は、メモリ装置12、22、32のデータ読出動作が行なわ
れなくなって一定値に維持される。この一定値を維持す
る時間は、クロックパルス再開信号B₂がONする迄継続す
る。B₂がONすると、第３図において論理和回路84の出力
がONとなり、従って、フリップフロップ回路82のセット
入力がONとなるため、出力であるC₁がONとなり、クロッ
ク信号Ｃのパルス列の出力が開始する。このため、第５
図のD₁に示すように、基準値の更新出力を開始する。第
２図でメモリ121の最終データに達したところで、停止
信号P₂の出力指定データが読出される。P₂が出力される
と、第３図に示すように論理和回路86の出力R₂はONとな
るので、フリップフロップ回路82のリセット入力がONと
なり、出力C₁はOFFとなるので、クロック信号Ｃのパル
ス列は停止する。同時にメモリ装置12、22、32の基準値
出力は０となり、メモリ121の読出先頭アドレスは先頭
番地に戻る。

第５図に示すように、基準値D₁(A₁)は階段状の変化と
ならざるを得ないが、このステップ変化の周期は磁場コ
イルの時定数に比較して、極めて短いものとし、コイル
に流れる電流値I₁、I₂、I₃は滑らかに変化するように設
計されている。

なお、第５図において、クロックパルス停止許可信号
B₁がONとされない場合は、P₃がONとなっても第３図に示
したように、フリップフロップ回路82のリセット入力は
ONとならず、従って、クロック信号Ｃのパルス列の停止
が行なわれない。これは、通常運転が行なわれることを
意味する。

上述した本発明の実施例においては、予めクロックパ
ルス停止許可信号B₁をONとしておくことにより、運転の
途中の所定のポイントでの定常状態を作ることができ、
その間に各種装置の調整などの作業を行なうことが出来
る。

又、通常運転を行なう時は、クロックパルス停止許可
信号B₁をOFFとしておけば良いので、全く同じ運転パタ
ーンデータを使用することが出来る。このため、運転パ
ターンデータを保存しておく記憶装置の節約と、データ
作成の負担が軽減される。

（他の実施例）（１）上記実施例では、計算機50を使用して運転パター
ンデータを保存していたが、計算機50を使用しなくて
も、メモリ装置12、22、32にデータを消去されずに保存
しておく機能があれば、本発明の効果は同じものであ
る。この時、起動信号Ｓは他の手段、例えばスイッチ、
シーケンス回路などによって出力する。

（２）クロックパルス停止許可信号B₁及びクロックパル
ス再開信号B₂と計算機50を使用して、プログラムされた
出力とすることも出来るし、又、実施例では２種類のス
イッチを使用する場合を示したが、一つのスイッチを使
用して、B₁、B₂相当の信号を出力する回路を構成するこ
とも可能である。

（３）クロック信号Ｃは全てのメモリ装置12、22、32共
通の信号であるが、異なるクロック信号としても本発明
の効果は同じである。

（４）メモリ装置等の種類は３種類に限らず、任意の数
であっても本発明の主旨を変えるものではない。

（５）第５図において、クロックの停止は一点で行なう
よう説明したが、クロック停止信号P₃の出力の指定を複
数回行ない、複数の点でクロック停止の動作を行なうこ
とも可能である。

更に、従来のようにクロック切替信号P₁を使用して、
クロック周期の切替えを行なうことも出来る。

［発明の効果］以上説明した如く本発明によれば、予め決められた運
転パターンにおいて、必要に応じてオペレータが運転状
態を一定値にホールドし、各種装置の調整等の作業を行
なうことが出来る。これは、加速器のように多様な装
置、計測器等を備えるシステムでは極めて有用な機能で
ある。

又、運転パターンデータは調整用として通常の運転デ
ータと別に作る必要が無く、又、メモリ装置の容量の増
加を回避することも出来る。

【図面の簡単な説明】

第１図は本発明による電源制御装置の一実施例の構成を
説明する図、第２図は第１図に示す実施例のメモリ装置
の構成を示す図、第３図は第１図に示す実施例のクロッ
クパルス発生装置の構成を示す図、第４図はメモリ装置
の動作を説明するフローチャート、第５図は第１図に示
す実施例の動作を示すタイムチャート、第６図は従来装
置の構成を示す図、第７図は従来装置の動作を示すタイ
ムチャートである。１、２、３……磁場コイル 10、20、30……電源装置 11、21、31……D/A変換器 12、22、32……メモリ装置 80……クロックパルス発生装置 50……計算機、60……データバス 70……信号発生手段

Claims

【特許請求の範囲】

【請求項１】加速器の複数の磁場コイルの夫々に電流を
供給する電源装置と、前記電源装置の出力電流の基準値
となる信号を運転パターンデータとして出力する複数の
メモリ装置と、前記各メモリ装置に対して運転パターン
データを順次読出すためのクロック信号を発生するクロ
ックパルス発生装置と、前記各メモリ装置に対して運転
パターンデータを出力すると共に、クロックパルス発生
装置に対して起動信号を出力する計算機とを備え、計算
機からの起動信号を契機として前記各磁場コイルに通電
を行なう電源制御装置において、メモリ装置内には、予
め計算機より伝送された運転パターンを記憶したパルス
出力指定データと基準値データとからなるメモリと、ク
ロックパルスに合せて前記メモリ内のデータを読出すデ
ータ読出回路と、前記読出されたデータを基準値データ
に変換して出力レジスタに入力すると共に、パルス出力
指定データの指定値がクロック停止信号の出力指定のあ
るデータに達したところでクロック停止信号を出力し、
パルス出力指定データが前記メモリの最終データに達し
たところで停止信号を出力する手段を有し、クロックパ
ルス発生装置にはクロックパルス停止許可信号とクロッ
クパルス再開信号との発生手段を有する信号発生手段を
付設すると共に、前記メモリ装置からのクロック停止信
号が出力され、かつ前記信号発生手段からのクロックパ
ルス停止許可信号が出力されたとき、クロックパルス発
生装置のクロック信号の発生を停止し、クロックパルス
再開信号が出力された時点で前記クロック信号の発生を
再開する手段を付設することを特徴とする電源制御装
置。