JPH08107352A

JPH08107352A - 位相同期システム

Info

Publication number: JPH08107352A
Application number: JP6239853A
Authority: JP
Inventors: Terumi Takashi; 輝実高師; Naoki Sato; 直喜佐藤; Akihiko Hirano; 章彦平野; Eisaku Saiki; 栄作斉木; Masakazu Hoshino; 正和星野; Ryushi Shimokawa; 龍志下川
Original assignee: Hitachi Microcomputer System Ltd; Hitachi Ltd
Current assignee: Hitachi Microcomputer System Ltd; Hitachi Ltd
Priority date: 1994-10-04
Filing date: 1994-10-04
Publication date: 1996-04-23
Also published as: US5805024A

Abstract

(57)【要約】【目的】磁気記録再生装置の再生信号処理回路におい
て、等化器に位相遅延を有する場合にも、同期信号での
位相同期を高速に行い、かつ、データ再生時の初期位相
誤差を最小限に抑える位相同期システムを提供すること
にある。【構成】等化器出力の信号波形をもとに動作する位相検
出手段と、位相検出手段で検出された位相差から電流値
を発生する電流出力手段と、同期信号での位相同期時は
抵抗のみ、データ再生時はコンデンサと抵抗から構成さ
れる平滑手段と、平滑手段の電圧出力で発振周波数を制
御する電圧制御発振手段を設ける。これにより、同期信
号での位相同期時は一次形位相同期回路で動作し、デー
タ再生時は二次形位相同期回路で動作する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、位相同期システムに係
り、特に、磁気、あるいは、光学的な記録再生装置の信
号再生回路において、読み出し信号に同期した再生クロ
ックを生成する位相同期回路、その回路を実現したLS
I、さらには、この回路を実装した情報記録再生装置に
関する。

【０００２】

【従来の技術】一般的に、情報記録再生装置において
は、例えば、ディスクから読み出される信号に同期した
サンプリングクロックを生成するために、位相同期シス
テムを備えている。従来技術の１つとして、読み出し信
号をサンプリングしたサンプルデータより位相誤差の検
出を行い、サンプリングクロックを生成する位相同期シ
ステムがある。この種の位相同期回路では、同期信号領
域の削減によるユーザデータの記憶領域を拡大するた
め、短時間での位相同期を実現することが必要となる。
しかし、フィードバック制御を行う位相同期回路では、
位相誤差検出後の制御結果が再度、位相検出されるまで
の時間（フィードバック遅延時間）が、短時間での位相
同期の実現を妨げるといった問題がある。このため、従
来の位相同期回路は、位相同期動作において、波形整形
を行うための等化器の遅延を省き、読み出し信号のサン
プリングを行うＡＤ回路の出力より位相検出を行うこと
で、フィードバック遅延時間の短縮を図り、高速に位相
同期を実現することが考えられる。

【０００３】

【発明が解決しようとする課題】上述のように、位相同
期回路は、位相同期動作のみであれば、ＡＤ回路の出力
より位相検出を行うことで、高速に位相同期が実現でき
る。しかし、位相同期動作からデータ再生動作に切り替
える際、位相検出回路に入力される波形は、ＡＤ回路か
ら等化器に切り替わるため、動作切り替え後、位相同期
回路は、等化器の位相遅延の影響を受け、データ再生動
作の先頭部分で位相の再同期が発生する。等化器の位相
遅延がない場合には、位相同期動作からデータ再生動作
に切り替えても位相の再同期は発生しない。一方、等化
器に位相遅延を有する場合、ＡＤ回路出力で位相同期を
行った信号波形は、等化器出力では、等化器の位相遅延
により信号波形の位相シフトが生じている。データ再生
動作では、等化器の信号波形から位相検出を行っている
ため、位相検出回路は、等化器の位相遅延に対応した位
相誤差を出力し、再度、サンプリングクロック位相の同
期が発生する。したがって、上記、従来技術における位
相同期回路では、位相同期動作からデータ再生動作に切
り替えた際の位相再同期が発生する場合があり、データ
再生期間の先頭部分においてデータ判定不良を発生しや
すくなり、磁気記録再生装置の信頼性を低下させる要因
となる。

【０００４】本発明の目的は、等化器の位相遅延による
データ再生動作開始時の位相再同期が低減できる位相同
期システムを提供することにある。

【０００５】本発明の他の目的は、情報の再生時の初期
位相誤差を最小限に抑止する位相同期システムを提供す
ることにある。

【０００６】

【課題を解決するための手段】本発明の目的を達成する
ために、位相同期動作を行う位相同期回路は、等化器の
信号波形より位相検出を行い、位相検出手段によって駆
動されるＤＡ回路に接続されるフィルタ手段を１つ以上
の極、および、極を持たないフィルタに選択する選択手
段を設けたものである。これにより、位相検出手段、Ｄ
Ａ回路、極を持たないフィルタ手段、クロック発生手段
で構成される一次位相同期回路が実現できる。

【０００７】上記位相検出手段は、等化器の信号波形よ
り、位相誤差を検出する。したがって、等化器が位相遅
延を有する場合であっても、等化器の位相遅延を含み位
相同期動作を行うため、データ再生動作に切り替えた時
の位相の再同期は生じない。

【０００８】本発明の位相同期回路は、位相同期動作で
一次位相同期回路となり、データ再生動作で高次位相同
期回路を構成する。一次位相同期回路は、位相検出手
段、ＤＡ回路、極を持たないフィルタ手段、クロック発
生手段から構成され、閉ループ全体の周波数特性は、１
つの極を有する。高次位相同期回路は、位相検出手段、
ＤＡ回路、１つ以上の極を有するフィルタ手段、クロッ
ク発生手段から構成され、閉ループ全体の周波数特性
は、２つ以上の極を有する。ここで、一次位相同期回路
は、高次位相同期回路と同一の位相同期特性、すなわ
ち、ループゲインが同じであっても、位相余裕は、たと
えば、従来の高次位相同期回路より20度程度大きくでき
る。このため、同じフィードバック遅延時間でも、高次
位相同期回路より、一次位相同期回路の方が、ループゲ
インを高く設定できる。したがって、本発明の位相同期
回路は、データ再生動作に切り換えた時の位相の再同期
を最小限に抑え、位相同期回路に要求される高速な位相
同期が実現できる。

【０００９】また、本発明は、上述の位相同期回路に加
え、書き込み系基準クロックと、サンプリングクロック
との位相比較を行う位相比較手段と、この位相比較手段
とＤＡ回路との接続を行う変換手段とを設け、書き込み
系基準クロックとの周波数同期を行う。この位相比較手
段は、書き込み系基準クロックとサンプリングクロック
との位相比較を行い、変換手段は、位相比較結果をＤＡ
回路からフィルタ手段に出力する。これにより、一次位
相同期回路が動作する前のサンプリングクロック周波数
は、基準クロックとの周波数同期を行うため、読み出し
信号の周波数とほぼ一致する。したがって、本発明の位
相同期回路は、データ再生動作切り替え後の信号周波数
とクロック周波数との周波数差による位相の再同期を、
さらに、抑えることができる。

【００１０】

【作用】上記示した通りである。

【００１１】

【実施例】以下、本発明の一実施例について説明する。

【００１２】図1は、磁気ディスク装置における、主と
して再生系信号処理回路を示すブロック図である。この
図において、磁気ディスク装置は、インターフェース回
路101、コントローラ102、マイコン103、サーボ制御回
路104、記録系信号処理回路105、記録再生アンプ106、
記録再生ヘッド107、記録媒体108、再生系信号処理回路
109とから構成されており、記録系信号処理回路105は、
変調回路111、シンセサイザ112、プリコーダ113、記録
補正回路114から構成され、また、ビタビ復号方式を用
いた再生系信号処理回路109は、ＡＧＣ回路121、ＬＰＦ
回路122、ＡＤ回路123、等化器124、ビタビ復号器125、
復調回路126、位相同期回路128、シーケンサ129から構
成される。

【００１３】まず、磁気ディスクにおけるデータの記
録、再生の一般的な動作について説明する。

【００１４】データの記録は、以下のように行われる。
記録するデータは、アドレス情報が付加されたパケット
データとしてホストコンピュータ(図示せず)より出力さ
れ、インターフェース回路101を介して、コントローラ1
02に入力される。コントローラ102は、アドレス情報を
判別し、記録再生ヘッド105を所定の位置に移動するよ
うマイコン103に指令を送る。マイコン103は、サーボ制
御回路104を介して、記録再生ヘッド107を指定の位置に
移動させる。記録再生ヘッド107の移動が完了するとコ
ントローラ102は、記録データに同期信号と検査符号を
付加し、記録系信号処理回路105に送出する。記録系信
号処理回路105の変調回路111は、1バイトの記録データ
から、変調を行い、シリアルのビットデータに変換し、
シンセサイザ112の発生する基準クロックにしたがっ
て、ビットデータを出力する。プリコーダ113は、1/(1-
Ｄ^2)の処理を行い、記録補正回路114による磁気記録時
の非線形性を補正したのち、書き込み信号として出力す
る。書き込み信号は、記録再生アンプ106を介して、記
録再生ヘッド107に出力され、記録媒体108上の所定の位
置に記録される。

【００１５】一方、データの再生は、インターフェース
回路101を介して、読み出すアドレスを指示することに
よって開始する。コントローラ102は、アドレスを判別
し、書き込みと同様に、マイコン103に記録再生ヘッド1
07の移動を指示する。記録再生ヘッド107の移動後、記
録媒体108に記録された信号は、読み出し信号として、
記録再生ヘッド107、記録再生アンプ106を介して再生系
信号処理回路109に入力される。再生系信号処理回路109
中、ＡＧＣ回路121は、読み出し信号を一定の信号振幅
とし、さらに、ＬＰＦ122は信号帯域外の雑音除去を行
うものである。ＡＤ回路123は、位相同期回路128の発生
するサンプリングクロックにしたがって、読み出し波形
のサンプリングを行う。等化器124は、波形整形を行
い、ビタビ復号回路125は、信号の相関性を活用した高
精度のビット判定を行う。復調回路126は、ビットデー
タを復号し、バイトデータとしてコントローラ102に出
力する。インターフェース回路101は、バイトデータを
ホストコンピュータ(図示せず)に転送することで、一連
のデータ読み出し動作を終了する。

【００１６】次に、このような磁気ディスク装置におけ
る位相同期回路128の構成、および、動作を詳述する。
サンプリングクロックを発生する位相同期回路128は、
周波数特性が２つの極を有する二次形位相同期回路(Ｐ
ＬＬ)で構成され、書き込み時に付加された同期信号に
よりサンプリングクロックの位相同期を行った(位相同
期動作)のち、サンプリングクロックの位相を安定化さ
せ、データの再生(データ再生動作)を行うものである。

【００１７】位相同期回路128は、再生系信号処理回路1
09の一構成要素であり、ＡＤ回路123のサンプリングク
ロックを発生する。この位相同期回路128は、位相検出
回路131、ＤＡ回路132、電流スイッチ141、142、コンデ
ンサ134と抵抗135より構成されるフィルタ回路133、Ｖ
ＣＯ回路136で構成され、シーケンサ129の発生するMSEL
制御信号によって位相同期動作を行う。本実施例の一次
形位相同期回路は、電流スイッチ142が短絡し、位相検
出回路131、ＤＡ回路132、抵抗135、ＶＣＯ回路136で構
成される。二次形位相同期回路は、電流スイッチ141が
短絡し、位相検出回路131、ＤＡ回路132、抵抗135とコ
ンデンサ134、ＶＣＯ回路136で構成される。

【００１８】位相同期回路128の動作を説明する前に、
磁気記録再生装置における位相同期過程を図2を使って
説明する。信号RGは、コントローラ102の発生する再生
動作の指示を示す信号であり、データ再生前の位相同期
領域(PLOSYNC)内でアクティブ(="1")となる。シーケン
サ129は、信号RGの立ち上がりエッジを検出して、信号M
SELを一定期間アクティブ(="1")にし、データ領域に入
る前にインアクティブ(="0")とする。従来の位相同期回
路では、信号MSEL="1"の時、二次位相同期回路による位
相同期動作を行っていたが、本発明の位相同期回路で
は、信号MSEL="1"の時、一次位相同期回路による位相同
期動作、MSEL="0"の時、二次位相同期回路によるデータ
再生動作を行う。

【００１９】次に、本発明の位相同期回路128の動作を
詳述する。位相検出器131は、ＡＧＣ回路121、ＬＰＦ12
2、ＡＤ回路123、等化器124を介して入力される波形ひ
ずみを除去した読み出し波形から位相誤差を検出し、電
流変換回路140に位相誤差を出力する。電流変換回路140
は、ＤＡ回路132から出力される位相誤差に対応した電
流値を、信号MSELの状態によって電流スイッチ141、142
を排他的に制御し、端子FC、FRにそれぞれ出力する。フ
ィルタ回路133は、端子FC、FRを介して、後述する周波
数特性を有するフィルタ回路となり、ＶＣＯ回路136の
発振周波数を制御する。ＶＣＯ回路136は、ＡＤ回路123
のサンプリングクロックを発生し、読み出し波形のサン
プリングを行う。以上の処理を繰り返し行うことで、読
み出し波形のサンプリング位相を調整し、最適な位相で
同期動作を完了する。

【００２０】次に、動作モードにしたがって、位相同期
回路の動作を以下に示す。

【００２１】(1)位相同期動作(信号MSEL="1") 本動作モードでは、電流スイッチ141は開放、電流スイ
ッチ142は短絡となり、端子FCは開放状態となる。この
ような状態で、ＤＡ回路132から流れた電流は、ＶＣＯ
回路136の入力が、高インピーダンスであるため、抵抗1
35にのみ流れる。コンデンサ134は、初期電位を保ち続
けるため、ＶＣＯ回路136の入力電圧Ｖvcoは、数1のよ
うに表される。

【００２２】Ｖvco ＝ｉ・Ｒ＋Ｖｃ

【数1】ただし、ｉは、ＤＡ回路132から流れる電流値、Ｒは、
抵抗135の抵抗値、Ｖcは、コンデンサ134の初期電圧を
示している。ここで、端子FRからみた周波数特性は、極
を持たないフィルタ特性を示す。

【００２３】以上より、位相同期回路の開ループ特性Ｈ
1(ｓ)は、数2のように示される。

【００２４】Ｈ1(ｓ) ＝Ｋp・Ｋd・Ｒ・Ｋv／ｓ

【数2】ただし、Ｋpは、位相検出回路131のゲイン[1/rad]、Ｋd
は、ＤＡ回路132から流れる単位位相誤差に対する出力
電流値[A]を、Ｒは、抵抗135の抵抗値[Ω]、Ｋvは、Ｖ
ＣＯ回路136のゲイン[rad/s/V]、ｓは、ラプラス演算子
を示し、ＶＣＯ回路136の位相積分要素を示している。
数2より、Ｈ1(ｓ) の分母は、ＶＣＯ回路136のｓの項が
存在するため、極が１つで、一次形の位相同期回路であ
ることがわかる。

【００２５】(2)データ再生動作(信号MSEL="0") 本動作モードでは、電流スイッチ141は短絡、電流スイ
ッチ142は開放となり、端子FRは開放状態となる。この
ような状態で、ＤＡ回路132から流れた電流は、ＶＣＯ
回路136の入力が、高インピーダンスであるため、コン
デンサ134と抵抗135に流れる。ＶＣＯ回路136の入力電
圧Ｖvcoは、数3のように表される。

【００２６】Ｖvco(ｓ) ＝ｉ・（Ｒ＋1/(ｓ・Ｃ)）

【数3】ただし、ｉは、ＤＡ回路132から流れる電流値、Ｒは、
抵抗135の抵抗値、Ｃは、コンデンサ134の容量、ｓは、
ラプラス演算子を示している。ここで、端子ＦＣからみ
た周波数特性は、１つの極を有するフィルタ特性を示
す。

【００２７】以上より、位相同期回路の開ループ特性Ｈ
２（ｓ)は、数4のように示される。

【００２８】Ｈ2(ｓ) ＝Ｋp・Ｋd・（Ｒ＋1/(ｓ・Ｃ)）・Ｋv／ｓ

【数4】ただし、Ｋpは、位相検出回路131のゲイン[1/rad]、Ｋd
は、ＤＡ回路132から流れる単位位相誤差に対する出力
電流値[A]を、Ｒは、抵抗135の抵抗値[Ω]、Ｃは、コン
デンサ134の容量[F]、Ｋvは、ＶＣＯ回路136のゲイン[r
ad/s/V]、ｓは、ラプラス演算子を示し、ＶＣＯ回路136
の位相積分要素を示している。数4より、Ｈ2(ｓ)の分母
は、フィルタ回路133の極とＶＣＯ回路136の極とを合わ
せ、極が２つ存在し、二次形の位相同期回路であること
がわかる。

【００２９】上述の開ループ特性で示したように、本実
施例の位相同期回路は、電流スイッチ141、142にて、Ｄ
Ａ回路132とフィルタ回路133との接続を変更し、位相同
期動作は一次形、データ再生動作は二次形の特性を有す
ることがわかる。

【００３０】ここで、同一の回路定数(Ｋp、Ｋd、Ｋv)
で、さらに、同一のフィードバック遅延を有する一次
形、二次形の開ループ周波数特性を図12に示す。図12よ
り、フィードバック回路の安定性を示す位相余裕は、二
次形より一次形の方が25度大きい。このため、二次形の
位相余裕と同一の位相余裕を有する一次形位相同期回路
は、ゲインを上げられることがわかる。本実施例の場
合、ゼロクロス周波数は、1.4倍程度高く設定できる。
したがって、一次位相同期回路は、位相同期時間の短縮
が可能で、高速位相同期を実現できる。

【００３１】次に、本発明の他の実施例を図3に示す。
図中、231は位相比較器、232は数値変換器、233は選択
手段を示し、図1と同一のものには同符号を付してあ
る。図3に示す位相同期回路は、書き込み基準クロック
とサンプリングクロックとの周波数同期手段を設けたも
のである。位相比較器231は、シンセサイザ112から出力
される書き込み基準クロックとＶＣＯ回路136の出力す
るサンプリングクロックとの位相の比較を行い、書き込
み基準クロックの位相が進んでいた場合、信号INCが、
逆に、遅れていた場合、信号DECが出力される。このよ
うな回路は、従来、磁気記録再生装置の再生信号処理回
路で使用されている位相比較器と同一のもので良い。数
値変換器232は、位相比較器231の出力である信号INC、D
ECの、各1本の信号を、ＤＡ回路132の複数ビット入力と
接続するものである。例えば、２の補数表現の5ビット
のＤＡ回路の場合、数値変換器232は、信号INCがアクテ
ィブであれば、最上位ビットから"01010"、信号DECがア
クティブであれば、"10110"、どちらもインアクティブ
であれば、"00000"を出力する。選択手段233は、シーケ
ンサ129の出力する信号REFによって、ＤＡ回路132に出
力する数値DPを選択する。信号REF="1"の時、数値変換
器232を、REF="0"の時、位相検出器131の出力を選択す
る。したがって、信号REF="1"であれば、位相比較器231
の位相比較結果は、数値変換器232を介して、ＤＡ回路1
32からフィルタ回路133に出力する。この際、電流スイ
ッチ141は短絡、電流スイッチ142は開放となっており、
位相同期回路は、二次形を構成し、サンプリングクロッ
クは、書き込み基準クロックと同一の位相、および、周
波数で、安定し同期を完了する。一方、信号REF="0"で
あれば、図1と同様に、一次、および、二次の位相同期
回路を切り替えながら、位相同期動作、データ再生動作
を行う。

【００３２】このような、位相比較器231と、位相検出
器131とを使った磁気記録再生装置の位相同期回路の制
御シーケンスは、図4に示すように、信号REFと、信号MS
ELによって決定される。信号REFは、信号RGの反転信号
であり、信号MSELは、図2と同様に、信号RGアクティブ
後、一定期間アクティブとなる信号である。このような
シーケンスとすることで、書き込み基準クロックとの位
相、周波数同期は、一次位相同期回路が動作する前に完
了しており、一次位相同期回路の欠点である読み出し信
号周波数とＶＣＯ回路の発振周波数が異なる場合に、位
相誤差が生じるといった問題もない。

【００３３】次に、上記図3における位相同期回路の他
の実施例を図11に示す。本実施例では、上述の数値変換
器232のかわりに、論理積回路342、343と、電流出力回
路３４４を設けた。論理積回路３４２、343は、信号REF
="1"の時のみ、位相比較器231の出力を電流出力回路344
に出力し、フィルタ回路133のコンデンサ134と抵抗135
に電流を流す。このような回路構成でも、書き込み基準
クロックとの位相同期回路が実現できる。とくに、本実
施例によれば、フィルタ回路133に流す電流量を、ＤＡ
回路132の電流出力範囲によらず、独立に設定できるた
め、位相同期回路の汎用性が向上する。

【００３４】次に、等密度記録を行った磁気記録再生装
置の一実施例を、図5に示す。等密度記録に適用される
位相同期回路は、内外周に応じたフィルタ回路133の周
波数特性を可変させる遮断周波数可変手段と、ループゲ
インを可変するゲイン可変手段、転送速度を可変する発
振周波数可変手段とを有する必要がある。図中、複数の
抵抗(Ｒ1、Ｒ2、Ｒ3、Ｒ4）と、選択回路240、241、24
2、243とレジスタ244により遮断周波数可変手段を構成
する。また、基準電流源250とレジスタ251にてゲイン可
変手段を構成する。さらに、基準電流源252とレジスタ2
53にて発振周波数可変手段を構成する。本実施例では、
内外周を4ゾーンに分割した場合について説明する。一
般的に、データ転送周波数は、内周で低く、逆に、外周
で高く、これに対応して、位相同期回路は、以下の様な
設定が必要となる。ＤＡ回路132の電流は、内周で小さ
く、外周で大きくする必要があり、基準電流源250はレ
ジスタ251によって対応する電流値を与える。また、フ
ィルタ回路133の遮断周波数はコンデンサ134と抵抗値Ｒ
1、Ｒ2、Ｒ3、Ｒ4で決定され、対応する抵抗を選択回路
240、241、242、243で選択する。例えば、抵抗Ｒ1が内
周に対応する抵抗であれば、選択回路240が短絡し、そ
の他の選択回路241、242、243は開放となり、コンデン
サ134と接続される。ＶＣＯ回路136の発振周波数は、内
周で低く、外周で高く設定されるため、基準電流源252
はレジスタ253によって対応する電流値を与える。この
ようなＤＡ回路132、フィルタ回路133、ＶＣＯ回路136
は、電流スイッチ141、142によって、本発明の一次形位
相同期回路による位相同期動作、二次形位相同期回路に
よるデータ再生動作ともに、先に述べたものと同様の動
作を行う。したがって、等密度記録での位相同期回路に
もそのまま本発明が適用できる。次に、ＤＡ回路132
の構成に関し、他の実施例を示し、説明する。

【００３５】図6は、一次位相同期回路のループゲイン
が外部から設定可能なＤＡ回路の構成例を示している。
図中、201はレジスタ、202は固定電流源、203は可変電
流源、204は電流選択回路を示し、図1と同一のものに
は、同符号を付した。ＤＡ回路132は、固定電流源202、
あるいは、可変電流源203の電流値を基準とし、電流ス
イッチ141、142を介して、端子FC、FRに電流を出力する
ものである。電流選択回路204は、信号MSEL="1"の時、
可変電流源203を、また、MSEL="0"の時、固定電流源202
を選択する。したがって、固定電流源202は、二次位相
同期動作時の基準電流であり、可変電流源203は、一次
位相同期動作時の基準電流である。ここで、一次位相同
期回路におけるDA回路132の基準電流は、レジスタ201に
より外部から設定できるようにしたもので、マイコン10
3等によりレジスタ201を設定し、一次位相同期回路動作
時のＤＡ回路132の電流を可変にすることができる。本
構成のＤＡ回路は、本発明の位相同期回路を含めた信号
処理回路のLSI化時に有効で、LSIのユーザが位相同期時
間を任意に設定できるため、LSIの汎用性を高めること
ができる。

【００３６】同様に、一次位相同期回路のループゲイン
が外部から設定可能なＤＡ回路の他の構成例を、図7に
示す。図中、211はＤＡ回路を示し、その他、図6と同様
のものには同符号を付した。本実施例では、２つのＤＡ
回路を設け、位相同期動作とデータ再生動作を切り替え
たときの過渡的なサンプリングクロックの位相変動を抑
える構成例である。ＤＡ回路132は、二次位相同期回路
で使用するものであって、固定電流源202により出力電
流が決定されている。一方、ＤＡ回路211は、一次位相
同期回路で使用するものであって、レジスタ201の設定
値によって設定可能な可変電流源203が接続されてお
り、マイコン103等により、外部設定が可能である。Ｄ
Ａ回路132、211で発生した電流は、電流スイッチ141、1
42によって、一次位相同期回路時、端子FRへ、二次位相
同期回路時、端子FCに出力される。このような構成をと
ることにより、ＤＡ回路は回路規模が増大してしまう
が、図6の構成のように基準電流源を切り替えないた
め、ＤＡ回路内部の電流変動がフィルタ回路に出力され
ない。したがって、位相同期動作切替時の位相変動を抑
えることができる。

【００３７】同様に、一次位相同期回路のループゲイン
が外部から設定可能なＤＡ回路の他の構成例を、図8に
示す。図中、221、222は論理積回路を示しており、その
他、図6と同一のものには同符号を付した。本実施例で
は、上述の電流スイッチ141、142のON抵抗の影響を低減
する構成である。ＤＡ回路132は、論理積回路221を介し
て位相誤差を受け、固定電流源202を基準に電流を、端
子FCに出力する。ＤＡ回路211は、論理積回路222を介し
て位相誤差を受けとり、レジスタ201の設定値により設
定可能な可変電流源203を基準に端子FRに電流を出力す
る。ここで、シーケンサ129の出力する信号MSEL="1"の
時、すなわち、一次位相同期動作時、論理積回路221の
出力は、位相誤差信号DPによらず、"0"となる。よっ
て、ＤＡ回路132の出力は、電流の入出力が発生しない
ため、端子FCは、開放状態と同じになる。一方、論理積
回路222は、位相誤差信号DPをＤＡ回路211に伝送し、端
子FRには、位相誤差に対応した電流が流れる。したがっ
て、電流スイッチ141、142がなくても同様に一次位相同
期回路の構成が実現できる。逆に、信号MSEL="0"の時
は、ＤＡ回路132が動作し、ＤＡ回路211の出力が"0"と
なるため、二次位相同期回路の構成が実現できる。

【００３８】次に、フィルタ回路133とＶＣＯ回路136と
が擬似差動特性を有し、等記録密度に対応した位相同期
回路の一実施例を図9に示す。図中、300は符号反転回
路、301は固定電流源、302は電流選択回路、303は基準
電圧、304はｇｍアンプ、305は電流加算器、306は電流
制御発振器、307は電流分配回路、308は可変電流源、30
9はレジスタを示し、他のもので同一機能のものには同
符号を付した。ＤＡ回路211は、抵抗135に流れる電流量
を制御するものであり、位相同期動作時、すなわち、一
次位相同期回路を構成する時は、レジスタ201、可変電
流源203で設定される電流を基準に動作し、データ再生
時、すなわち、二次位相同期回路を構成する時は、固定
電流源301を基準に動作する。ＤＡ回路132は、コンデン
サ134に流す電流量を制御するものであって、論理積回
路221、符号反転回路300を介して、電流分配回路307の
発生する電流を基準に動作する。論理積回路221は、デ
ータ再生動作時(信号MSEL="0")のみ位相誤差PDを符号反
転回路300に出力し、位相同期動作時(信号MSEL="1")、
出力値が"0"になるように、符号反転回路300を介して、
ＤＡ回路132に"0"を出力する。符号反転回路300は、位
相誤差DPの符号を反転してＤＡ回路132に出力するもの
である。コンデンサ134の電位は、後述するｇｍアンプ
の負側に入力されて検出されるため、符号反転回路300
により、逆極性の電流をコンデンサ134に流し、基準電
圧303に対し負の電位を制御の正方向に対応させてい
る。フィルタ回路133は、基準電圧303を基準電位とし、
コンデンサ134、抵抗135で構成される。ＶＣＯ回路136
は、端子FR、FCの電位差で発振周波数を決定するもので
あって、このうち、ｇｍアンプ304は、端子間の電位差
に応じた電流値を出力し、電流加算器305は、電流分配
回路307の電流を加算し、ＶＣＯ回路136の発振周波数を
変化させる。また、電流制御発振器306は、与えられた
電流値により、サンプリングクロックの周波数を変化さ
せる。レジスタ309に設定された可変電流源308の電流値
を電流分配回路307を介して与えられる基準電流によ
り、ＶＣＯ回路136の発振周波数は、電流加算器305で行
われ、また、ゲインは、ｇｍアンプ304、電流制御発振
器306で行われる。ここで、レジスタ309に設定される数
値は、内周、外周かを示すもので、例えば、ゾーン番号
などが挙げられる。

【００３９】以上説明した回路構成で、一次、および、
二次の位相同期回路は、以下のように動作する。

【００４０】(1)一次位相同期回路(MSEL="1") ＤＡ回路211は、レジスタ201で設定された可変電流源20
3の電流を基準に、抵抗135に発生する電圧を制御する。
ＤＡ回路132は、論理積回路221により非動作となるた
め、コンデンサ134の電位は、保持される。ＶＣＯ回路1
36の発振周波数は、端子FC、FR間の電位差で決定される
ため、位相制御は、ＤＡ回路211と抵抗135のみで行われ
る。ここで、ＤＡ回路211から流れる電流値をｉ1、抵抗
135の抵抗値をＲ、コンデンサ134の初期電圧をＶcとす
ると、ＶＣＯ回路136の入力差動電圧Ｖvcoは、数5のよ
うに表される。

【００４１】Ｖvco ＝ｉ1・Ｒ＋Ｖｃ

【数5】数5は、上述の数1と同一の式であるため、本実施例の位
相同期回路は、一次形であることがわかる。等密度記録
に対応した一次位相同期回路は、ＶＣＯ回路136のゲイ
ン、発振周波数を変化させれば良く、レジスタ309に設
定された値にしたがって、ｇｍアンプ304、電流制御発
振器306のゲインを、また、電流加算器305に加算する電
流を変化させる。具体的には、データ転送周波数が2倍
なら、ＶＣＯ回路136のゲインを2倍、発振周波数を2倍
に、それぞれ、設定する。レジスタ201は、一次位相同
期回路のゲインを微調整するためのもので、データ転送
周波数とは、無関係に設定されるものである。以上のよ
うに、等密度記録に対応した一次形位相同期回路を構成
した。

【００４２】(2)二次位相同期回路(MSEL="0") ＤＡ回路211、132ともに動作し、抵抗135、コンデンサ1
34に、位相誤差に対応した電流値が流れる。MSEL="0"の
時、位相比較器、レジスタ309の設定値によって、電流
加算器305を介して、発振周波数を変化させ、また、Ｖ
ＣＯ回路136のゲインは、ｇｍアンプ304、電流制御発振
器306によって、変化させる。

【００４３】ＤＡ回路211から流れる電流値ｉ1、ＤＡ回
路132から流れる電流値ｉ2、抵抗135の抵抗値をＲ、コ
ンデンサ134の容量をＣ、ラプラス演算子をｓとする
と、ＶＣＯ回路136の入力差動電圧Ｖvcoは、数6のよう
に表される。

【００４４】Ｖvco(ｓ) ＝ｉ1・Ｒ＋ｉ2/(ｓ・Ｃ)）

【数6】ＤＡ回路211、132の電流値ｉ1、ｉ2を数7のように示す
と、数6は、数8のように変形される。

【００４５】ｉ1 = ｋ・ｉ2

【数7】

【００４６】Ｖvco(ｓ) ＝ｉ2（ｋ・Ｒ＋1/(ｓ・Ｃ)）

【数8】数8は、抵抗値Ｒをｋ倍した点を除けば、数3と同じであ
る。したがって、本実施例の位相同期回路は、二次形で
あることがわかる。ここで、等密度記録に対応した二次
形位相同期回路は、上述したように、ゲイン可変手段、
発振周波数可変手段、遮断周波数可変手段が必要で、本
実施例の構成のうち、各手段と回路は、以下のように対
応している。ゲイン可変手段は、電流分配回路307を基
準としたＤＡ回路132と、ＶＣＯ回路136で実現してお
り、データ転送速度が2倍なら、ＤＡ回路132の電流値を
2倍、さらに、ＶＣＯ回路136のゲインを2倍とする。発
振周波数可変手段は、ＶＣＯ回路136内の電流加算器305
によって実現している。遮断周波数可変手段は、ＤＡ回
路211の基準電流を固定電流源301としたことで実現して
いる。これは、DA回路211の電流を固定し、DA回路１３
２の電流をデータ転送速度に比例させたため、数8に示
す係数ｋが、データ転送周波数に反比例する。したがっ
て、数8より、フィルタ回路133の遮断周波数は、係数ｋ
に対し反比例、すなわち、データ転送周波数に比例して
変化する。以上のように、等密度記録に対応した二次形
位相同期回路を構成した。

【００４７】以上述べたように、位相同期動作を行う一
次位相同期回路は、抵抗135にのみ電流を流し、コンデ
ンサ134の電位を固定する構成とし、論理積回路221によ
りこの動作を行っている。一方、データ再生動作を行う
二次位相同期回路は、ＤＡ回路211、132を同時に動作さ
せ、抵抗135、コンデンサ134の電位をそれぞれ制御する
ことで実現できる。

【００４８】本実施例は、等密度記録とデータ転送速度
の高速化に対応した位相同期回路に、本発明の位相同期
回路とを組み合わせた例を示したが、一次位相同期回路
を構成するために必要な回路は、非常に少なく、論理積
回路221、電流選択回路302、可変電流源203、レジスタ2
01のみであり、容易に本発明の位相同期回路を構成でき
る。

【００４９】また、本実施例では、説明の都合上、書き
込み基準クロックとの位相同期回路を省略したが、図3
のような構成で、同様に実現できる。

【００５０】次に、上述のフィルタ回路133とＶＣＯ回
路136とが擬似差動特性を有し、等記録密度に対応した
位相同期回路の他の一実施例を図10に示す。図中、321
は可変電流源、322はレジスタを示し、他の同一機能の
ものには同符号を付した。本実施例において、一次位相
同期回路は、ＤＡ回路211、抵抗135、ＶＣＯ回路136で
構成される。この時、論理積回路221は、コンデンサ134
の電位を保持するためにあり、信号MSEL="1"時、ＤＡ回
路132の電流入出力はない。一方、二次位相同期回路
は、ＤＡ回路211、132、抵抗135、コンデンサ134、ＶＣ
Ｏ回路136より構成される。本実施例では、基準電圧303
が抵抗に接続されており、一次位相同期回路を構成する
場合には、上述の動作と同一であるが、二次位相同期回
路を構成する場合には、多少、異なる。二次位相同期回
路では、ＤＡ回路132、211が同時に動作するため、抵抗
135には、ＤＡ回路132とＤＡ回路211の電流が同時に流
れる。DA回路132の電流は、データ転送周波数に比例す
るため、DA回路211を固定電流とすると、抵抗135に流れ
る電流は、データ転送速度に比例せず、フィルタ回路13
3の遮断周波数は、データ転送周波数に比例しない。こ
のため、抵抗135に流れる電流の和がデータ転送速度に
比例するように、可変電流源321、レジスタ322によっ
て、調整する。以上のような実施例でも一次形、二次形
の位相同期回路を容易に構成できる。

【００５１】以上説明したＤＡ回路の一実施例では、二
次位相同期回路の基準電流を固定して説明したが、一次
位相同期回路の基準電流を固定し、二次位相同期回路の
基準電流を可変にしても良い。この場合、本位相同期回
路を使用するユーザは、位相同期動作の位相同期時間が
固定になってしまうが、データ再生動作時の特性、つま
り、読み出し波形に混入した雑音によるサンプリングク
ロックの揺らぎ(ジッタ)を外部から制御可能となり、デ
ータ再生性能を可変にできる。

【００５２】

【発明の効果】本発明によれば、等化器の位相遅延によ
るデータ再生開始時の位相再同期が低減できる。また、
一次形位相同期回路を構成することで、位相同期動作の
高速同期が実現でき、位相同期領域（図２のPLOSYNC部
分）の削減が可能となる。これにより、磁気記録再生装
置の記憶容量向上が図れる。さらに、書き込み基準クロ
ックとの位相同期回路を設けることで、一次形位相同期
回路の定常位相誤差を低減できるため、データ再生開始
時の位相再同期が低減できる。

【図面の簡単な説明】

【図１】本発明の一実施例による磁気ディスク装置のブ
ロック図。

【図２】図1に示した位相同期回路の制御シーケンス。

【図３】本発明の他の実施例による磁気ディスク装置の
ブロック図。

【図４】図3に示した位相同期回路の制御シーケンス。

【図５】本発明の他の実施例による磁気ディスク装置の
ブロック図。

【図６】ＤＡ回路の他の実施例。

【図７】ＤＡ回路の他の実施例。

【図８】ＤＡ回路の他の実施例。

【図９】位相同期回路の他の実施例。

【図１０】位相同期回路の他の実施例。

【図１１】図３の磁気ディスク装置に示した他の位相同
期回路の実施例。

【図１２】一次形、及び、二次形位相同期回路の開ルー
プ周波数特性。

【符号の説明】

131…位相検出回路 132…ＤＡ回路 133…フィルタ回
路 134…コンデンサ 135…抵抗 136…ＶＣＯ回路 141,142…電流スイッチ

───────────────────────────────────────────────────── フロントページの続き (72)発明者平野章彦神奈川県小田原市国府津2880番地株式会社日立製作所ストレージシステム事業部内 (72)発明者斉木栄作神奈川県川崎市麻生区王禅寺1099番地株式会社日立製作所システム開発研究所内 (72)発明者星野正和東京都小平市上水本町５丁目22番１号株式会社日立マイコンシステム内 (72)発明者下川龍志東京都小平市上水本町５丁目20番１号株式会社日立製作所半導体事業部内

Claims

【特許請求の範囲】

【請求項１】信号に同期したクロック信号を生成する位
相同期システムにおいて、周波数特性が、１つの極を有
する１次位相同期装置と、２つ以上の極を有する高次位
相同期装置とを設け、該１次位相同期装置と該高次位相
同期装置とを選択して位相同期を行うことを特徴とする
位相同期システム。
【請求項２】クロック信号によって信号をサンプリング
する標本化手段と、該サンプリングされた信号から位相
を検出する位相検出手段と、該位相検出手段により検出
された位相を制御量に変換する変換手段と、周波数特性
が１つ以上の極を有するフィルタ手段と、該フィルタ手
段の出力に対応した該クロック信号を発生するクロック
発生手段を有する高次位相同期装置において、該フィル
タ手段の周波数特性が極を持たないものかまたは、１つ
以上の極を有するフィルタに切り替える選択手段を設
け、該位相検出手段、該変換手段、該選択手段によって
選択された極を持たない該フィルタ手段、該クロック発
生手段により１次位相同期装置を構成し、該位相検出手
段、該変換手段、該選択手段によって選択された１つ以
上の極を有する該フィルタ手段、該クロック発生手段に
より高次位相同期装置を構成し、該１次位相同期装置と
該高次位相同期装置とを選択して位相同期を行うことを
特徴とする位相同期システム。
【請求項３】請求項２に記載の位相同期システムにおい
て、上記１次位相同期装置を動作させたのち、上記高次
位相同期装置を動作させることを特徴とした位相同期シ
ステム。
【請求項４】請求項２に記載の位相同期システムにおい
て、基準クロックと上記クロック信号との位相差を検出
する第２の位相検出手段と、該第２の位相検出手段で検
出した位相差を上記変換手段に出力する数値変換手段と
を設け、該第２の位相検出手段、該数値変換手段、上記
変換手段、上記フィルタ手段、上記クロック発生手段に
よって構成される基準クロック位相同期システムを設け
たことを特徴とする位相同期システム。
【請求項５】請求項４に記載の位相同期システムにおい
て、上記基準クロック位相同期システムを動作させたの
ち、上記１次位相同期装置を動作させ、さらに、上記高
次位相同期装置を動作させることを特徴とした位相同期
システム。
【請求項６】請求項２に記載の位相同期システムにおい
て、上記変換手段の変換ゲインを可変にする第１の可変
手段と、上記フィルタ手段の周波数特性を可変する第２
の可変手段と、上記クロック発生手段の制御量に対する
クロック周波数の変換ゲインを可変にする第３の可変手
段を設け、上記クロック周波数の変化に対応して、該第
１、第２、第３の可変手段を連動して変化させることを
特徴とした位相同期システム。
【請求項７】請求項２に記載の位相同期システムにおい
て、上記変換手段の変換ゲインを上記選択手段の選択条
件に連動して変化させる可変手段を設けたことを特徴と
する位相同期システム。
【請求項８】請求項２に記載の位相同期システムにおい
て、上記変換手段をＯＮ／ＯＦＦ可能な第１、および、
第２の変換手段で構成し、上記選択手段に連動して、上
記１次位相同期装置が動作する場合に該第１の変換手段
のみＯＮとし、上記高次位相同期装置が動作する場合に
該第２の変換手段がＯＮになることを特徴とする位相同
期システム。
【請求項９】請求項８に記載の位相同期システムにおい
て、第１の変換手段の変換ゲインを変化させる可変手段
を設けたことを特徴とする位相同期システム。
【請求項１０】記録する情報を記録信号に変換する記録
信号処理手段と、再生する信号を再生情報に変換する再
生信号処理手段を有する信号記録再生装置において、該
再生信号処理装置に、上記請求項１、２、３、４、５、
６、７、８、９の位相同期システムを含んでいることを
特徴とする信号記録再生装置。
【請求項１１】基準クロック位相同期システムを有する
請求項１０に記載の信号記録再生装置において、上記基
準クロックが、上記記録信号処理装置の動作クロックで
あることを特徴とする信号記録再生装置。
【請求項１２】請求項１０、１１に記載の信号記録再生
装置のうち少なくとも１つを集積化した信号記録再生LS
I。
【請求項１３】情報を記録する記録媒体と、該記録媒体
への記録、及び、再生を行う制御装置を有する情報記録
再生装置において、該制御装置に請求項１０、あるい
は、１１項記載の信号記録再生装置を含むことを特徴と
する情報記録再生装置。
【請求項１４】上記位相同期システムは、複数の信号周
波数帯域に同期可能であり、該複数の信号周波数帯域に
連動して上記一次位相同期装置と高次位相同期装置の極
の周波数を変化させることを特徴とする請求項１記載の
位相同期システム。
【請求項１５】上記選択手段は、２つの電流スイッチを
有し、一方の電流スイッチを短絡させることによりフィ
ルタ手段の周波数特性が極を持たないフィルタにし、他
方の電流スイッチを短絡させることによりフィルタ手段
の周波数特性が１つ以上の極を有するフィルタに切り替
えるものであり、上記１次位相同期装置は、該選択手段
の電流スイッチの一方を短絡させることにより、位相検
出回路、ＤＡ回路、抵抗、ＶＣＯ回路で構成し、上記高
次位相同期装置は、該選択手段の電流スイッチの他方を
短絡させることにより、位相検出回路、ＤＡ回路、抵抗
とコンデンサ、ＶＣＯ回路で構成することを特徴とする
請求項２記載の位相同期システム。