JPH08125104A - リードフレームおよびそれを用いて構成された半導体装置 - Google Patents

リードフレームおよびそれを用いて構成された半導体装置

Info

Publication number
JPH08125104A
JPH08125104A JP26300994A JP26300994A JPH08125104A JP H08125104 A JPH08125104 A JP H08125104A JP 26300994 A JP26300994 A JP 26300994A JP 26300994 A JP26300994 A JP 26300994A JP H08125104 A JPH08125104 A JP H08125104A
Authority
JP
Japan
Prior art keywords
die pad
lead frame
semiconductor device
slit
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP26300994A
Other languages
English (en)
Inventor
Yukinori Tashiro
幸典 田代
Hiromichi Suzuki
博通 鈴木
Sueo Kawai
末男 河合
Kazunari Suzuki
一成 鈴木
Takafumi Nishida
隆文 西田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Microcomputer System Ltd
Hitachi Ltd
Original Assignee
Hitachi Microcomputer System Ltd
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Microcomputer System Ltd, Hitachi Ltd filed Critical Hitachi Microcomputer System Ltd
Priority to JP26300994A priority Critical patent/JPH08125104A/ja
Publication of JPH08125104A publication Critical patent/JPH08125104A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/874—On different surfaces
    • H10W72/884—Die-attach connectors and bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/931—Shapes of bond pads
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/736—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked lead frame, conducting package substrate or heat sink
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【目的】 半田リフロー時の熱応力によるパッケージク
ラックを確実に防止する。 【構成】 ダイパッド４に、ダイパッド４の厚さ方向に
貫通するように設けられたスリット８により１個の十字
形がリードフレームの平面方向に形成され、隣接するス
リット８または隣接するスリット８とダイパッド４の周
辺部とにより囲まれた四辺形状に分割されるダイパッド
における接着領域の１辺の長さを0.５ｍｍ〜2.５ｍｍと
してダイパッド４に発生する応力を分散させ、半導体チ
ップと樹脂との接着強度を大きくし、半田リフロー時に
おける樹脂のクラックを防止する。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、リードフレームおよび
それを用いて構成された半導体装置に関し、特に、樹脂
モールド形半導体装置におけるパッケージのクラック防
止に適用して有効な技術に関するものである。
【０００２】
【従来の技術】本発明者が検討したところによれば、樹
脂モールド形半導体装置に用いられるリードフレームに
おいて、リードフレーム中央部に位置する半導体チップ
を搭載するためのダイパッドは、所定の位置に十字状な
どの、いわゆるスリットを形成することにより半導体チ
ップそれ自体とモールド樹脂との接着力を高めることに
よって、半田リフロー時の樹脂モールドパッケージのク
ラックを防止していた。
【０００３】なお、リードフレームにスリットを設ける
ことについて詳しく開示されている例としては、特開昭
６３−２９３９６４号公報がある。
【０００４】
【発明が解決しようとする課題】ところが、上記のよう
なリードフレームにおけるパッケージクラックの防止技
術では、次のような問題点があることが本発明者により
見い出された。
【０００５】すなわち、ダイパッドにスリットを設けた
リードフレームでは、ダイパッドに設けたそれぞれのス
リット間の間隔の変化に伴う半導体チップと樹脂間およ
びダイパッドと樹脂間における接着強度の変化を認識し
ていない。
【０００６】それにより、充分な接着力が確保されない
ためにダイパッドと樹脂との間に界面剥離が生じてしま
い、半田リフロー時にその界面における水分が蒸発し、
内圧が上昇することによる応力が発生し、ダイパッドに
その応力が集中してしまい、パッケージにクラックが生
じる恐れがある。
【０００７】本発明の目的は、半田リフロー時の応力に
よるパッケージクラックを確実に防止するリードフレー
ムおよびそれを用いて構成された半導体装置を提供する
ことにある。
【０００８】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
【０００９】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
以下のとおりである。
【００１０】すなわち、本発明のリードフレームは、半
導体チップを搭載するダイパッドに、リードフレームの
厚さ方向に貫通した複数の孔を設け、隣接する孔の端部
または隣接する孔の端部とリードフレームの周辺部とに
より囲まれた四辺形状に分割されるダイパッドと半導体
チップとの接着領域の１辺の長さが、0.５ｍｍ〜2.５ｍ
ｍであるものである。
【００１１】また、本発明のリードフレームは、前記孔
が、リードフレームの平面方向に１個の十字形が構成さ
れる十字状またはリードフレームの平面方向に複数の十
字形が構成される多重十字状のスリットよりなるもので
ある。
【００１２】さらに、本発明のリードフレームは、前記
ダイパッドの周辺部に設けられたスリットが、ダイパッ
ドの周辺部から貫通した構造よりなるものである。
【００１３】また、本発明の半導体装置は、前記リード
フレームを用いて、たとえば樹脂モールドパッケージに
より構成されたものである。
【００１４】
【作用】上記した本発明のリードフレームおよび半導体
装置によれば、隣接する孔の端部または隣接する孔の端
部とリードフレームの周辺部とにより囲まれた四辺形状
に分割されるダイパッドと半導体チップとの接着領域の
１辺の長さが、0.５ｍｍ〜2.５ｍｍとなるリードフレー
ムの厚さ方向に貫通した複数の孔をダイパッドに設ける
ことによって、ダイパッドを分割化でき、ダイパッドに
発生する応力を効果的に分散させ、半導体チップと樹脂
との接着強度を大きくすることができる。
【００１５】また、上記した本発明のリードフレームお
よび半導体装置によれば、ダイパッドに設けた孔を十字
状または多重十字状のスリットとすることによって、半
導体チップとモールド用樹脂とを直接接着する面積をよ
り大きくし、より接着力を高めることができる。
【００１６】さらに、上記した本発明のリードフレーム
および半導体装置によれば、ダイパッドの周辺部に設け
られたスリットをダイパッドの周辺部から貫通した構造
とすることにより、ダイパッドに発生する応力をより効
果的に分散させることができ、一層半導体チップとモー
ルド用樹脂との接着力を大きくすることができる。
【００１７】それにより、ダイパッドに発生する応力を
分散させ且つ半導体チップと樹脂との接着力を大きくで
きるので、半導体装置の半田リフロー時におけるパッケ
ージクラックを確実に防止することができる。
【００１８】
【実施例】以下、本発明の実施例を図面に基づいて詳細
に説明する。
【００１９】（実施例１）図１は、本発明の実施例１に
よるリードフレームを用いて構成された半導体装置の要
部断面図、図２は、本発明の実施例１によるリードフレ
ームにおけるダイパッドの拡大平面図である。
【００２０】本実施例１において、半導体装置１は、リ
ードフレーム２の中央部に半導体チップ３を搭載するた
めの平坦部であるダイパッド４が位置しており、そのダ
イパッド４上に半導体チップ３がシリコーンゴムなどの
所定の接着材５により接着されている。
【００２１】また、半導体チップ３の電極部（図示せ
ず）は、リードフレーム２の外部接続用のリード６とボ
ンディングワイヤ７により電気的に接続されている。
【００２２】さらに、ダイパッド４には、ダイパッド４
の厚さ方向に貫通するように設けられたスリット（孔）
８により１個の十字形がダイパッド４の平面方向に形成
されている。
【００２３】そして、図２に示すように、隣接するスリ
ット８の端部とダイパッド４の周辺部とにより囲まれた
四辺形状に分割されるダイパッド４における接着領域
（ハッチングにより示された部分）の１辺の長さは、0.
５ｍｍ〜2.５ｍｍとなっている。なお、図２に示すハッ
チング部分は断面を示すものではない。
【００２４】また、半導体装置１の半導体チップ３が位
置するキャビティ部には、樹脂９によりモールドされた
パッケージが成形されている。
【００２５】さらに、ダイパッド４のスリット８は、リ
ードフレーム２を形成する原画であるマスクに基づいて
エッチングを行い、不要な金属部分を腐食させることに
よって形成する。また、エッチングによりスリット８を
形成する以外に、プレス加工によって成形するようにし
てもよい。
【００２６】次に、本実施例の作用について説明する。
【００２７】ダイパッド４上に半導体チップ３が接着材
５によって接着され、ボンディングワイヤ７によって半
導体チップ３の電極部とリード６とが電気的に接続さ
れ、次工程の樹脂モールド工程において、パッケージが
樹脂モールドされ、半導体チップ３がパッケージ封止さ
れる。
【００２８】そして、隣接するスリット８の端部とダイ
パッド４の周辺部とにより囲まれた四辺形状に分割され
るダイパッド４における接着領域、すなわち図２におけ
るハッチングにより示された部分の１辺の長さを、0.５
ｍｍ〜2.５ｍｍとしてダイパッド４を分割化することに
よって、ダイパッド４に発生する応力を効果的に分散さ
せ、半導体チップ３とダイパッド４との接着面積を大き
くできる。
【００２９】それにより、本実施例１によれば、ダイパ
ッド４に発生する応力を効果的に分散させ且つ半導体チ
ップ３と樹脂９との接着面積を大きくし、接着強度を大
きくすることによって、半田リフロー時に応力が掛かっ
ても樹脂９のクラックを防止することができる。
【００３０】また、本実施例１では、複数のスリット８
により１個の十字形を構成したダイパッド４であった
が、図３（ａ),（ｂ）に示すように、ダイパッド４の平
面方向に複数の十字形を構成する多重十字状のスリット
（孔）８ａ，８ｂを設けてもよい。
【００３１】この場合も、隣接するスリット８ａの端部
および隣接するスリット８ａ端部とダイパッド４の周辺
部または隣接するスリット８ｂの端部および隣接するス
リット８ｂの端部と隣接するスリット４の周辺部とによ
り囲まれた四辺形状に分割されるダイパッドにおける接
着領域（図３（ａ),（ｂ）のハッチング部分）の１辺の
長さを0.５ｍｍ〜2.５ｍｍとする。
【００３２】それにより、ダイパッド４に発生する応力
を効果的に分散させ且つ半導体チップ３と樹脂９とが非
常に良好な接着強度を得ることができるので、半田リフ
ロー時における樹脂９のクラックを防止することができ
る。
【００３３】なお、この場合においても、図３（ａ),
（ｂ）に示すハッチング部分は断面を示すものではな
い。
【００３４】（実施例２）図４は、本発明の実施例２に
よるリードフレームにおけるダイパッドの拡大底面図で
ある。
【００３５】本実施例２においては、１個の十字形がダ
イパッド４の平面方向に複数のスリット（孔）８ｃによ
って形成されており、そのスリット８ｃにおける一方の
端部は、ダイパッド４のそれぞれの周辺部まで貫通した
状態となっている。
【００３６】また、このダイパッド４のスリット８ｃ
も、前記実施例１と同様に、エッチングまたはプレス加
工によって形成する。そして、ダイパッド４に設けられ
たスリット８ｃ部分には、半導体チップ３と樹脂９とが
直接接着することになる。
【００３７】さらに、この場合においても、隣接するス
リット８ｃの端部とダイパッド４の周辺部とにより囲ま
れ分割されたダイパッド４における接着領域である四辺
形の１辺の長さ、すなわち図４におけるハッチングによ
り示された四辺形の１辺の長さを0.５ｍｍ〜2.５ｍｍと
してダイパッド４を分割化することによって、ダイパッ
ド４に発生する応力をより効果的に分散させ、半導体チ
ップ３とダイパッド４との接着面積を一層大きくするこ
とができる。なお、図４に示すハッチング部分は断面を
示すものではない。
【００３８】それにより、本実施例２によれば、ダイパ
ッド４に設けられた一方の端部がダイパッド４のそれぞ
れの周辺部まで貫通したスリット８ｃにより、半導体チ
ップ３と樹脂９とを直接接着する面積をより大きくする
ことができ、一層強い充分な接着強度を得ることができ
るので、半田リフロー時に応力が掛かっても樹脂（図示
せず）のクラックを防止することができる。
【００３９】また、本実施例２でも、複数のスリット８
ｃにより１個の十字形を構成したダイパッド４であった
が、図５（ａ),（ｂ）に示すように、複数のスリット
（孔）８ｄ，８ｅによりダイパッド４の平面方向に複数
の十字形を構成する多重十字状のダイパッド４を設ける
ようにしてもよい。
【００４０】この場合においても、隣接するスリット８
ｄの端部および隣接するスリット８ｄ端部とダイパッド
４の周辺部または隣接するスリット８ｅの端部および隣
接するスリット８ｅとスリット４の周辺部とにより囲ま
れた四辺形状に分割されるダイパッドにおける接着領域
（図５（ａ),（ｂ）のハッチング部分）の１辺の長さを
0.５ｍｍ〜2.５ｍｍとする。
【００４１】それによって、ダイパッド４に発生する応
力を効果的に分散させ且つ半導体チップ３と樹脂（図示
せず）とが非常に良好な接着強度を得ることができるの
で、半田リフロー時における樹脂９のクラックを防止す
ることができる。
【００４２】さらに、ここでも、図５（ａ),（ｂ）に示
すハッチング部分は断面を示すものではない。
【００４３】以上、本発明者によってなされた発明を実
施例に基づき具体的に説明したが、本発明は前記実施例
に限定されるものではなく、その要旨を逸脱しない範囲
で種々変更可能であることはいうまでもない。
【００４４】たとえば、前記実施例１，２においては、
スリット８〜８ｅによって、ダイパッド４における平面
方向に１個または複数個の十字形を構成していたが、図
６に示すように、三角形状の孔８ｆや六角形状の孔８ｇ
を、十字形を構成せずにダイパッド４に設けるようにし
てもよい。
【００４５】この場合であっても、隣接するスリット８
ｆの端部および隣接するスリット８ｆ端部とダイパッド
４の周辺部または隣接するスリット８ｇの端部および隣
接するスリット８ｇと隣接するスリット４の周辺部とに
より囲まれた四辺形状に分割されるダイパッドにおける
接着領域（図６のハッチング部分）の１辺の長さを0.５
ｍｍ〜2.５ｍｍとする。
【００４６】それにより、ダイパッド４に発生する応力
を効果的に分散させ且つ半導体チップ３と樹脂（図示せ
ず）とが非常に良好な接着強度を得ることができるの
で、半田リフロー時における樹脂９のクラックを防止す
ることができる。また、この場合も、図６に示すハッチ
ング部分は断面を示すものではない。
【００４７】
【発明の効果】本願によって開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
以下のとおりである。
【００４８】（１）本発明によれば、隣接する孔または
隣接する孔とダイパッドのそれぞれの周辺部とにより囲
まれた四辺形状に分割されるダイパッドにおける接着領
域の１辺の長さを0.５ｍｍ〜2.５ｍｍとすることによ
り、ダイパッドに発生する応力を効果的に分散させるこ
とができ、半導体チップと樹脂との接着強度を大きくで
きる。
【００４９】（２）また、本発明では、ダイパッドに設
けた孔を十字状または多重十字状のスリットとすること
によって、半導体チップとモールド用の樹脂とを直接接
着する面積をより大きくし、より接着力を高めることが
できる。
【００５０】（３）さらに、本発明においては、周辺部
に近いスリットの端部をダイパッドの周辺部から貫通さ
せることによってダイパッドに発生する応力をより効果
的に分散させることができ、半導体チップとモールド用
の樹脂とを直接接着する面積をより一層大きくし、より
一層接着力を高めることができる。
【００５１】（４）また、本発明によれば、上記（１）
〜（３）により、半導体装置の半田リフロー時における
パッケージクラックを確実に防止でき、半導体装置の信
頼性が向上する。
【図面の簡単な説明】
【図１】本発明の実施例１によるリードフレームを用い
て構成された半導体装置の要部断面図である。
【図２】本発明の実施例１によるリードフレームにおけ
るダイパッドの拡大平面図である。
【図３】（ａ),（ｂ）は、それぞれ本発明の他の実施例
によるリードフレームにおけるダイパッドの拡大平面図
である。
【図４】本発明の実施例２によるリードフレームにおけ
るダイパッドの拡大底面図である。
【図５】（ａ),（ｂ）は、本発明のさらに他の実施例に
よるリードフレームにおけるダイパッドの拡大平面図で
ある。
【図６】本発明のさらに他の実施例によるリードフレー
ムにおけるダイパッドの拡大平面図である。
【符号の説明】
１ 半導体装置 ２ リードフレーム ３ 半導体チップ ４ ダイパッド ５ 接着材 ６ リード ７ ボンディングワイヤ ８〜８ｅ スリット（孔） ８ｆ 孔 ８ｇ 孔 ９ 樹脂
───────────────────────────────────────────────────── フロントページの続き (72)発明者 河合 末男 東京都小平市上水本町５丁目20番１号 株 式会社日立製作所半導体事業部内 (72)発明者 鈴木 一成 東京都小平市上水本町５丁目22番１号 株 式会社日立マイコンシステム内 (72)発明者 西田 隆文 東京都小平市上水本町５丁目22番１号 株 式会社日立マイコンシステム内

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】 半導体チップを搭載するダイパッドに、
    リードフレームの厚さ方向に貫通した複数の孔を設け、
    隣接する前記孔の端部または隣接する前記孔の端部と前
    記ダイパッドの周辺部とにより囲まれ、四辺形状に分割
    される前記ダイパッドにおける接着領域の１辺の長さ
    が、0.５ｍｍ〜2.５ｍｍであることを特徴とするリード
    フレーム。
  2. 【請求項２】 前記孔が、前記リードフレームの平面方
    向に１個の十字形が構成される十字状または前記リード
    フレームの平面方向に複数の十字形が構成される多重十
    字状のスリットよりなることを特徴とする請求項１記載
    のリードフレーム。
  3. 【請求項３】 前記ダイパッドの周辺部に設けられたス
    リットが、前記ダイパッドの周辺部から貫通した構造よ
    りなることを特徴とする請求項２記載のリードフレー
    ム。
  4. 【請求項４】 請求項１，２または３記載のリードフレ
    ームを用いて構成された半導体装置であって、樹脂モー
    ルドパッケージにより封止された樹脂モールド形半導体
    装置であることを特徴とする半導体装置。
JP26300994A 1994-10-27 1994-10-27 リードフレームおよびそれを用いて構成された半導体装置 Withdrawn JPH08125104A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP26300994A JPH08125104A (ja) 1994-10-27 1994-10-27 リードフレームおよびそれを用いて構成された半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP26300994A JPH08125104A (ja) 1994-10-27 1994-10-27 リードフレームおよびそれを用いて構成された半導体装置

Publications (1)

Publication Number Publication Date
JPH08125104A true JPH08125104A (ja) 1996-05-17

Family

ID=17383630

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26300994A Withdrawn JPH08125104A (ja) 1994-10-27 1994-10-27 リードフレームおよびそれを用いて構成された半導体装置

Country Status (1)

Country Link
JP (1) JPH08125104A (ja)

Similar Documents

Publication Publication Date Title
KR100294719B1 (ko) 수지밀봉형 반도체장치 및 그 제조방법, 리드프레임
JP2569939B2 (ja) 樹脂封止型半導体装置
JP2931741B2 (ja) 半導体装置
JP3046024B1 (ja) リ―ドフレ―ムおよびそれを用いた樹脂封止型半導体装置の製造方法
JPH0815193B2 (ja) 半導体装置及びこれに用いるリードフレーム
JP2000307049A (ja) リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法
JPH088388A (ja) リードフレームおよびそれを用いて構成された半導体装置
JPH0823068A (ja) リードフレームおよびそれを用いて構成された半導体装置
JP2000082759A (ja) Ｂｇａ型半導体装置の製造方法、ｂｇａ型半導体装置用ｔａｂテ―プおよびｂｇａ型半導体装置
JP3575945B2 (ja) 半導体装置の製造方法
JPS611042A (ja) 半導体装置
JP2890635B2 (ja) 半導体装置
JPH06132442A (ja) 半導体装置およびその製造方法
JPS63120431A (ja) 電力用半導体装置
JP2003007933A (ja) 樹脂封止型半導体装置
JPH01186662A (ja) 半導体装置用リードフレーム
JPH0992757A (ja) 半導体装置
JPS63239852A (ja) 半導体装置
JPH05211250A (ja) 樹脂封止型半導体装置
JPH02202042A (ja) 樹脂封止型半導体装置
WO2022202242A1 (ja) 半導体装置、および、半導体装置の製造方法
JPH09223767A (ja) リードフレーム
JP2001024137A (ja) リードフレーム及び半導体装置
JPH09139457A (ja) 半導体装置およびその製造に用いるリードフレーム
JPH0310670Y2 (ja)

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20020115