JPS63120431A - 電力用半導体装置 - Google Patents
電力用半導体装置Info
- Publication number
- JPS63120431A JPS63120431A JP61268207A JP26820786A JPS63120431A JP S63120431 A JPS63120431 A JP S63120431A JP 61268207 A JP61268207 A JP 61268207A JP 26820786 A JP26820786 A JP 26820786A JP S63120431 A JPS63120431 A JP S63120431A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- heat generating
- trapezoidal
- directly below
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/30—Die-attach connectors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/117—Shapes of semiconductor bodies
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/073—Connecting or disconnecting of die-attach connectors
- H10W72/07321—Aligning
- H10W72/07327—Aligning involving guiding structures, e.g. spacers or supporting members
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/541—Dispositions of bond wires
- H10W72/5445—Dispositions of bond wires being orthogonal to a side surface of the chip, e.g. parallel arrangements
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
- H10W72/874—On different surfaces
- H10W72/884—Die-attach connectors and bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/931—Shapes of bond pads
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
- H10W90/736—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked lead frame, conducting package substrate or heat sink
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
Landscapes
- Die Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は電力用半導体素子の熱放散を良好に、かつダイ
ボンディングの精度の向上に効果にある電力用半導体装
置に関する。
ボンディングの精度の向上に効果にある電力用半導体装
置に関する。
第3図の断面図に示す従来の電力用半導体装置において
半導体素子は、素子表面の反対側に施こされた人U又は
Ag系のメタル層と鉛系の半田層を介在して放熱用タブ
に接続されている。
半導体素子は、素子表面の反対側に施こされた人U又は
Ag系のメタル層と鉛系の半田層を介在して放熱用タブ
に接続されている。
最近の電力用半導体素子はよシ高電力化の要請によシ、
半導体素子サイズの大型化並びに、熱放散を良くするた
めの半導体素子厚の薄化の傾向にある。この一つの方策
として、従来、一般に使用されている素子全体の厚さ1
20〜160μmに対して、最近基板厚さを極端に50
μm程度に薄くして残シを素子強度を保つためにAu又
はAg系のメタルで50μm厚にする方策が使用されて
いるが、基板とAu又はAg系のメタル層の熱膨張率の
差によシ半導体素子にクラックが入シやずいという欠点
がある。
半導体素子サイズの大型化並びに、熱放散を良くするた
めの半導体素子厚の薄化の傾向にある。この一つの方策
として、従来、一般に使用されている素子全体の厚さ1
20〜160μmに対して、最近基板厚さを極端に50
μm程度に薄くして残シを素子強度を保つためにAu又
はAg系のメタルで50μm厚にする方策が使用されて
いるが、基板とAu又はAg系のメタル層の熱膨張率の
差によシ半導体素子にクラックが入シやずいという欠点
がある。
上述した従来の熱放散を良くするために、半導体素子全
体の厚さを薄くするのに対し、本発明は半導体素子の発
熱部属下の基板抵抗を低減するためその部分の基板を薄
くシ、かつ放熱用タブに対しては薄くなった基板との熱
放散を良くするため放熱用タブ表面に台形状の凹起を設
けるという独創的内容を有する。
体の厚さを薄くするのに対し、本発明は半導体素子の発
熱部属下の基板抵抗を低減するためその部分の基板を薄
くシ、かつ放熱用タブに対しては薄くなった基板との熱
放散を良くするため放熱用タブ表面に台形状の凹起を設
けるという独創的内容を有する。
本発明では半導体素子の発熱部直下部分で素子表面と反
対側から素子基板を台形状にえぐシとり、−方、放熱用
タブには、前述のえぐり取られた半導体素子が放熱用タ
ブと熱放散よく接続される様に、台形状の凸起部を有し
ている。
対側から素子基板を台形状にえぐシとり、−方、放熱用
タブには、前述のえぐり取られた半導体素子が放熱用タ
ブと熱放散よく接続される様に、台形状の凸起部を有し
ている。
次に、本発明を実施例により説明する。
第1図は本発明の実施例1の封止樹脂を省略し7た平面
図と断面図である。図において約45°の傾斜の台形状
を有した放熱用タブ4の上面に丁度、重なる様に、半田
等3を介して、発熱源2の直下で台形状にえぐられた半
導体素子1がダイボンディングされ、半導体素子1の電
極と外部リード5との間は金属細線6で接続されている
。
図と断面図である。図において約45°の傾斜の台形状
を有した放熱用タブ4の上面に丁度、重なる様に、半田
等3を介して、発熱源2の直下で台形状にえぐられた半
導体素子1がダイボンディングされ、半導体素子1の電
極と外部リード5との間は金属細線6で接続されている
。
第2図は本発明の実施例2の断面図である。
半導体素子に複数個の発熱源2を大電力用半導体装置に
おいては、発熱源から、放熱用タブまでの厚さは台形状
の大きさを変えることにより、任意に送べるため、半導
体素子の熱分布を均一にすることが容易である。
おいては、発熱源から、放熱用タブまでの厚さは台形状
の大きさを変えることにより、任意に送べるため、半導
体素子の熱分布を均一にすることが容易である。
上述の通や、本発明は、半導体素子の発熱部直下の基板
厚を薄くすることが出来るため、熱放散が大巾に向上し
、かつ半導体素子の厚さは発熱部以外の周辺部で、従来
と変らないので半導体素子のダイボンディング時のクラ
ックが防止できる。
厚を薄くすることが出来るため、熱放散が大巾に向上し
、かつ半導体素子の厚さは発熱部以外の周辺部で、従来
と変らないので半導体素子のダイボンディング時のクラ
ックが防止できる。
又、台形状の放熱用タブにより、半導体素子と放熱用タ
ブとのダイボンディング位置精度も大巾に向上し、後工
程のダイボンディング工程の作業能率向上に良い効果を
与えることが出来る5、
ブとのダイボンディング位置精度も大巾に向上し、後工
程のダイボンディング工程の作業能率向上に良い効果を
与えることが出来る5、
第1図(au本発明の実施例1の封止樹脂を省略した平
面図、同図ω)は断面図で第2図は実施例2の封止樹脂
を省略した断面図である。第3図は従来の電力用半導体
装置の封止樹脂を省略した断面図である。 1・・・・・・半導体素子、2・・・・・・発熱源、3
・・・・・・半田、4・・・・・・放熱用タブ、5・・
・・・・外部リード、6・・・・・・金属細線、7・・
・・・・A u o r A g系のメタル層。 一某 l 閲
面図、同図ω)は断面図で第2図は実施例2の封止樹脂
を省略した断面図である。第3図は従来の電力用半導体
装置の封止樹脂を省略した断面図である。 1・・・・・・半導体素子、2・・・・・・発熱源、3
・・・・・・半田、4・・・・・・放熱用タブ、5・・
・・・・外部リード、6・・・・・・金属細線、7・・
・・・・A u o r A g系のメタル層。 一某 l 閲
Claims (1)
- 半導体素子の発熱部直下に、素子表面の反対側から台形
状の凹起部を有する半導体素子と、この半導体素子が塔
載された台形状の凸起部を有する放熱用タブと、前記半
導体素子の電極と外部リード間を接続する金属細線と、
前記半導体素子を包覆する封止樹脂体とからなる電力用
半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61268207A JPS63120431A (ja) | 1986-11-10 | 1986-11-10 | 電力用半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61268207A JPS63120431A (ja) | 1986-11-10 | 1986-11-10 | 電力用半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63120431A true JPS63120431A (ja) | 1988-05-24 |
Family
ID=17455407
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61268207A Pending JPS63120431A (ja) | 1986-11-10 | 1986-11-10 | 電力用半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63120431A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02254732A (ja) * | 1989-03-28 | 1990-10-15 | Nec Ic Microcomput Syst Ltd | 半導体集積回路 |
| US5202288A (en) * | 1990-06-01 | 1993-04-13 | Robert Bosch Gmbh | Method of manufacturing an electronic circuit component incorporating a heat sink |
| WO1994023454A1 (en) * | 1993-03-31 | 1994-10-13 | Siemens Components, Inc. | A pedestal lead frame for supporting a semiconductor chip |
| US5693572A (en) * | 1993-12-20 | 1997-12-02 | Sgs-Thomson Microelectronics, Inc. | Ball grid array integrated circuit package with high thermal conductivity |
| JP2009286092A (ja) * | 2008-06-02 | 2009-12-10 | Nippon Steel Corp | 機器筐体 |
| JP2024136863A (ja) * | 2023-03-24 | 2024-10-04 | 株式会社東芝 | 半導体装置 |
-
1986
- 1986-11-10 JP JP61268207A patent/JPS63120431A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02254732A (ja) * | 1989-03-28 | 1990-10-15 | Nec Ic Microcomput Syst Ltd | 半導体集積回路 |
| US5202288A (en) * | 1990-06-01 | 1993-04-13 | Robert Bosch Gmbh | Method of manufacturing an electronic circuit component incorporating a heat sink |
| US5345106A (en) * | 1990-06-01 | 1994-09-06 | Robert Bosch Gmbh | Electronic circuit component with heat sink mounted on a lead frame |
| WO1994023454A1 (en) * | 1993-03-31 | 1994-10-13 | Siemens Components, Inc. | A pedestal lead frame for supporting a semiconductor chip |
| US5506425A (en) * | 1993-03-31 | 1996-04-09 | Siemens Components, Inc. | Semiconductor device and lead frame combination |
| US5693572A (en) * | 1993-12-20 | 1997-12-02 | Sgs-Thomson Microelectronics, Inc. | Ball grid array integrated circuit package with high thermal conductivity |
| JP2009286092A (ja) * | 2008-06-02 | 2009-12-10 | Nippon Steel Corp | 機器筐体 |
| JP2024136863A (ja) * | 2023-03-24 | 2024-10-04 | 株式会社東芝 | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7586180B2 (en) | Semiconductor packaging device comprising a semiconductor chip including a MOSFET | |
| JPH08116016A (ja) | リードフレーム及び半導体装置 | |
| JP4408475B2 (ja) | ボンディングワイヤを採用しない半導体装置 | |
| JP2501246B2 (ja) | 半導体装置 | |
| JPH05335474A (ja) | 樹脂封止半導体装置 | |
| JPS62241355A (ja) | 半導体装置 | |
| JP3655338B2 (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| JP2000196005A (ja) | 半導体装置 | |
| JPH05121462A (ja) | 半導体装置の製造方法 | |
| JP3847432B2 (ja) | 樹脂封止半導体装置及びその製造方法 | |
| JP3506341B2 (ja) | 半導体装置 | |
| JP2582534B2 (ja) | 半導体装置の製造方法 | |
| JPH0498861A (ja) | 樹脂封止型半導体装置 | |
| JP2003133505A (ja) | 半導体装置 | |
| JPH09223767A (ja) | リードフレーム | |
| JPH0720921Y2 (ja) | 樹脂密封型半導体装置 | |
| JP2000100864A (ja) | 半導体装置及びその組立体 | |
| JPH08306744A (ja) | 電子部品 | |
| KR100252862B1 (ko) | 반도체 패키지 및 그의 제조방법 | |
| JPS607750A (ja) | 絶縁型半導体装置 | |
| JPS6218054Y2 (ja) | ||
| JPS635253Y2 (ja) | ||
| JPH01235358A (ja) | 半導体装置 | |
| JPH1117068A (ja) | 樹脂封止半導体装置 | |
| JPH0294688A (ja) | 半導体レーザ |