JPH08147176A - 不正割り込み要求信号検出回路 - Google Patents

Abstract

(57)【要約】 【目的】 出力された後に直ちに無出力となる不正な割
り込み要求信号によるプロセッサ回路の誤動作を防止す
る。 【構成】 各外部機器２1 〜２4 から各々出力される各
割り込み要求信号ａ〜ｄをプロセッサ回路１からの割り
込み許可信号ｅの変化時にフリップフロップ回路３に保
持し、各割り込み要求信号の出力に対し割り込み許可信
号が出力された時にフリップフロップ回路３内に割り込
み要求信号が保持されているか否かを検出して、保持さ
れていない場合はプロセッサ回路の割込端子ＮＭＩを介
しプロセッサ回路へ不正割り込み要求の旨を通知する。
この結果、不正な割り込み要求信号によるプロセッサ回
路の誤動作を防止できる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、プロセッサ回路と複数
の外部機器とからなる装置において、外部機器からプロ
セッサ回路に割り込み要求信号を送出してデータ伝送を
行う際の不正割り込み要求信号を検出する検出回路に関
する。

【０００２】

【従来の技術】複数の外部機器と１つのプロセッサ回路
とが割り込み要求信号に基づいてデータ伝送を行うこの
種のシステムの一例は、図３に示すような構成となって
いる。同図において、１はプロセッサ回路、２1 〜２4
はそれぞれ外部機器を示す。ここで、各外部機器２1 〜
２4 がプロセッサ回路１とデータ伝送を行う際に発生す
る各割り込み要求信号ａ〜ｄを伝達する信号線は、プロ
セッサ回路１の各割込入力端子ＩＮＴ０〜ＩＮＴ３に各
個に接続されている。また、各割り込み要求信号ａ〜ｄ
に対し割り込み許可信号を発生するプロセッサ回路１の
割込許可出力端子ＩＮＴＡ（バー）は、各外部機器２1
〜２4 と共通に接続されている。

【０００３】そして、プロセッサ回路１がプログラムを
実行中に、例えば外部機器２1 がプロセッサ回路１とデ
ータの送受信を行う必要が生じると、外部機器２1 は割
込入力端子ＩＮＴ０を介して割り込み要求信号ａをプロ
セッサ回路１へ送出する。するとプロセッサ回路１は、
実行中のプログラムを直ちに中断して割り込み処理に入
り、割込許可出力端子ＩＮＴＡから割り込み許可信号ｅ
を出力する。その後、この割り込み処理の中で図示しな
いバスを介して外部機器２1 とデータ送受信を行う。

【０００４】

【発明が解決しようとする課題】しかしこのような方式
では、例えば外部機器２1 が割り込み要求信号を出力し
た後に直ちにその要求信号が無出力となると、プロセッ
サ回路１では割り込み処理に移行するものの、その割り
込み要求信号がどの外部機器から出力されたかを認識す
ることができない。従って、この場合プロセッサ回路１
は外部機器２1 以外の外部機器から割り込み要求が発生
したものと誤認識して、データ送受信の要求の無い例え
ば外部機器２2 とデータ送受信処理を行うという、誤っ
た割り込み処理を実行してしまい、以降正常な処理を行
うことができないという問題を生じている。従って本発
明は、出力された後に直ちに無出力となる不正割り込み
要求信号によるプロセッサ回路の誤動作を防止すること
を目的とする。

【０００５】

【課題を解決するための手段】このような課題を解決す
るために本発明は、複数の外部機器と、各外部機器から
出力される割り込み要求信号に対し割り込み許可信号を
返送して各外部機器とデータ伝送を行うプロセッサ回路
とからなる装置において、各外部機器から出力される各
割り込み要求信号を割り込み許可信号の変化時に保持す
る第１の保持手段と、各割り込み要求信号の出力に対し
て割り込み許可信号が出力された時に第１の保持手段の
割り込み要求信号の保持の有無を検出する検出手段と、
検出手段の無検出出力に応じプロセッサ回路に対し不正
割り込み要求として通知する通知手段とを設けたもので
ある。また、各外部機器から出力される各割り込み要求
信号を各個に記憶すると共に読み出し動作が行われるま
でこの記憶内容を保持する第２の保持手段を設け、プロ
セッサ回路は不正割り込み要求が通知されたときに第２
の保持手段から割り込み要求信号を読み出すようにした
ものである。

【０００６】

【作用】各外部機器からそれぞれ出力される各割り込み
要求信号を割り込み許可信号の変化時に第１の保持手段
に保持し、各割り込み要求信号の出力に対しプロセッサ
回路から割り込み許可信号が出力された時に第１の保持
手段内に割り込み要求信号が保持されているか否かを検
出して、保持されていない場合はプロセッサ回路に対し
不正割り込み要求の旨を通知する。この結果、各外部機
器から出力された後に直ちに無出力となるような不正割
り込み要求信号が的確に検出されてプロセッサ回路に伝
達され、従ってプロセッサ回路の誤動作を確実に防止す
ることができる。また、各外部機器から出力される各割
り込み要求信号を各個に第２の保持手段に保持し、不正
割り込み要求が通知された場合は、プロセッサ回路は第
２の保持手段の内容を読み出して入力する。この結果、
不正割り込み要求信号の発生源を容易に検出できる。

【０００７】

【実施例】以下、本発明について図面を参照して説明す
る。図１は本発明に係る不正割り込み要求信号検出回路
の一実施例を示すブロック図である。同図において、１
はプロセッサ回路、２1 〜２4 は外部機器であり、これ
らは図３に示す従来回路と同様である。この他、本実施
例回路には、フリップフロップ回路（Ｆ／Ｆ）３（第１
の保持手段）、オア回路４（検出手段，通知手段）、フ
リップフロップ回路５〜８（第２の保持手段）、立上り
検出部９、及びレジスタ回路１０が設けられている。

【０００８】ところで、各外部機器２1 〜２4 では、プ
ロセッサ回路１とデータの送受信を行う場合は、それぞ
れ割り込み要求信号ａ〜ｄをプロセッサ回路１へ出力し
てデータを送受信するような構成となっている。即ち、
例えば外部機器２1 がプロセッサ回路１とデータの送受
信を行う必要が生じると、外部機器２1 は割込入力端子
ＩＮＴ０を介して割り込み要求信号ａをプロセッサ回路
１へ送出する。するとプロセッサ回路１は、実行中のメ
インプログラムを直ちに中断して割り込み処理に入り、
割込許可出力端子ＩＮＴＡ（バー）から割り込み許可信
号ｅを出力する。その後、プロセッサ回路１は、割り込
み処理の中でデータバスを介し外部機器２1 とデータ送
受信を行い、これの終了後メインプログラムに復帰す
る。

【０００９】しかし、外部機器２1 から出力された割り
込み要求信号ａが直ちに無出力となるような場合は、プ
ロセッサ回路１ではその割り込み要求信号がどの外部機
器から出力されたかを認識することができない。従っ
て、出力された割り込み要求信号はプロセッサ回路１が
割り込み許可信号ｅを出力するまでの間、保持されなけ
れば、以降プロセッサ回路１では正常な処理が行えなく
なるという問題がある。このため本実施例回路では、割
り込み許可信号が出力されるまでの間に無出力となる不
正な割り込み要求信号を検出してプロセッサ回路１に通
知することで、プロセッサ回路１の誤動作を防止する。

【００１０】以下、図１を用い本実施例回路の要部動作
を説明する。図１において、まず、フリップフロップ回
路３では、プロセッサ回路１から割り込み許可信号ｅが
出力された時に各外部機器２1 〜２4 から各割り込み要
求信号ａ〜ｄが出力されていれば、この割り込み許可信
号ｅの立ち下がり（インバータ回路１１を介しているの
でその反転信号）で各割り込み要求信号ａ〜ｄを記憶す
る。フリップフロップ回路３に記憶された各割り込み要
求信号は、プロセッサ回路１からの割り込み許可信号ｅ
の立ち上がりにより出力されオア回路４へ送出される。

【００１１】即ち、いま各割り込み要求信号ａ〜ｄを各
々「Ｈ」レベルの信号とし、これらの各割り込み要求信
号の何れかが何れかの外部機器からプロセッサ回路１及
びフリップフロップ回路３へ出力され、かつ、この時点
でプロセッサ回路１からの割り込み許可信号ｅが立ち下
がれば、この「Ｈ」レベルの割り込み要求信号はフリッ
プフロップ回路３内に記憶される。続いて、この割り込
み許可信号ｅが立ち上がれば、記憶されている「Ｈ」レ
ベルの割り込み要求信号はオア回路４へ送出され、オア
回路４から「Ｈ」レベルの信号が出力される。従ってこ
の場合は割り込み要求信号が割り込み許可信号ｅを出力
するまでの間保持されているということでプロセッサ回
路１は正規に動作し対応の外部機器とデータ伝送を行
う。

【００１２】一方、出力された割り込み要求信号が割り
込み許可信号ｅの立ち下がり時点まで保持されていない
場合は、フリップフロップ回路３内には「Ｈ」レベルの
割り込み要求信号は記憶されない。従って、続く割り込
み許可信号ｅの立ち上がりでフリップフロップ回路３内
の割り込み要求信号を読み出しオア回路４へ送出して
も、オア回路４の出力は「Ｈ」レベルを維持できずに
「Ｈ」レベルから「Ｌ」レベルに変化する。この場合、
この「Ｌ」レベル信号はアラーム信号ｆとして外部アラ
ーム端子ＡＬＭ（バー）へ出力される一方、プロセッサ
回路１の割込端子ＮＭＩ（ノンマスカブル・インタラプ
ト）へ出力される。

【００１３】この結果、プロセッサ回路１では、割込端
子ＮＭＩに「Ｈ」レベルから「Ｌ」レベルに変化する信
号が入力され、上述したデータ伝送を行うための割り込
み処理とは異なる不正な割り込み要求信号を検出するた
めの割り込み処理が起動される。プロセッサ回路１は起
動された割り込み処理の中で、不正な割り込み要求信号
が出力されたことを認識し、この場合は外部機器とはデ
ータ伝送を行わなわずに、メインプログラムに復帰す
る。

【００１４】また、各外部機器２1 〜２4 から出力され
た割り込み要求信号ａ〜ｄは、プロセッサ回路から割り
込み許可信号ｅが出力されなくても、各フリップフロッ
プ回路５〜８に記憶されている。従って、プロセッサ回
路１は、各フリップフロップ回路５〜８の記憶内容を読
み出すようにすれば、割り込み要求信号がどの外部機器
から不正に出力されたかを認識することができる。

【００１５】即ち、プロセッサ回路１では、割り込み要
求信号の不正出力を認識する上述の割込端子ＮＭＩを介
する割込信号による割り込み処理の中で、レジスタ回路
１０に対するデータの読み出し命令を実行する。する
と、この読み出し命令により、プロセッサ回路１のリー
ド端子ＲＤ（バー）から「Ｌ」レベルの読み出し信号ｇ
が立上り検出部９を介して各フリップフロップ回路５〜
８へ出力され、この読み出し信号ｇの立ち下がりで各フ
リップフロップ回路５〜８の記憶内容がレジスタ回路１
０に蓄積される。

【００１６】そしてこの各フリップフロップ回路５〜８
の記憶内容（即ち、外部機器から出力された割り込み要
求信号）のレジスタ回路１０への蓄積と同時に、この蓄
積内容は上述の読み出し信号ｇによりデータバスを介し
不正出力割り込み要求信号ｈとしてプロセッサ回路１の
データ端子ＤＡＴＡへ送られる。従って、プロセッサ回
路１では、この不正出力割り込み要求信号ｈを検出する
ことにより、どの外部機器から割り込み要求信号が不正
に出力されているかを認識することができる。なお、立
上り検出部９では上記読み出し信号ｇの立ち上がりを検
出すると、この立ち上がりで各フリップフロップ回路５
〜８の記憶内容をクリアする。

【００１７】図２は、以上のような動作を行う本実施例
回路の各部から出力される各種の信号の出力タイミング
の一例を示すタイミングチャートである。このタイミン
グチャートに基づき本実施例回路の要部動作をさらに詳
細に説明する。ここで、図２（ａ）は外部機器２1 から
出力される割り込み要求信号ａの出力タイミング、図２
（ｂ）はプロセッサ回路１から出力される割り込み許可
信号ｅの出力タイミング、図２（ｃ）は外部機器２2 か
ら出力される割り込み要求信号ｂの出力タイミングをそ
れぞれ示している。

【００１８】図２の例では、外部機器２1 から出力され
る割り込み要求信号ａは、プロセッサ回路１から割り込
み許可信号ｅが出力されるまで保持されているため正常
であるが、外部機器２2 から出力される割り込み要求信
号ｂは割り込み許可信号ｅが出力されるまで保持されて
いないため不正出力となる。そしてこの場合、プロセッ
サ回路１から時点で割り込み要求信号ｅが出力された
後、この信号ｅが時点で立ち上がった時点で上述した
ように、アラーム信号ｆが出力される（図２（ｄ））。

【００１９】このアラーム信号ｆは、プロセッサ回路１
の割込端子ＮＭＩにも入力され、プロセッサ回路１はこ
のアラーム信号ｆに起動されて割り込み処理を実行す
る。そして割り込み処理の中で上述したような読み出し
信号ｇを出力すると（図２（ｅ））、各フリップフロッ
プ回路５〜８に記憶されレジスタ回路１０に蓄積された
不正出力割り込み要求信号ｈが読み出されて出力される
（図２（ｆ））。この結果、プロセッサ回路１では、ど
の外部機器から割り込み要求信号が不正に出力されてい
るかを認識することができ、従ってプロセッサ回路１
は、この認識に基づいて不正割り込み要求信号による誤
動作を回避することができる。

【００２０】

【発明の効果】以上説明したように本発明によれば、各
外部機器からそれぞれ出力される各割り込み要求信号を
割り込み許可信号の変化時に第１の保持手段に保持し、
各割り込み要求信号の出力に対しプロセッサ回路から割
り込み許可信号が出力された時に第１の保持手段内に割
り込み要求信号が保持されているか否かを検出して、保
持されていない場合はプロセッサ回路へ不正割り込み要
求の旨を通知するようにしたので、各外部機器から出力
された後に直ちに無出力となるような不正割り込み要求
信号が的確に検出されてプロセッサ回路に伝達され、従
ってプロセッサ回路の誤動作を確実に防止することがで
きる。また、各外部機器から出力される各割り込み要求
信号を各個に第２の保持手段に保持し、不正割り込み要
求が通知された場合は、プロセッサ回路は第２の保持手
段の内容を読み出すようにしたので、不正割り込み要求
信号の発生源を容易に検出できる。

【図面の簡単な説明】

【図１】 本発明に係る不正割り込み要求信号検出回路
の一実施例を示すブロック図である。

【図２】 上記実施例回路の各部の動作タイミングを示
すタイミングチャートである。

【図３】 従来回路のブロック図である。

【符号の説明】

１…プロセッサ回路、２1 〜２4 …外部機器、３，５〜
８…フリップフロップ回路、４…オア回路、９…立上り
検出部、１０…レジスタ回路。

Claims (2)

【特許請求の範囲】
1. 【請求項１】 複数の外部機器と、各外部機器から出力
   される割り込み要求信号に対し割り込み許可信号を返送
   して各外部機器とデータ伝送を行うプロセッサ回路とか
   らなる装置において、 各外部機器から出力される各割り込み要求信号を割り込
   み許可信号の変化時に保持する第１の保持手段と、各割
   り込み要求信号の出力に対して割り込み許可信号が出力
   された時に前記第１の保持手段の割り込み要求信号の保
   持の有無を検出する検出手段と、検出手段の無検出出力
   に応じプロセッサ回路に対し不正割り込み要求として通
   知する通知手段とを備えたことを特徴とする不正割り込
   み要求信号検出回路。
2. 【請求項２】 請求項１記載の不正割り込み要求信号検
   出回路において、 各外部機器から出力される各割り込み要求信号を各個に
   記憶すると共に読み出し動作が行われるまでこの記憶内
   容を保持する第２の保持手段を備え、前記プロセッサ回
   路は不正割り込み要求が通知されたときに第２の保持手
   段から割り込み要求信号を読み出すことを特徴とする不
   正割り込み要求信号検出回路。