JPH0815260B2 - エラーカウント回路 - Google Patents
エラーカウント回路Info
- Publication number
- JPH0815260B2 JPH0815260B2 JP5180558A JP18055893A JPH0815260B2 JP H0815260 B2 JPH0815260 B2 JP H0815260B2 JP 5180558 A JP5180558 A JP 5180558A JP 18055893 A JP18055893 A JP 18055893A JP H0815260 B2 JPH0815260 B2 JP H0815260B2
- Authority
- JP
- Japan
- Prior art keywords
- error
- counter
- section
- count
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000010586 diagram Methods 0.000 description 14
- 238000005259 measurement Methods 0.000 description 3
- 239000000470 constituent Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Detection And Prevention Of Errors In Transmission (AREA)
Description
【０００１】
【産業上の利用分野】本発明はエラーカウント回路に関
し、特に連続したデータ列の中のエラーデータの数を所
定の区間ごとにカウントするエラーカウント回路に関す
る。
し、特に連続したデータ列の中のエラーデータの数を所
定の区間ごとにカウントするエラーカウント回路に関す
る。
【０００２】
【従来の技術】従来、この種のエラーカウント回路は、
連続したデータ列のデータをｍ個単位の区間ごとに連続
して計測し、各区間ごとのエラーデータの数をカウント
することを目的として用いられている。
連続したデータ列のデータをｍ個単位の区間ごとに連続
して計測し、各区間ごとのエラーデータの数をカウント
することを目的として用いられている。
【０００３】図４は従来のエラーカウント回路の一例を
示す回路図である。第１カウンタ５の第１区間カウンタ
５ａおよび第２カウンタ６の第２区間カウンタ６ａはい
ずれもダウンカウンタでそれぞれ１区間の計測データの
数ｍをカウントする。また第１カウンタ５の第１エラー
カウンタ５ｂおよび第２カウンタの第２エラーカウンタ
６ｂはいずれもダウンカウンタで、１区間のエラーデー
タの数をカウントし、エラーデータの数がｎになるとＯ
Ｒゲート１４を介してアラームを発生する。第１エラー
カウンタ５ｂは第１区間カウンタ５ａと、また第２エラ
ーカウンタ６ｂは第２区間カウンタ６ａとそれぞれ対で
動作し、第１カウンタ５と第２カウンタ６とは交互に動
作する。
示す回路図である。第１カウンタ５の第１区間カウンタ
５ａおよび第２カウンタ６の第２区間カウンタ６ａはい
ずれもダウンカウンタでそれぞれ１区間の計測データの
数ｍをカウントする。また第１カウンタ５の第１エラー
カウンタ５ｂおよび第２カウンタの第２エラーカウンタ
６ｂはいずれもダウンカウンタで、１区間のエラーデー
タの数をカウントし、エラーデータの数がｎになるとＯ
Ｒゲート１４を介してアラームを発生する。第１エラー
カウンタ５ｂは第１区間カウンタ５ａと、また第２エラ
ーカウンタ６ｂは第２区間カウンタ６ａとそれぞれ対で
動作し、第１カウンタ５と第２カウンタ６とは交互に動
作する。
【０００４】次に、動作について図５の波形図を併用し
つつ説明する。まず、第２区間カウンタ６ａが計測デー
タｍのカウントを完了した場合を考える。第２区間カウ
ンタ６ａがカウントを終えると、Ｈ（ハイ）レベルのキ
ャリーを発生する。発生したキャリーは半クロック後に
ＦＦ（フリップフロップ）７に記憶され、その結果ＦＦ
７のＱ出力はＬ（ロウ）からＨに変化してＳＲラッチ８
をリセット状態とする。ＳＲラッチ８がリセットされる
とそのＱ反転出力がＨレベルとなり、第２区間カウンタ
６ａには初期値ｍを、第２エラーカウンタ６ｂには初期
値ｎ＋１をロードして第２カウンタ６をカウント初期状
態とする。これを図５の（ｆ），（ｇ），（ｈ）に示
す。第２カウンタ６をカウント初期状態とすることによ
り、第２区間カウンタ６ａのキャリーはＬレベルに変化
し、次のＣＬＫ（クロック）でＦＦ７はＬレベルを記憶
し、その結果ＦＦ７のＱ出力はＬレベルに変化し、ＳＲ
ラッチ８のリセットを解除する。この場合、ＳＲラッチ
８はセット状態になるまで出力レベルを保持するので、
第２区間カウンタ６ａおよび第２エラーカウンタ６ｂの
ロード状態は保持され、カウントは行なわれない。
つつ説明する。まず、第２区間カウンタ６ａが計測デー
タｍのカウントを完了した場合を考える。第２区間カウ
ンタ６ａがカウントを終えると、Ｈ（ハイ）レベルのキ
ャリーを発生する。発生したキャリーは半クロック後に
ＦＦ（フリップフロップ）７に記憶され、その結果ＦＦ
７のＱ出力はＬ（ロウ）からＨに変化してＳＲラッチ８
をリセット状態とする。ＳＲラッチ８がリセットされる
とそのＱ反転出力がＨレベルとなり、第２区間カウンタ
６ａには初期値ｍを、第２エラーカウンタ６ｂには初期
値ｎ＋１をロードして第２カウンタ６をカウント初期状
態とする。これを図５の（ｆ），（ｇ），（ｈ）に示
す。第２カウンタ６をカウント初期状態とすることによ
り、第２区間カウンタ６ａのキャリーはＬレベルに変化
し、次のＣＬＫ（クロック）でＦＦ７はＬレベルを記憶
し、その結果ＦＦ７のＱ出力はＬレベルに変化し、ＳＲ
ラッチ８のリセットを解除する。この場合、ＳＲラッチ
８はセット状態になるまで出力レベルを保持するので、
第２区間カウンタ６ａおよび第２エラーカウンタ６ｂの
ロード状態は保持され、カウントは行なわれない。
【０００５】ＳＲラッチ８のＱ反転出力のＨレベルはさ
らに、ＯＲゲート９ａを開いて第１区間カウンタ５ａを
イネーブル（ＥＮＢ）とし、かつＡＮＤゲート１０にも
供給されてＯＲゲート９ｂを介して第１エラーカウンタ
５ｂへのエラー信号入力をイネーブルとする。これによ
り、カウント動作は第２カウンタ６から第１カウンタ５
に移る。
らに、ＯＲゲート９ａを開いて第１区間カウンタ５ａを
イネーブル（ＥＮＢ）とし、かつＡＮＤゲート１０にも
供給されてＯＲゲート９ｂを介して第１エラーカウンタ
５ｂへのエラー信号入力をイネーブルとする。これによ
り、カウント動作は第２カウンタ６から第１カウンタ５
に移る。
【０００６】第１区間カウンタ５ａが１区間のデータの
カウントを終えると、前述した第２区間カウンタ６ａと
同様の動作をする。すわなち、第１区間カウンタ５ａに
キャリーが発生してキャリーはＦＦ１１に取り込まれ
る。ＦＦ１１のＱ出力はＳＲラッチ８をセット状態と
し、ＳＲラッチ８のＱ出力はＨレベルとなり、第１区間
カウンタ５ａには初期値ｍを、また第１エラーカウンタ
５ｂには初期値ｎ＋１をロードさせてカウント初期状態
とし、またＯＲゲート１２ａ，１２ｂおよびＡＮＤゲー
ト１３を介して第２区間カウンタ６ａおよび第２エラー
カウンタ６ｂをイネーブルとなし、カウント動作は第１
カウンタ５から第２カウンタ６に移る。この状態を図５
の（ｂ），（ｃ），（ｄ）に示す。
カウントを終えると、前述した第２区間カウンタ６ａと
同様の動作をする。すわなち、第１区間カウンタ５ａに
キャリーが発生してキャリーはＦＦ１１に取り込まれ
る。ＦＦ１１のＱ出力はＳＲラッチ８をセット状態と
し、ＳＲラッチ８のＱ出力はＨレベルとなり、第１区間
カウンタ５ａには初期値ｍを、また第１エラーカウンタ
５ｂには初期値ｎ＋１をロードさせてカウント初期状態
とし、またＯＲゲート１２ａ，１２ｂおよびＡＮＤゲー
ト１３を介して第２区間カウンタ６ａおよび第２エラー
カウンタ６ｂをイネーブルとなし、カウント動作は第１
カウンタ５から第２カウンタ６に移る。この状態を図５
の（ｂ），（ｃ），（ｄ）に示す。
【０００７】以上の一連の動作の繰り返しで、第１カウ
ンタ５と第２カウンタ６とは交互に動作する。
ンタ５と第２カウンタ６とは交互に動作する。
【０００８】
【発明が解決しようとする課題】この従来のエカウント
回路は、同一のカウント回路を２組備えているのでカウ
ントする桁数を増やすときには２組に等しく増やさなけ
ればならず、このため回路規模が著しく増大するという
欠点があった。
回路は、同一のカウント回路を２組備えているのでカウ
ントする桁数を増やすときには２組に等しく増やさなけ
ればならず、このため回路規模が著しく増大するという
欠点があった。
【０００９】また、この種のエラーカウント回路を１組
のエラーカウント回路で構成しようとするときには次の
ような問題点があった。これを図６，図７および図８を
用いて説明する。
のエラーカウント回路で構成しようとするときには次の
ような問題点があった。これを図６，図７および図８を
用いて説明する。
【００１０】図６において、区間カウンタ１５がカウン
トを完了し、発生したキャリーをロード信号として使用
して区間カウンタ１５には初期値ｍを、またエラーカウ
ンタ２には初期値ｎ＋１をロードしてカウント初期状態
に戻るタイミングのときデータにエラーがない場合は図
７の波形図に示すようにエラーは正しくカウントされ
る。しかしながら、カウント状態に戻るタイミングのと
きデータにエラーがある場合は、図８の波形図に示すよ
うに最初のエラーはカウントされない。そこで従来は図
４に示すように２組のカウンタを交互に動作させること
で正しくカウントさせていた。
トを完了し、発生したキャリーをロード信号として使用
して区間カウンタ１５には初期値ｍを、またエラーカウ
ンタ２には初期値ｎ＋１をロードしてカウント初期状態
に戻るタイミングのときデータにエラーがない場合は図
７の波形図に示すようにエラーは正しくカウントされ
る。しかしながら、カウント状態に戻るタイミングのと
きデータにエラーがある場合は、図８の波形図に示すよ
うに最初のエラーはカウントされない。そこで従来は図
４に示すように２組のカウンタを交互に動作させること
で正しくカウントさせていた。
【００１１】本発明の目的は上述した欠点を解決し、１
組のカウント回路に限定した簡素な構成かつカウント初
期状態（ロード時）にあってもカウントエラーを発生し
ないエラーカウント回路を提供することにある。
組のカウント回路に限定した簡素な構成かつカウント初
期状態（ロード時）にあってもカウントエラーを発生し
ないエラーカウント回路を提供することにある。
【００１２】
【課題を解決するための手段】本発明の回路は、あらか
じめ設定したデータ列のデータ数を所定の区間ごとに繰
り返しカウントする区間カウンタと、前記データ列のデ
ータの含むエラー数を前記所定の区間ごとにカウントす
るエラーカウンタとを備えて前記所定の区間ごとの繰り
返しのカウントで前記エラーカウンタのカウント値が制
限内であるか否かを判定するエラーカウント回路であっ
て、前記所定の区間ごとの繰り返しのカウントの開始時
点におけるエラーデータの有無に対応して前記エラーカ
ウンタの初期値を切り替えて前記エラーカウンタにおけ
るカウントエラーの発生を抑圧する手段を有する。
じめ設定したデータ列のデータ数を所定の区間ごとに繰
り返しカウントする区間カウンタと、前記データ列のデ
ータの含むエラー数を前記所定の区間ごとにカウントす
るエラーカウンタとを備えて前記所定の区間ごとの繰り
返しのカウントで前記エラーカウンタのカウント値が制
限内であるか否かを判定するエラーカウント回路であっ
て、前記所定の区間ごとの繰り返しのカウントの開始時
点におけるエラーデータの有無に対応して前記エラーカ
ウンタの初期値を切り替えて前記エラーカウンタにおけ
るカウントエラーの発生を抑圧する手段を有する。
【００１３】また本発明の回路は、前記区間カウンタと
前記エラーカウンタとをそれぞれ１台かつダウンカウン
タとした構成を有する。
前記エラーカウンタとをそれぞれ１台かつダウンカウン
タとした構成を有する。
【００１４】
【実施例】次に、本発明について図面を参照して説明す
る。図１は本発明の一実施例を示す回路図である。
る。図１は本発明の一実施例を示す回路図である。
【００１５】区間カウンタ１はダウンカウンタで１区間
の計測データの数ｍをカウントする。エラーカウンタ２
はダウンカウンタで１区間のエラーデータの数をカウン
トする。セレクタ３はエラーカウンタ２にロードする初
期値を切り替え、エラーデータの数ｎ、もしくはエラー
データの数ｎに１を加えた値ｎ＋１のいずれかを選択す
る。ＯＲゲート４は、エラーカウンタ２のエネーブル入
力を供給する。
の計測データの数ｍをカウントする。エラーカウンタ２
はダウンカウンタで１区間のエラーデータの数をカウン
トする。セレクタ３はエラーカウンタ２にロードする初
期値を切り替え、エラーデータの数ｎ、もしくはエラー
データの数ｎに１を加えた値ｎ＋１のいずれかを選択す
る。ＯＲゲート４は、エラーカウンタ２のエネーブル入
力を供給する。
【００１６】次に、本実施例の動作について説明する。
まず、区間カウンタ１が１区間のデータのカウントを完
了するとキャリーが発生する。キャリーはロード信号と
して使用され、ロード信号１０１によって区間カウンタ
１およびエラーカウンタ２にそれぞれ初期値がロードさ
れる。区間カウンタ１の初期値はｍであり、一方エラー
カウンタ２の初期値はエラーのないときっとエラーのあ
るときとで異なる。これを図２および図３の波形図を参
照しながら説明する。
まず、区間カウンタ１が１区間のデータのカウントを完
了するとキャリーが発生する。キャリーはロード信号と
して使用され、ロード信号１０１によって区間カウンタ
１およびエラーカウンタ２にそれぞれ初期値がロードさ
れる。区間カウンタ１の初期値はｍであり、一方エラー
カウンタ２の初期値はエラーのないときっとエラーのあ
るときとで異なる。これを図２および図３の波形図を参
照しながら説明する。
【００１７】図２はロード時にエラーのないときの波形
図である。ロード時にエラーのないときには、エラーの
数ｎより１つ大い数ｎ＋１をロードし、ロードの次のク
ロックタイミングよりエラーのカウントを開始させる。
図である。ロード時にエラーのないときには、エラーの
数ｎより１つ大い数ｎ＋１をロードし、ロードの次のク
ロックタイミングよりエラーのカウントを開始させる。
【００１８】図３はロード時にエラーのある時の波形図
である。ロード時のあるときには、エラーの数ｎをロー
ドする。このことはロード時にエラーをカウントしたの
と同じ状態であり、ロードのクロックタイミングよりエ
ラーのカウントを開始したのと同等の動作である。
である。ロード時のあるときには、エラーの数ｎをロー
ドする。このことはロード時にエラーをカウントしたの
と同じ状態であり、ロードのクロックタイミングよりエ
ラーのカウントを開始したのと同等の動作である。
【００１９】以上のような動作により、カウント初期状
態のエラーも誤りなくカウントすることができる。
態のエラーも誤りなくカウントすることができる。
【００２０】
【発明の効果】以上説明したように本発明は、カウンタ
のロード時にエラーがない場合にはエラーがある場合よ
りもダウンカウントすべきエラー数を１つふやす構成と
することにより、エラーカウント回路を１組の区間カウ
ンタとエラーカウンタで構成でき、かつ桁数の増加にお
ける構成要素の増大も著しく抑圧できる効果を有する。
のロード時にエラーがない場合にはエラーがある場合よ
りもダウンカウントすべきエラー数を１つふやす構成と
することにより、エラーカウント回路を１組の区間カウ
ンタとエラーカウンタで構成でき、かつ桁数の増加にお
ける構成要素の増大も著しく抑圧できる効果を有する。
【００２１】
【図１】本発明の一実施例のエラーカウント回路の回路
図である。
図である。
【図２】本発明の一実施例のロード時にエラーがない場
合の動作を説明するための波形図である。
合の動作を説明するための波形図である。
【図３】本発明の一実施例のロード時にエラーがある場
合の動作を説明するための図である。
合の動作を説明するための図である。
【図４】従来のエラーカウント回路の一例を示す回路図
である。
である。
【図５】従来のエラーカウント回路の動作を説明するた
めの波形図である。
めの波形図である。
【図６】カウンタを１組とした場合のエラーカウント回
路の回路図である。
路の回路図である。
【図７】カウンタを１組としたエラーカウント回路のロ
ード時にエラーがある場合の動作を説明するための波形
図である。
ード時にエラーがある場合の動作を説明するための波形
図である。
【図８】カウンタを１組としたエラーカウント回路のロ
ード時にエラーがない場合の動作を示す波形図である。
ード時にエラーがない場合の動作を示す波形図である。
１ 区間カウンタ ２ エラーカウンタ ３ セレクタ ４ ＯＲゲート
Claims (2)
- 【請求項１】 あらかじめ設定したデータ列のデータ数
を所定の区間ごとに繰り返しカウントする区間カウンタ
と、前記データ列のデータの含むエラー数を前記所定の
区間ごとにカウントするエラーカウンタとを備えて前記
所定の区間ごとの繰り返しのカウントで前記エラーカウ
ンタのカウント値が制限内であるか否かを判定するエラ
ーカウント回路であって、前記所定の区間ごとの繰り返
しのカウントの開始時点におけるエラーデータの有無に
対応して前記エラーカウンタの初期値を切り替えて前記
エラーカウンタにおけるカウントエラーの発生を抑圧す
る手段を有することを特徴とするエラーカウント回路。 - 【請求項２】 前記区間カウンタと前記エラーカウンタ
とをそれぞれ１台かつダウンカウンタとして構成したこ
とを特徴とする請求項１記載のエラーカウンタ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5180558A JPH0815260B2 (ja) | 1993-07-22 | 1993-07-22 | エラーカウント回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5180558A JPH0815260B2 (ja) | 1993-07-22 | 1993-07-22 | エラーカウント回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0738422A JPH0738422A (ja) | 1995-02-07 |
| JPH0815260B2 true JPH0815260B2 (ja) | 1996-02-14 |
Family
ID=16085384
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5180558A Expired - Lifetime JPH0815260B2 (ja) | 1993-07-22 | 1993-07-22 | エラーカウント回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0815260B2 (ja) |
-
1993
- 1993-07-22 JP JP5180558A patent/JPH0815260B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0738422A (ja) | 1995-02-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3592376B2 (ja) | 時間間隔測定装置 | |
| KR890017866A (ko) | 필터회로 | |
| EP0631391B1 (en) | Decoded counter with error check and self-correction | |
| US3992635A (en) | N scale counter | |
| US6434588B1 (en) | Binary counter with low power consumption | |
| JPH04248481A (ja) | Ｉｃ試験装置の論理比較回路 | |
| JPH0815260B2 (ja) | エラーカウント回路 | |
| EP0527636B1 (en) | Counter circuit using Johnson-type counter and applied circuit including the same | |
| US20020036935A1 (en) | Programmable high speed frequency divider | |
| JP2563366B2 (ja) | 信号周期計測装置 | |
| US4581751A (en) | Reversible shift register | |
| JP2984429B2 (ja) | 半導体集積回路 | |
| JPS6390236A (ja) | 誤り率劣化警報回路 | |
| JPH0683066B2 (ja) | カウンタ回路 | |
| JPH05327482A (ja) | 分周器 | |
| KR0142792B1 (ko) | 데이타 보간회로 | |
| JPS61243527A (ja) | ビツトバツフア回路 | |
| SU1287281A1 (ru) | Делитель частоты с дробным коэффициентом делени | |
| JPS6233394Y2 (ja) | ||
| SU1128390A1 (ru) | Делитель частоты следовани импульсов | |
| SU1172004A1 (ru) | Управл емый делитель частоты | |
| JPH04243316A (ja) | パルス信号の開始タイミング設定切換方式 | |
| JPS645400Y2 (ja) | ||
| JPH04302527A (ja) | 計数回路 | |
| KR980012882A (ko) | 펄스폭 감지 회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19960903 |