JPH0816538A - プロセッサ間通信方式 - Google Patents

Abstract

(57)【要約】 【目的】 少なくとも２台のプロセッサを備えるプロセ
ッサシステムでのプロセッサ間通信システムに関し、プ
ロセッサ間のデータ転送を高速に行うと共に各プロセッ
サを高効率で稼動させることを目的とする。 【構成】 割込みデータの書込みおよび読出しが行われ
るメモリ１３内の割込みデータ領域１４を、区画分けさ
れた複数の割込みデータブロック２５により構成し、書
込み側のプロセッサ１１，１２は、処理済の１または連
続した複数の割込みデータブロック２５を選択して書込
みを行い、読出し側のプロセッサ１２，１１は、未処理
の１または連続した複数の割込みデータブロック２５を
検索して読出しを行い、さらに、割込みデータブロック
２５は、その一部に、割込みデータが処理済かまたは未
処理かを表示する処理フラグＰＦを書き込むためのフラ
グ領域２７を含むように構成する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はプロセッサ間通信方式に
関する。近年プロセッサシステムの形態は多種に及びシ
ステムの処理目的に応じて最適な形態が採用される。本
発明において言及するプロセッサシステムは、第１のプ
ロセッサと第２のプロセッサとが少なくとも存在し、こ
れら第１および第２のプロセッサ間におけるデータの送
受信が、これらプロセッサ間に設けられたメモリを介し
て行われる、という形態を採用するプロセッサシステム
である。この場合、一方のプロセッサから他方のプロセ
ッサに送信すべきデータが発生したとき、その送信デー
タは一旦上記メモリに書き込まれ、これを受信すべき他
方のプロセッサは、そのメモリに読出しを行って当該デ
ータの受信を行うように動作する。なお、データの送信
および受信は、これらプロセッサ間で双方向に行われ
る。

【０００２】

【従来の技術】図６は本発明が適用されるプロセッサシ
ステムの従来例を示す図である。図６において、１１は
第１のプロセッサ、１２は第１のプロセッサ１１との間
で相互にデータの送受信を行う第２のプロセッサ、１３
はこれらプロセッサ１１および１２の間に配置され、一
方のプロセッサ（１１または１２）からの送信データが
書き込まれると共に他方のプロセッサ（１２または１
１）から、その書込みデータが読み出されるメモリであ
る。主として上記の構成要素によりプロセッサシステム
１０が構築される。

【０００３】第１のプロセッサ１１の中核としてマイク
ロプロセッサユニット（ＭＰＵ）１５が存在し、第２の
プロセッサの中核としてＭＰＵ１６が存在する。これら
ＭＰＵ１５および１６の間はＭＰＵバス１７で接続さ
れ、このＭＰＵバス１７の中に、上記のメモリ１３が介
挿される。メモリ１３には、少なくとも２種の領域があ
り、第１の領域は、一方のプロセッサ（１１または１
２）から他方のプロセッサ（１２または１１）へ送信す
べき割込みデータの書込みが行われる割込みデータ領域
２１である。また、第２の領域は、一方のプロセッサ
（１１または１２）が他方のプロセッサ（１２または１
１）に対し、上記割込みデータの転送を希望する旨の表
示が行われる割込み要求領域２２である。

【０００４】図７は図６に示すメモリ内の概略構成を示
す図である。本図において、左欄はメモリ１３の全体を
示し、右欄はその一部を拡大して示す。左欄に示すとお
り、メモリ１３は上記の割込みデータ領域２１と上記の
割込み要求領域２２の２種に大別される。さらに詳細に
は、割込みデータ領域２１は、プロセッサ１１からプロ
セッサ１２への割込みデータを書き込む領域（図中、
（ａ）で示すＭＰＵ−＃１→ＭＰＵ−＃２参照）と、プ
ロセッサ１２からプロセッサ１１への割込みデータを書
き込む領域（図中、（ｂ）で示すＭＰＵ−＃１←ＭＰＵ
−＃２参照）とに区分される。

【０００５】また、割込み要求領域２２は、プロセッサ
１１からプロセッサ１２へ割込みデータを送信すること
を希望する旨の割込み要求領域（図中、（ｃ）で示すＭ
ＰＵ−＃１→ＭＰＵ−＃２参照）と、プロセッサ１２か
らプロセッサ１１へ割込みデータを送信することを希望
する旨の割込み要求領域（図中、（ｄ）で示すＭＰＵ−
＃１←ＭＰＵ−＃２参照）とに区分される。

【０００６】図７の右欄は、同図の左欄における割込み
データ領域（ａ）（同図中の（ｂ）についても全く同
じ）を拡大して示すものである。一方のプロセッサから
他方のプロセッサへのデータ転送量の多少に拘らず、一
定量のメモリ領域２１が確保されている。図８は図６に
おけるプロセッサ間通信の動作を表すシーケンス図であ
る。本図中のＭＰＵ−＃１は第１のプロセッサ１１の領
域、ＭＰＵ−＃２は第２のプロセッサ１２の領域、その
中間はメモリ１３の領域にそれぞれ対応する。

【０００７】ＭＰＵ−＃１において、割込み要求が発生
すると、 （１１）図７の（ａ）の領域に対する割込みデータの書
込み動作を実行する。図中、ＷはWrite （書込み）を表
し、ＸＸは当該割込みデータの内容を表す。 （１２）続いて、上記ＸＸを転送することを希望する割
込み要求を、図７の（ｃ）の領域に対して書込む動作を
実行する。図中、ＹＹはその割込み要求の内容を表す。

【０００８】一方、ＭＰＵ−＃２においては、 （２１）ＭＰＵ−＃１から割込み要求が発生した旨の通
知を受信する。さらに、その要求の内容、すなわち図７
の（ｃ）の領域に書込まれた割込み要求の内容ＹＹを、
この（ｃ）より読み出す。図中、ＲはＲｅａｄ（読出
し）を表す。 （２２）引き続き、その要求ＹＹの内容に従い、図７の
（ａ）の領域に書込まれた割込みデータＸＸに対する読
出し動作を開始する。

【０００９】（２３）さらに、プロセッサ１２内での内
部処理を実行する。この場合の内部処理とは、メモリ１
３における領域（ａ）内にデータＸＸを格納しているア
ドレスに対してアクセスすること、等を指す。 （２４）内部処理を行った後、上記割込み要求（ＹＹ）
に対する処理の完了通知を割込みにより行う。この通知
のため割込みは、図７の（ｄ）の領域に対して行われ
る。この割込み要求の内容は図中、ＺＺとして表され
る。

【００１０】ＭＰＵ−＃１において、 （１３）上記のＭＰＵ−＃２から割込み要求が発生した
旨の通知を受信すると、その通知の内容（ＺＺ）を領域
（ｄ）から読み出すための動作を行い、当該割込み要求
（ＭＰＵ−＃１→ＭＰＵ−＃２）についての一連の動作
を完了する。なお、上記（１３）のステップを経た後、
再び次の割込みデータについての割込み要求が発生すれ
ば、以上述べたのと全く同様のシーケンスが始まる。

【００１１】また、以上のシーケンスは、ＭＰＵ−＃１
からＭＰＵ−＃２への割込みデータの転送要求ならびに
その転送実行について説明したが、その逆の、ＭＰＵ−
＃２からＭＰＵ−＃１への割込みデータの転送要求なら
びにその転送実行についても全く同様のシーケンスが展
開される。つまり、図８に示すシーケンスを、メモリ１
３の領域を中心として左右対称に入れ替えれば、後者の
場合（ＭＰＵ−＃２→ＭＰＵ−＃１）についてのシーケ
ンスとなる。

【００１２】

【発明が解決しようとする課題】図８のシーケンス図を
参照すると、割込み要求を発生したプロセッサ（同図の
例ではＭＰＵ−＃１を含む第１のプロセッサ１１）の動
作中に、図中、“休止”として示すプロセッサのアイド
ル期間が入り込んで来ることが分かる。このアイドル期
間（“休止”）は、相手方（第８図の例ではＭＰＵ−＃
２を含む第２のプロセッサ１２）からの処理完了通知を
受け取るまでの待ち時間であり、第１のプロセッサ１１
はこの処理完了通知を受け取らない限り、次に転送すべ
き割込みデータの送信を開始することができない。

【００１３】この結果、上記“休止”時間が経過するの
を待つ時間分だけ、プロセッサシステム１０全体のデー
タ転送速度が低下してしまうという問題が生ずる。ま
た、上記“休止”時間中は、上記の第１のプロセッサ１
１にとっては、いわゆるＷＡＩＴ命令が指示されたのと
等価な状態となり、この“休止”期間中は当該プロセッ
サにとって自内のデータ処理も停止せしめられる。した
がって、プロセッサシステム１０全体のデータ処理能率
が低下してしまうという問題が生ずる。

【００１４】本発明は上記問題点に鑑み、データ転送速
度を高速化すると共に各プロセッサのデータ処理能力を
実質的に増大させることのできるプロセッサシステム、
特にそのシステム内でのプロセッサ間通信方式を提案す
ることを目的とするものである。

【００１５】

【課題を解決するための手段】図１は本発明に基づくプ
ロセッサシステムの概要を示す図である。本図に示すと
おり、本発明に係るプロセッサシステム１０のハードウ
ェア構成は図６に示す従来のハードウェア構成と実質的
に同じであり、相互にデータの送受信を行う第１のプロ
セッサ１１および第２のプロセッサ１２と、これらのプ
ロセッサ間に介在し、書込み側の一方のプロセッサから
割込み要求と当該要求に係る割込みデータとが書き込ま
れると共に、その割込み要求の通知を受けた読出し側の
他方のプロセッサによりその割込みデータが読み出され
るメモリ１３と、を備えて構成される。このような構成
のもとで、本発明は次の各態様により実現される。

【００１６】（１）第１の態様 データの書込みおよび読出しが行われるメモリ１３内の
割込みデータ領域２１を、区画分けされた複数の割込み
データブロック２５により構成する。ここに、書込み側
のプロセッサ（例えば１１）は、処理済の１または連続
した複数の割込みデータブロック２５を選択して割込み
データの書込みを行う。一方、読出し側のプロセッサ
（例えば１２）は、未処理の１または連続した複数の割
込みデータブロック２５を検索して割込みデータの読出
しを行うようにする。

【００１７】（２）第２の態様 各割込みデータブロック２５は、その一部に、該割込み
データブロック２５内に書き込まれた割込みデータが処
理済かまたは未処理かを表示する処理フラグＰＦを書き
込むためのフラグ領域２７を含むようにする。

【００１８】（３）第３の態様 メモリ１３内には、割込みデータ領域２１の他に、割込
み要求の発生の有無を表示するための割込み要求領域２
２を有し、書込み側のプロセッサ（例えば１１）は、各
割込みデータブロック２５のアドレスに対応付けて割込
み要求の発生の都度１ずつインクリメントされる加算値
を送信用割込みフラグＳＦとして生成してその加算値に
相当するアドレスに対応する割込みデータブロック２５
に当該割込みデータを書き込むと共に、割込み要求領域
２２に該送信用割込みフラグＳＦを書き込むようにす
る。

【００１９】（４）第４の態様 割込みデータの書込みは、フラグ領域２７内の処理フラ
グＰＦが処理済を表示している割込みデータブロック２
５を選択して行うようにする。

【００２０】（５）第５の態様 読出し側のプロセッサ（例えば１２）は、各割込みデー
タブロック２５のアドレスに対応付けて各割込みデータ
の処理が完了する都度１ずつインクリメントされる加算
値を受信用割込みフラグＲＦとして生成し、割込み要求
領域２２に送信用割込みフラグＳＦが書き込まれたと
き、その加算値に相当するアドレスからその送信用割込
みフラグＳＦに示された加算値に相当するアドレスまで
に存在する割込みデータブロック２５から当該割込みデ
ータを読み出すようにする。

【００２１】（６）第６の態様 割込みデータの読出しと共に、フラグ領域２７内の処理
フラグＰＦの表示を処理済に書き替えるようにする。

【００２２】

【作用】

（１）第１の態様では、従来単一であった割込みデータ
領域２１を複数の割込みデータブロック２５に区画分け
したので、ある１つの割込みデータブロック２５に書き
込まれた割込みデータの読出し中に、その読出しの完了
を待つことなく、他の割込みデータブロック（１つまた
は連続した複数の割込みデータブロック）に対する割込
みデータの書込みが可能となる。この結果、既述した
“休止”期間（図８）を排除できる。

【００２３】（２）第２の態様では、各割込みデータブ
ロック２５内の割込みデータについて処理済または未処
理の別が処理フラグＰＦによって明確になるので、どの
割込みデータブロックについてはデータの書込みが許容
され、どの割込みデータブロックからデータの読出しを
すべきかが即座に明らかになり、プロセッサ間のデータ
転送処理が迅速化される。

【００２４】（３）第３の態様では、割込み要求が発生
する毎に、どの割込みデータブロック２５からデータの
書込みをすべきか、その送信用割込みフラグＳＦを参照
することによって、正確かつ迅速に決定できる。なお、
このフラグＳＦはプロセッサ（１１，１２）内の各ソフ
トウェアによって管理され生成されるのが好ましい。 （４）第４の態様では、上記第３の態様において、処理
フラグＰＦを参照しつつ、処理済を示すＰＦを有する割
込みデータブロック２５を選択する。

【００２５】（５）第５の態様では、どの割込みデータ
ブロック２５からデータの読出しを行うべきかの決定
を、その受信用割込みフラグＲＦを参照することによっ
て、正確かつ迅速に行うことができる。 （６）第６の態様では、上記第５の態様において、割込
みデータブロック２５からのデータの読出しタイミング
で、処理フラグＰＦをクリア（処理済にする）するよう
にする。

【００２６】

【実施例】図２は図１に示す本発明に係るメモリ内の構
成例を示す図である。本図は、既述の図７に対応するも
のである。図２における左欄は図７の左欄に対応し、図
２における左欄の一部を拡大したのが図２の中欄であ
り、その中欄の一部を拡大したのが図２の右欄である。
なお、図２では、図２の左欄における（ａ）の領域（第
１のプロセッサ１１からの割込みデータを格納）につい
て、同図の中欄および右欄にその拡大図を示すが、図２
の左欄における（ｂ）の領域（第２のプロセッサ１２か
らの割込みデータを格納）についても全く同様のフォー
マットが適用される。

【００２７】図２において、同図左欄の割込みデータ領
域２１（ａ）は、複数の割込みデータブロック２５（＃
１，＃２，＃３，＃４…＃ｎ）に区画分けされる。例え
ば書込み側の第１のプロセッサ１１は、処理済の１また
は連続した複数の割込みデータブロック２５（例えば＃
３，＃４）を選択して割込みデータの書込みを行う。一
方、例えば読出し側の第２のプロセッサは、未処理の１
または連続した複数の割込みデータブロック２５（例え
ば＃１，＃２）を検索して割込みデータの読出しを行
う。

【００２８】図２の右欄を参照すると、各割込みデータ
ブロック２５（＃１，＃２〜＃ｎ）は、その一部に、割
込みデータブロック内に書き込まれた割込みデータが処
理済かまたは未処理かを表示する処理フラグＰＦを書き
込むためのフラグ領域２７を含んでいる。処理済みなら
“０”、未処理なら“１”と定めておく（この逆でも
可）。

【００２９】一方のプロセッサ（１１または１２）が割
込みデータ２５に対して割込みデータの書込みを行うと
きは、そのフラグ領域２７内の処理フラグＰＦが“０”
（処理済）になっている割込みデータブロック２５を選
択して書き込む。そして、その書込みがなされたとき
は、当該処理フラグＰＦを“１”（未処理）に書き替え
ておく。

【００３０】他方のプロセッサ（１２または１１）が割
込みデータ領域２１に書き込まれた割込みデータを読み
出すときは、フラグ領域２７内の処理フラグＰＦが
“１”（未処理）になっている割込みデータブロック２
５を検索して読み出す。そして、その読出しがなされた
ときは、当該処理フラグＰＦを“０”（処理済）に書き
替えておく。

【００３１】かくして、複数の割込みデータブロック２
５の中から、書込み可能な割込みデータブロックおよび
読出しをすべき割込みデータブロックを、単に処理フラ
グＰＦを参照するのみで、自律的に設定できる。つま
り、割込みデータの書込み動作と読出し動作とが、１つ
の割込みデータ領域２１内において併存可能となる。こ
のような書込みと読出しの競合を許容するメモリ１３と
しては、特定のメモリを利用する。この特定のメモリと
しては、公知のＤＰ（Dual Port)ＲＡＭがある。一方の
ポート（Port）を介して書込み（または読出し）を行い
ながら、同時に、他方のポートを介して読出し（または
書込み）が行える。

【００３２】図３は第１のプロセッサから第２のプロセ
ッサへ割込みデータの転送を行う場合の第１のプロセッ
サでの動作例を示すフローチャートである。なお、第２
のプロセッサ１２から第１のプロセッサ１１へ割込みデ
ータの転送を行う場合における該第２のプロセッサ１２
での動作も本図のフローチャートと全く同じになる。図
３において、各ステップは次のように進行する。

【００３３】ステップ１（Ｓ１）：プロセッサ１１は、
割込みデータをプロセッサ１２に転送すべき割込み要求
が発生したか否か検出する。割込み要求が発生したこと
が検出されると、ステップ２（Ｓ２）に至る。なお、こ
のような割込み要求の発生要因としては、第１のプロセ
ッサ１１自身に起因するものと、図１を参照すると、Ｍ
ＰＵ１５に属するＭＰＵバス１７に接続する外部装置か
らの割込みデータの発生に起因するものとがある。後者
については後に例示（図５）する。

【００３４】ステップ２（Ｓ２）：プロセッサ１１は、
自内のソフトウェアによって管理される送信用割込みフ
ラグＳＦを１だけインクリメントする。このフラグＳＦ
は、ｎ個の割込みデータブロック２５の各々（図２の＃
１，＃２…＃ｎ）のアドレス（各該割込みデータブロッ
クの先頭アドレス）に対応付けて、割込み要求の発生の
都度１ずつインクリメント（加算）される加算値であ
る。したがってＳＦ←ＳＦ＋１となる。なお、ＳＦがｎ
に至った後はＳＦ＝０に戻る。上記割込みデータブロッ
ク２５は＃１→＃２→…→＃ｎ→＃１→…のように循環
的に選択されるからである。

【００３５】ステップ３（Ｓ３）：プロセッサ１１は、
割込み要求領域２２に表示した上記送信用割込みフラグ
ＳＦ（加算値）に相当するアドレスを有する割込みデー
タブロック２５のフラグ領域２７より処理フラグＰＦを
読み取る。 ステップ４（Ｓ４）：読み取った処理フラグＰＦが
“０”（処理済）ならば、ステップ５（Ｓ５）に移る。

【００３６】ステップ５（Ｓ５）：送信用割込みフラグ
ＳＦ（加算値）に相当するアドレスを有する割込みデー
タブロック２５に、割込み要求に係る転送すべき割込み
データを書き込む。 ステップ６（Ｓ６）：送信用割込みフラグＳＦ（加算
値）に相当するアドレスを有する割込みデータブロック
２５内のフラグ領域２７に、処理フラグＰＦ＝“１”
（未処理）を書き込む。

【００３７】ステップ７（Ｓ７）：ステップ３，５およ
び６で用いた送信用割込みフラグＳＦの値（加算値）
を、図２の割込み要求領域２２の（ｃ）に書き込む。こ
れにより、相手方プロセッサ１２に、割込み要求が発生
したことが通知される。図４は第１のプロセッサから第
２のプロセッサへ割込みデータの転送を行う場合の第２
のプロセッサでの動作例を示すフローチャートである。
なお第２のプロセッサ１２から第１のプロセッサ１１へ
割込みデータの転送を行う場合における該第１のプロセ
ッサ１１での動作も本図のフローチャートと全く同じに
なる。

【００３８】図４において、各ステップは次のように進
行する。 ステップ１（Ｓ１）：図３の動作で第１のプロセッサ１
１により、図２の割込み要求領域２２（ｃ）に書き込ま
れた送信用割込みフラグＳＦにより、第２のプロセッサ
１２は割込み要求が相手方に発生したことを通知され
る。 ステップ２（Ｓ２）：図２の割込み要求領域２２（ｃ）
の内容（ＳＦに示す加算値）を、受信用割込み要求とし
て読み出す。

【００３９】ステップ３（Ｓ３）：ステップＳ２で読み
出したＳＦに示す加算値（どのアドレスの割込みデータ
ブロックまで書き込んだかを示す値）と、受信用割込み
フラグＲＦに示された加算値とを比較し、両者が一致す
るか、不一致であるかを調べる。この受信用割込みフラ
グＲＦは、プロセッサ１２内のソフトウェアによって管
理されて生成され、現在どのアドレスの割込みデータブ
ロック２５まで読出しが完了（処理済）しているかを表
す。したがって上記のＲＦの値がＳＦの値を追いかけ一
致するまで、メモリ１３の読出しが行われる。両者の値
を比較して不一致のときは、ステップ４（Ｓ４）に進
む。

【００４０】ステップ４（Ｓ４）：現在の受信用割込み
フラグＲＦに示される加算値に相当するアドレスの割込
みデータブロック２５から、書込まれた割込みデータお
よびその処理フラグＰＦを読み出す。 ステップ５（Ｓ５）：ステップ４で読み出した割込みデ
ータに従った内部処理を実行する。

【００４１】ステップ６（Ｓ６）：ステップ５で読出し
が完了したので、現在の受信用割込みフラグＲＦに示さ
れる加算値に相当するアドレスに位置する処理フラグＰ
Ｆを“１”（未処理）から“０”（処理済）に書き替え
る。また、当該割込みデータもクリアする。 ステップ７（Ｓ７）：受信用割込みフラグＲＦの値（加
算値）を１だけインクリメントする。すなわちＲＦ←Ｒ
Ｆ＋１とする。なお、ＲＦがｎ（割込みデータブロック
２５の数がｎ）に至った後はＲＦ＝０に戻る。

【００４２】上述のように、従来は、１つの割込みデー
タ領域２１に一方のプロセッサ（１１または１２）が割
込みデータを書き込んだときは、他方のプロセッサ（１
２または１１）がその書き込んだ割込みデータを、その
割込みデータ領域２１から読み出さない限り、該一方の
プロセッサは次の割込みデータの書き込みができず、い
わばＷＡＩＴ命令を受けた状態で、その読出しの完了を
待たなければならなかった。この場合、１つの割込みデ
ータ領域２１が常にフルに書き込まれる、ということは
殆んどないので、無駄も多かった。

【００４３】ところが図３および図４で説明したごと
く、本発明によれば、上記一方のプロセッサは、複数の
割込みデータブロックのうちの空き（処理済）のブロッ
クを見つけて、他方のプロセッサによる読出しを気にす
ることなく、所望の割込みデータを即刻書き込むことが
できる。また、同時に、上記他方のプロセッサは、複数
の割込みデータブロックのうち読出しの完了していない
（未処理の）ブロックを見つけて、上記一方のプロセッ
サによる書込みを気にすることなく、未処理の割込みデ
ータを即座に読み出すことができる。かくして、割込み
データの転送は間断なく行え、また、各プロセッサの処
理動作を無駄に停止させることもない。

【００４４】図５は図１に示すプロセッサシステムが応
用される好適例を示す図である。本図のプロセッサシス
テムは、新同期網（ＳＤＨ）を形成する光伝送路内に挿
入された光信号再生装置内のＬＳＶ（Local Superviso
r) 盤３３に対し付加されるプロセッサシステムであ
る。図１に示した第１のプロセッサ１１および第２のプ
ロセッサ１２は、それぞれ該ＬＳＶ盤３３の配下に設置
されるＨＤＬＣ（High Level Data Link Control)盤３
１およびＣＮＴ／ＳＶ（Control/Supervise)盤３２を構
成する。３４および３５は上り用、下り用を含む光送信
アンプおよび光受信アンプである。

【００４５】ＨＤＬＣ盤３１内には、ＭＰＵ１５に接続
する一般的なＲＯＭ（プログラムの格納）やＲＡＭ（デ
ータの一時的格納）に加え、例えば４つのＬＡＰＤ（Li
nk Access Procedure on the D-channel) ユニットが接
続される。これらのユニット４１（＃１〜＃４）はＬＳ
Ｖ盤３３とデータのやりとりをする。このデータは例え
ば次のようなものである。

【００４６】まずユニット４１（＃１）についてみる
と、これは例えば１０Gbpsの上記光伝送路の上り回線を
伝送される１０Gbpsの主信号に含まれる監視情報の授受
を行う。次にユニット４１（＃２）についてみると、こ
れは例えば１０Gbpsの上記光伝送路の下り回線を伝送さ
れる１０Gbpsの主信号に含まれる監視情報の授受を行
う。

【００４７】ユニット４１（＃３）はその上り回線にお
ける上記主信号に多重される１．５Mbpsの、いわゆるデ
ータコントロールチャネル（ＤＣＣ）信号の授受を行
う。ユニット４１（＃４）はその下り回線における上記
主信号に多重される１．５Mbpsの、いわゆるデータコン
トロールチャネル（ＤＣＣ）信号の授受を行う。ＨＤＬ
Ｃ盤３１は上記の監視情報（主として回線品質の監視）
やＤＣＣ信号（主として遠隔制御用の信号）をもとに、
ＣＮＴ／ＳＶ盤３２に対し監視の問い合せを行い、ま
た、これらの問い合せに対するＣＮＴ／ＳＶ盤３２から
の応答は再び監視情報やＤＣＣ信号として上位装置（上
記光伝送路の両端に設置される基幹局内の多重装置に相
当）に伝送される。上記の遠隔制御用の信号とは、これ
ら上位装置と図５に示す光信号再生装置との間の制御用
の信号を意味する。

【００４８】一方、ＣＮＴ／ＳＶ盤３２は、その配下の
マイクロプロセッサ（ＭＰＵ）３６，３７と連係し、ビ
ットエラー等のいわゆるフェール（fail) 評定を行い、
前記の上位装置にリアルタイムで報告する。上記の主信
号やＤＣＣ信号にそのようなフェール評定結果あるいは
アラーム情報等をリアルタイムで抽出あるいは挿入する
ためには、プロセッサ１１（ＨＤＬＣ盤３１）とプロセ
ッサ１２（ＣＮＴ／ＳＶ盤３２）との間のデータの転送
は、高速かつ間断なく行われなければならない。また、
いずれのプロセッサも高効率で動作しなければならな
い。本発明はこのような要求に応え得るものである。

【００４９】

【発明の効果】以上説明したように本発明の上記第１の
態様によれば、従来単一であった割込みデータ領域２１
を複数の割込みデータブロック２５に区画分けし、ある
ブロック２５に対する書込み（または読出し）と他のブ
ロック２５に対する読出し（または書込み）とが並行し
て行えるので、高速なデータ転送ならびにプロセッサの
高効率な稼動が可能となる。

【００５０】上記第２の態様によれば、上記の各割込み
データブロック２５毎に処理フラグＰＦを付したので、
これからデータの書込みが許容されるデータブロックな
のか、また、即刻読出しをしなければならないデータを
格納するデータブロックなのかの識別が、きわめて短時
間、かつ、容易に行える。上記第３の態様によれば、プ
ロセッサ自身による送信用割込みフラグＳＦが併用さ
れ、このフラグＳＦには次に書き込むべき割込みデータ
ブロック２５がシーケンシャルに指定され、割込みデー
タ領域２１全体を循環的に有効利用することができる。

【００５１】上記第４の態様によれば、上記の割込みデ
ータブロック２５のシーケンシャルな書込み指定に際
し、処理フラグＰＦも参照する。ＰＦが“１”（未処
理）ならば、即刻そのシーケンスを次に進める。相手方
プロセッサによる割込みデータの読出しが未完の場合も
あるので、そのときはＰＦ＝“１”のデータブロックは
飛ばして先に進めるようにすることができ、割込みデー
タの喪失を容易に防ぐことができる。

【００５２】上記第５の態様によれば、プロセッサ自身
による受信用割込みフラグＲＦが併用され、このフラグ
ＲＦには次に読み出すべき割込みデータブロック２５が
シーケンシャルに指定され、割込みデータ領域２１全体
を循環的に有効に使用できる。上記第６の態様によれ
ば、上記の割込みデータブロック２５のシーケンシャル
な読出し指定に際し、処理フラグＰＦも参照する。ＰＦ
が“０”（処理済）ならば読出し不要であるから、ＰＦ
＝“０”のデータブロックは飛ばしてＰＦ＝“１”のデ
ータブロックのみを選択して効率よくデータの読出しが
行える。

【図面の簡単な説明】

【図１】本発明に基づくプロセッサシステムの概要を示
す図である。

【図２】図１に示す本発明に係るメモリ内の構成例を示
す図である。

【図３】第１のプロセッサから第２のプロセッサへ割込
みデータの転送を行う場合の第１のプロセッサでの動作
例を示すフローチャートである。

【図４】第１のプロセッサから第２のプロセッサへ割込
みデータの転送を行う場合の第２のプロセッサでの動作
例を示すフローチャートである。

【図５】図１に示すプロセッサシステムが応用される好
適例を示す図である。

【図６】本発明が適用されるプロセッサシステムの従来
例を示す図である。

【図７】図６に示すメモリ内の概略構成を示す図であ
る。

【図８】図６におけるプロセッサ間通信の動作を表すシ
ーケンス図である。

【符号の説明】

１０…プロセッサシステム １１…第１のプロセッサ １２…第２のプロセッサ １３…メモリ １５…ＭＰＵ １６…ＭＰＵ １７…ＭＰＵバス ２１…割込みデータ領域 ２２…割込み要求領域 ２５…割込みデータブロック ２７…フラグ領域 ３１…ＨＤＬＣ盤 ３２…ＣＮＴ／ＳＶ盤 ３３…ＬＳＶ盤 ＰＦ…処理フラグ ＳＦ…送信用割込みフラグ ＲＦ…受信用割込みフラグ

Claims (6)

【特許請求の範囲】
1. 【請求項１】 相互にデータの送受信を行う第１のプロ
   セッサ（１１）および第２のプロセッサ（１２）と、 これらのプロセッサ間に介在し、書込み側の一方の前記
   プロセッサから割込み要求と当該要求に係る割込みデー
   タとが書き込まれると共に、該割込み要求の通知を受け
   た読出し側の他方の前記プロセッサにより該割込みデー
   タが読み出されるメモリ（１３）と、を有するプロセッ
   サシステム（１０）において、 前記データの書込みおよび読出しが行われる前記メモリ
   （１３）内の割込みデータ領域（２１）を、区画分けさ
   れた複数の割込みデータブロック（２５）により構成
   し、 書込み側の前記プロセッサは、処理済の１または連続し
   た複数の前記割込みデータブロック（２５）を選択して
   前記割込みデータの書込みを行い、 読出し側の前記プロセッサは、未処理の１または連続し
   た複数の前記割込みデータブロック（２５）を検索して
   前記割込みデータの読出しを行うことを特徴とするプロ
   セッサ間通信方式。
2. 【請求項２】 各前記割込みデータブロック（２５）
   は、その一部に、該割込みデータブロック内に書き込ま
   れた前記割込みデータが処理済かまたは未処理かを表示
   する処理フラグ（ＰＦ）を書き込むためのフラグ領域
   （２７）を含む請求項１に記載のプロセッサ間通信方
   式。
3. 【請求項３】 前記メモリ（１３）内には、前記割込み
   データ領域（１４）の他に、前記割込み要求の発生の有
   無を表示するための割込み要求領域（２２）を有し、書
   込み側の前記プロセッサは、各前記割込みデータブロッ
   ク（２５）のアドレスに対応付けて割込み要求の発生の
   都度１ずつインクリメントされる加算値を送信用割込み
   フラグ（ＳＦ）として生成してその加算値に相当するア
   ドレスに対応する前記割込みデータブロック（２５）に
   当該割込みデータを書き込むと共に、前記割込み要求領
   域（２２）に該送信用割込みフラグ（ＳＦ）を書き込む
   請求項２に記載のプロセッサ間通信方式。
4. 【請求項４】 前記割込みデータの書込みは、前記フラ
   グ領域（２７）内の前記処理フラグ（ＰＦ）が処理済を
   表示している前記割込みデータブロック（２５）を選択
   して行う請求項３に記載のプロセッサ間通信方式。
5. 【請求項５】 読出し側の前記プロセッサは、各前記割
   込みデータブロック（２５）のアドレスに対応付けて各
   該割込みデータの処理が完了する都度１ずつインクリメ
   ントされる加算値を受信用割込みフラグ（ＲＦ）として
   生成し、前記割込み要求領域（２２）に前記送信用割込
   みフラグ（ＳＦ）が書き込まれたとき、その加算値に相
   当するアドレスから該送信用割込みフラグ（ＳＦ）に示
   された前記加算値に相当するアドレスまでに存在する前
   記割込みデータブロック（２５）より、当該割込みデー
   タを読み出す請求項３に記載のプロセッサ間通信方式。
6. 【請求項６】 前記割込みデータの読出しと共に、前記
   フラグ領域（２７）内の前記処理フラグ（ＰＦ）の表示
   を処理済に書き替える請求項５に記載のプロセッサ間通
   信方式。