JPH0817016B2 - ディスク装置 - Google Patents
ディスク装置Info
- Publication number
- JPH0817016B2 JPH0817016B2 JP1021307A JP2130789A JPH0817016B2 JP H0817016 B2 JPH0817016 B2 JP H0817016B2 JP 1021307 A JP1021307 A JP 1021307A JP 2130789 A JP2130789 A JP 2130789A JP H0817016 B2 JPH0817016 B2 JP H0817016B2
- Authority
- JP
- Japan
- Prior art keywords
- acceleration
- signal
- seek
- speed
- ecc
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Moving Of Head For Track Selection And Changing (AREA)
- Control Of Linear Motors (AREA)
Description
本発明は、目標速度と実速度との差分に応じたシーク
電流をボイスコイルモータに流して速度制御するサーボ
回路を備えたディスク装置に関し、 ディファレンス量が小さくとも加速電流を良好に立ち
上げて高速化することを目的とし、 シークスタート時の加速段階で差信号に加速用の所定
値を強制的に加算する加速手段をサーボループ内に設け
る。
電流をボイスコイルモータに流して速度制御するサーボ
回路を備えたディスク装置に関し、 ディファレンス量が小さくとも加速電流を良好に立ち
上げて高速化することを目的とし、 シークスタート時の加速段階で差信号に加速用の所定
値を強制的に加算する加速手段をサーボループ内に設け
る。
本発明は、目標速度と実速度との差分に応じたシーク
電流をボイスコイルモータに流してヘッドキャリッジを
目標トラック位置に向けて速度制御するサーボ回路を備
えたディスク装置に関する。 近年、ディスク装置でヘッドを目標トラック位置に移
動停止するシークアクセスの高速化が進んでおり、この
ようなシークアクセスの高速化に伴い、ヘッドを隣接す
るトラック位置に移動する所謂１ディファレンスシーク
のアクセスについても著しい高速化が要求され、この１
ディファレンスシークの高速化に見合った応答性の高い
サーボ回路が要求される。
電流をボイスコイルモータに流してヘッドキャリッジを
目標トラック位置に向けて速度制御するサーボ回路を備
えたディスク装置に関する。 近年、ディスク装置でヘッドを目標トラック位置に移
動停止するシークアクセスの高速化が進んでおり、この
ようなシークアクセスの高速化に伴い、ヘッドを隣接す
るトラック位置に移動する所謂１ディファレンスシーク
のアクセスについても著しい高速化が要求され、この１
ディファレンスシークの高速化に見合った応答性の高い
サーボ回路が要求される。
従来、ボイスコイルモータによるヘッドキャリッジの
駆動でヘッドを目標トラック位置に移動停止させるため
のディスク装置のサーボ回路にあっては、シークスター
トで目標トラックに対する現在トラック位置とのディフ
ァレンス量に応じて目標速度を発生し、この目標速度と
実速度との差分に応じたシーク電流をボイスコイルモー
タに供給する速度制御用のサーボループを備えている。 ここで目標速度は所定ディファレンス量以上では所定
の最大速度レベルを保ち、所定ディファレンス量以下に
あっては、例えばディファレンス量の平方値に比例して
減少する特性をもち、１ディファレンス量で目標速度は
最低速度レベルになる。
駆動でヘッドを目標トラック位置に移動停止させるため
のディスク装置のサーボ回路にあっては、シークスター
トで目標トラックに対する現在トラック位置とのディフ
ァレンス量に応じて目標速度を発生し、この目標速度と
実速度との差分に応じたシーク電流をボイスコイルモー
タに供給する速度制御用のサーボループを備えている。 ここで目標速度は所定ディファレンス量以上では所定
の最大速度レベルを保ち、所定ディファレンス量以下に
あっては、例えばディファレンス量の平方値に比例して
減少する特性をもち、１ディファレンス量で目標速度は
最低速度レベルになる。
しかしながら、このようなディスク装置のサーボ回路
にあっては、シーク開始時にディファレンス量で決まる
目標速度と実速度との差分に応じたシーク電流を流して
加速することから、１ディファレンスシークのように目
標速度レベルが非常に小さい場合には、ボイスコイルモ
ータに流す加速電流の立ち上がりが悪くなる。 即ち、第５図に示すように、１ディファレンスシーク
にあっては、時刻t1のシークスタートでシーク電流が流
れ始めて実速度が出ると、目標速度レベルが非常に小さ
いために実速度と目標速度の差分がなくなってシーク電
流が抑え込まれ、その結果、加速時のシーク電流は三角
形となり、加速電流の立ち上がりが悪化して１ディファ
レンスシークのアクセスタイムが長くなる問題があっ
た。 本発明は、このような従来の問題点に鑑みてなされた
もので、ディファレンス量が小さくとも加速電流を良好
に立ち上げて高速アクセスを実現するディスク装置を提
供することを目的とする。
にあっては、シーク開始時にディファレンス量で決まる
目標速度と実速度との差分に応じたシーク電流を流して
加速することから、１ディファレンスシークのように目
標速度レベルが非常に小さい場合には、ボイスコイルモ
ータに流す加速電流の立ち上がりが悪くなる。 即ち、第５図に示すように、１ディファレンスシーク
にあっては、時刻t1のシークスタートでシーク電流が流
れ始めて実速度が出ると、目標速度レベルが非常に小さ
いために実速度と目標速度の差分がなくなってシーク電
流が抑え込まれ、その結果、加速時のシーク電流は三角
形となり、加速電流の立ち上がりが悪化して１ディファ
レンスシークのアクセスタイムが長くなる問題があっ
た。 本発明は、このような従来の問題点に鑑みてなされた
もので、ディファレンス量が小さくとも加速電流を良好
に立ち上げて高速アクセスを実現するディスク装置を提
供することを目的とする。
第１図は本発明の原理説明図である。 まず本発明は、目標速度E1と実速度E2の差信号ΔＥに
応じたシーク電流をボイスコイルモータ10に供給してヘ
ッドキャリジ12を目標トラック位置に向けて速度制御す
るサーボループを備えたディスク装置のサーボ回路を対
象とする。 このようなサーボ回路について本発明にあっては、加
速用の所定値Eccを発生する加速値発生手段と、サーボ
ループの差信号ΔＥを入力した加算点16に、加速用の所
定値Eccを選択的に供給する切替手段18と、加速段階で
差信号ΔＥが零となることで加速終了を検出する加速終
了検出手段と、シークスタート時に切替手段18をオンし
て加算点16に加速用の所定値（Ecc）を供給し、加速終
了検出手段による加速終了検出で切替手段18をオフして
加算点に対する加速用の所定値（Ecc）の供給を停止す
る切替制御手段とを設けたことを特徴とする。
応じたシーク電流をボイスコイルモータ10に供給してヘ
ッドキャリジ12を目標トラック位置に向けて速度制御す
るサーボループを備えたディスク装置のサーボ回路を対
象とする。 このようなサーボ回路について本発明にあっては、加
速用の所定値Eccを発生する加速値発生手段と、サーボ
ループの差信号ΔＥを入力した加算点16に、加速用の所
定値Eccを選択的に供給する切替手段18と、加速段階で
差信号ΔＥが零となることで加速終了を検出する加速終
了検出手段と、シークスタート時に切替手段18をオンし
て加算点16に加速用の所定値（Ecc）を供給し、加速終
了検出手段による加速終了検出で切替手段18をオフして
加算点に対する加速用の所定値（Ecc）の供給を停止す
る切替制御手段とを設けたことを特徴とする。
このような構成を備えた本発明のディスク装置にあっ
ては、目標速度レベルが非常に小さい１ディファレンス
シークであっても、目標速度と実速度の差分と無関係に
強制的に加速用の所定値がサーボループに加算されるた
め、加速期間においてシーク電流は速やかに飽和レベル
に立ち上がることができ、充分な加速電流を流すことが
できるため１ディファレンシークのアクセスタイムを大
幅に短縮してディスク装置の高速化要求に対応できる。
ては、目標速度レベルが非常に小さい１ディファレンス
シークであっても、目標速度と実速度の差分と無関係に
強制的に加速用の所定値がサーボループに加算されるた
め、加速期間においてシーク電流は速やかに飽和レベル
に立ち上がることができ、充分な加速電流を流すことが
できるため１ディファレンシークのアクセスタイムを大
幅に短縮してディスク装置の高速化要求に対応できる。
第２図は本発明の一実施例を示した実施例構成図であ
る。 第２図において、22はコントロールロジックを構成す
るMPUであり、上位装置からのアクセスを受けた際にシ
ーク動作のための目標速度データをこのときのヘッド現
在位置と目標トラック位置とに基づいて発生し、また目
標トラック方向に応じてフォワード指令信号C1又はリバ
ース指令信号C2を出力する。24は目標速度発生回路であ
り、MPU22からのフォワード又はリバースに対応した目
標速度データをDAコンバータよりアナログ信号電圧に変
換し、フォワード制御の際にはフォワード指令信号C1に
よりオンした切替スイッチ26-1を介してフォワード用の
目標速度信号を発生し、またリバース制御時にあっては
リバース指令信号C2によりオンした切替スイッチ26-2を
介してリバース制御用の目標速度信号を出力する。 28はベロシティエラーアンプであり、目標速度発生回
路24からのフォワード用又はリバース用の目標速度電圧
E1を抵抗R1又はR2を介して入力し、抵抗R3を介して入力
した実速度E2との差信号ΔＥを求め、帰還回路にコンデ
ンサC1及び抵抗R4を接続したアンプ30により増幅した差
信号ΔＥを発生する。ベロシティエラーアンプ28の出力
は速度制御／位置制御切替回路32に入力される。 速度制御／位置制御切替回路32には、ベロシティエラ
ーアンプ28の出力を入力する切替スイッチ34-1と、不図
示の位置信号発生回路からの位置信号を入力する切替ス
イッチ34-2が設けられ、切替スイッチ34-1はMPU22から
のコアース信号（速度制御信号）によりオンされ、一
方、切替スイッチ34-2はMPU22からのファイン信号（位
置制御信号）により制御される。即ち、シークスタート
から目標トラックに対するディファレンス量が零になる
までの間、コアース信号が有効となって切替スイッチ34
-1がオンすることで速度制御が行なわれ、ディファレン
ス量が零になると、ファイン信号が有効となって切替ス
イッチ34-2のオンに切替わり、目標トラック上にヘッド
を保つ位置制御に切替わる。 切替スイッチ34-1,34-2の出力は抵抗R8,R9を介して共
通接続され、帰還抵抗R10及び入力抵抗R11を備えたアン
プ36に入力され、アンプ36を介して次段のパワーアンプ
38に供給され、パワーアンプ38でアンプ36からの出力電
圧を駆動電流に変換してボイスコイルモータ10に駆動電
流を流すようになる。ボイスコイルモータ10はヘッド40
を搭載したヘッドキャリッジ12に機械的に連結され、ヘ
ッド40を不図示のディスク媒体の径方向に移動制御す
る。 ヘッド40で得られたディスク媒体からのサーボ信号は
復調回路42に与えられ、復調回路42で復調された位置信
号とパワーアンプ38で検出されたボイスコイルモータ10
に流れた電流信号とにより速度検出回路44で実速度E2が
求められ、ベロシティエラーアンプ28に設けたアンプ30
の入力段に抵抗R3を介して帰還される。 このようなサーボ回路の構成は従来と同じであるが、
これに加えて本発明にあっては、速度制御／位置制御切
替回路32に設けたアンプ36の入力段にシークスタート時
の加速段階で強制的に加速用の所定電圧を強制的に加算
する加速手段を新たに設けている。 即ち、アンプ36の入力には抵抗R6及び切替スイッチ18
-1を介してプラス側の電源電圧＋Eccを入力する回路
と、抵抗R7及び切替スイッチ18-2を介してマイナス側の
電源電圧−Eccを入力する回路が加速値発生手段として
設けられる。電源電圧＋Eccを入力する切替スイッチ18-
1は、フォワード加速信号C3によりオン、オフ制御さ
れ、また電源電圧−Eccを入力する切替スイッチ18-2は
リバース加速信号C4によりオン、オフ制御される。 第３図は第２図の速度制御／位置制御切替回路32に設
けた切替スイッチ18-1,18-2に対するフォワード加速信
号C3及びリバース加速信号C4を発生するための本発明の
加速制御回路の実施例構成図である。 第３図において、加速制御回路に対してはベロシティ
エラーアンプ28からの差信号ΔＥが入力されると共に、
MPU22よりフォワード指令信号C1、リバース指令信号C
2、シーク動作中にあることを示すシーク中信号C3、更
にシークスタートパルスＰが入力される。 差信号ΔＥは比較器46のプラス入力端子に与えられ、
比較器46のマイナス入力端子は接地されており、差信号
ΔＥが零電圧になったとき、即ちシークスタート後に実
速度電圧E2が目標速度電圧E1に達して一致した時点を加
速終了点として検出し、Ｈレベル出力からＬレベル出力
に反転する。比較器46は加速終了検出手段を構成する。
比較器46の出力はインバータ48を介してANDゲート50に
入力されると共に直接ANDゲート52に入力される。 ANDゲート50にはフォワード指令信号C1とシーク中信
号C3が入力され、またANDゲート52にはリバース指令信
号C2とシーク中信号C3が入力される。ANDゲート50,52の
出力はNORゲート54に入力され、更にインバータ56を介
してFF58のクリア端子CLRに入力される。FF58のクロッ
ク端子CLKにはシークスタートパルスＰが与えられ、ま
たシークスタートパルスＰはコンデンサを介してＤ端子
に与えられている。FF58の出力はNANDゲート60,62のそ
れぞれに入力され、NANDゲート60にはフォワード指令信
号C1がインバータ64を介して入力され、またNANDゲート
62にはリバース指令信号C2がインバータ66を介して入力
される。そしてNANDゲート60の出力がサーボループの差
信号ΔＥに加速用の電圧＋Eccを加算させるためのフォ
ワード加速信号C3となり、またNANDゲート62の出力がサ
ーボループの差信号ΔＥに加速用の所定値−Eccを加算
させるためのリバース加速信号C4となる。 次に第2,3図の実施例の動作を第４図の動作タイミン
グチャートを参照して説明する。 第４図において、まず時刻t1で１ディファレンスフォ
ワードシークのためのシークスタートパルスＰが出力さ
れると、シークスタートパルスＰに伴ってMPU22はフォ
ワード指令信号C1及びシーク中信号C3をＨレベルとす
る。このためシークスタートパルスＰを受けたFF58がセ
ットされ、出力としてのC6信号がＨレベルからＬレベル
に立下がる。尚、シークスタート時、差信号ΔＥは最大
レベルにあり、比較器46はＨレベル出力を生じ、インバ
ータ48の反転でANDゲート50を禁止状態とし、フォワー
ド指令信号C1及びシーク中信号C3が共にＨレベルになっ
ても、NORゲート54からのC5信号をＬレベルとしてい
る。 このようにFF58がシークスタートパルスＰを受けてセ
ットされ、出力となるC6信号がＨレベルからＬレベルに
立下がると、このときNANDゲート60にはＨレベルとなる
フォワード指令信号C1に基づいてインバータ64よりＬレ
ベル信号が入力しているため、それまでＨレベルにあっ
たフォワード加速信号C3はＬレベルに立下がる。 このような第３図に示す加速制御回路の動作により第
２図に示した速度制御／位置制御切替回路32の切替スイ
ッチ18-1に対するフォワード加速信号C3がＬレベルとな
り、切替スイッチ18-1が閉じることで＋Eccとなる電源
電圧が抵抗R6を介してアンプ36の入力に供給される。 一方、シークスタートと同時に目標速度発生回路24に
対し１ディファレンスシークに対応した目標速度データ
が与えられ、フォワード指令信号C1によりオンした切替
スイッチ26-2を介して非常に小さな信号電圧をもった目
標速度信号E1がベロシティエラーアンプ28に入力し、同
時に速度検出回路44よりそのときの実速度信号E2が入力
され、アンプ30からは目標速度E1と実速度E2の差信号Δ
Ｅがコアース信号によりオン状態にある切替スイッチ34
-1を介してアンプ36に入力する。 このためアンプ36の入力段で差信号ΔＥにリバース加
速信号C3の制御で入力された電源電圧＋Eccが加算され
ることとなり、パワーアンプ38に対しアンプ36より加算
値（ΔＥ＋Ecc）となる制御電圧が入力され、その結
果、パワーアンプ38はボイスコイルモータ10に対し速や
かに立ち上がる加速シーク電流を流す。このシーク電流
を受けてヘッドキャリッジ12によりヘッド40の目標トラ
ックへの移動が行なわれる。 続いて時刻t2で第３図に示した比較器46に対する差信
号ΔＥが零電圧に達すると、比較器46の出力がＬレベル
に反転し、加速終了を検出する。比較器46のＬレベル出
力はインバータ48を介してANDゲート50を許容状態と
し、NORゲート54からのC5信号がＨレベルとなってFF58
がリセットされ、その結果、出力としてのC6信号がＨレ
ベルに戻る。従って、ANDゲート60からのフォワード加
速信号C3がＨレベルに戻ることで第２図に設けた切替ス
イッチ18-1がオフとなり、電源電圧＋Eccの加算による
加速制御を解除する。 従って、時刻t2以降にあっては目標速度信号E1と実速
度信号E2の差分によって作り出された差信号ΔＥに基づ
く減速電流が流れ、時刻t3のシークエンドでコアース信
号がＨレベルに戻って速度制御を終了し、同時にファイ
ン信号がＨレベルからＬレベルとなり、切替スイッチ34
-2がオンすることで位置信号に基づく位置制御に切替わ
る。 更に時刻t4において、リバースシークのためのシーク
スタートパルスＰが上位装置からのアクセスに基づいて
発生したとすると、MPU22からのリバース指令信号C2が
Ｈレベルとなり、フォワードシークの場合と同様にして
第３図の加速制御回路に設けたNANDゲート62からのリバ
ース加速信号C4がＬレベルとなり、第２図の切替スイッ
チ18-2がオンすることで電源電圧−Eccを強制的にサー
ボループに加え、１ディファレンスシークのシーク電流
を加速段階で良好に立上げるようになる。
る。 第２図において、22はコントロールロジックを構成す
るMPUであり、上位装置からのアクセスを受けた際にシ
ーク動作のための目標速度データをこのときのヘッド現
在位置と目標トラック位置とに基づいて発生し、また目
標トラック方向に応じてフォワード指令信号C1又はリバ
ース指令信号C2を出力する。24は目標速度発生回路であ
り、MPU22からのフォワード又はリバースに対応した目
標速度データをDAコンバータよりアナログ信号電圧に変
換し、フォワード制御の際にはフォワード指令信号C1に
よりオンした切替スイッチ26-1を介してフォワード用の
目標速度信号を発生し、またリバース制御時にあっては
リバース指令信号C2によりオンした切替スイッチ26-2を
介してリバース制御用の目標速度信号を出力する。 28はベロシティエラーアンプであり、目標速度発生回
路24からのフォワード用又はリバース用の目標速度電圧
E1を抵抗R1又はR2を介して入力し、抵抗R3を介して入力
した実速度E2との差信号ΔＥを求め、帰還回路にコンデ
ンサC1及び抵抗R4を接続したアンプ30により増幅した差
信号ΔＥを発生する。ベロシティエラーアンプ28の出力
は速度制御／位置制御切替回路32に入力される。 速度制御／位置制御切替回路32には、ベロシティエラ
ーアンプ28の出力を入力する切替スイッチ34-1と、不図
示の位置信号発生回路からの位置信号を入力する切替ス
イッチ34-2が設けられ、切替スイッチ34-1はMPU22から
のコアース信号（速度制御信号）によりオンされ、一
方、切替スイッチ34-2はMPU22からのファイン信号（位
置制御信号）により制御される。即ち、シークスタート
から目標トラックに対するディファレンス量が零になる
までの間、コアース信号が有効となって切替スイッチ34
-1がオンすることで速度制御が行なわれ、ディファレン
ス量が零になると、ファイン信号が有効となって切替ス
イッチ34-2のオンに切替わり、目標トラック上にヘッド
を保つ位置制御に切替わる。 切替スイッチ34-1,34-2の出力は抵抗R8,R9を介して共
通接続され、帰還抵抗R10及び入力抵抗R11を備えたアン
プ36に入力され、アンプ36を介して次段のパワーアンプ
38に供給され、パワーアンプ38でアンプ36からの出力電
圧を駆動電流に変換してボイスコイルモータ10に駆動電
流を流すようになる。ボイスコイルモータ10はヘッド40
を搭載したヘッドキャリッジ12に機械的に連結され、ヘ
ッド40を不図示のディスク媒体の径方向に移動制御す
る。 ヘッド40で得られたディスク媒体からのサーボ信号は
復調回路42に与えられ、復調回路42で復調された位置信
号とパワーアンプ38で検出されたボイスコイルモータ10
に流れた電流信号とにより速度検出回路44で実速度E2が
求められ、ベロシティエラーアンプ28に設けたアンプ30
の入力段に抵抗R3を介して帰還される。 このようなサーボ回路の構成は従来と同じであるが、
これに加えて本発明にあっては、速度制御／位置制御切
替回路32に設けたアンプ36の入力段にシークスタート時
の加速段階で強制的に加速用の所定電圧を強制的に加算
する加速手段を新たに設けている。 即ち、アンプ36の入力には抵抗R6及び切替スイッチ18
-1を介してプラス側の電源電圧＋Eccを入力する回路
と、抵抗R7及び切替スイッチ18-2を介してマイナス側の
電源電圧−Eccを入力する回路が加速値発生手段として
設けられる。電源電圧＋Eccを入力する切替スイッチ18-
1は、フォワード加速信号C3によりオン、オフ制御さ
れ、また電源電圧−Eccを入力する切替スイッチ18-2は
リバース加速信号C4によりオン、オフ制御される。 第３図は第２図の速度制御／位置制御切替回路32に設
けた切替スイッチ18-1,18-2に対するフォワード加速信
号C3及びリバース加速信号C4を発生するための本発明の
加速制御回路の実施例構成図である。 第３図において、加速制御回路に対してはベロシティ
エラーアンプ28からの差信号ΔＥが入力されると共に、
MPU22よりフォワード指令信号C1、リバース指令信号C
2、シーク動作中にあることを示すシーク中信号C3、更
にシークスタートパルスＰが入力される。 差信号ΔＥは比較器46のプラス入力端子に与えられ、
比較器46のマイナス入力端子は接地されており、差信号
ΔＥが零電圧になったとき、即ちシークスタート後に実
速度電圧E2が目標速度電圧E1に達して一致した時点を加
速終了点として検出し、Ｈレベル出力からＬレベル出力
に反転する。比較器46は加速終了検出手段を構成する。
比較器46の出力はインバータ48を介してANDゲート50に
入力されると共に直接ANDゲート52に入力される。 ANDゲート50にはフォワード指令信号C1とシーク中信
号C3が入力され、またANDゲート52にはリバース指令信
号C2とシーク中信号C3が入力される。ANDゲート50,52の
出力はNORゲート54に入力され、更にインバータ56を介
してFF58のクリア端子CLRに入力される。FF58のクロッ
ク端子CLKにはシークスタートパルスＰが与えられ、ま
たシークスタートパルスＰはコンデンサを介してＤ端子
に与えられている。FF58の出力はNANDゲート60,62のそ
れぞれに入力され、NANDゲート60にはフォワード指令信
号C1がインバータ64を介して入力され、またNANDゲート
62にはリバース指令信号C2がインバータ66を介して入力
される。そしてNANDゲート60の出力がサーボループの差
信号ΔＥに加速用の電圧＋Eccを加算させるためのフォ
ワード加速信号C3となり、またNANDゲート62の出力がサ
ーボループの差信号ΔＥに加速用の所定値−Eccを加算
させるためのリバース加速信号C4となる。 次に第2,3図の実施例の動作を第４図の動作タイミン
グチャートを参照して説明する。 第４図において、まず時刻t1で１ディファレンスフォ
ワードシークのためのシークスタートパルスＰが出力さ
れると、シークスタートパルスＰに伴ってMPU22はフォ
ワード指令信号C1及びシーク中信号C3をＨレベルとす
る。このためシークスタートパルスＰを受けたFF58がセ
ットされ、出力としてのC6信号がＨレベルからＬレベル
に立下がる。尚、シークスタート時、差信号ΔＥは最大
レベルにあり、比較器46はＨレベル出力を生じ、インバ
ータ48の反転でANDゲート50を禁止状態とし、フォワー
ド指令信号C1及びシーク中信号C3が共にＨレベルになっ
ても、NORゲート54からのC5信号をＬレベルとしてい
る。 このようにFF58がシークスタートパルスＰを受けてセ
ットされ、出力となるC6信号がＨレベルからＬレベルに
立下がると、このときNANDゲート60にはＨレベルとなる
フォワード指令信号C1に基づいてインバータ64よりＬレ
ベル信号が入力しているため、それまでＨレベルにあっ
たフォワード加速信号C3はＬレベルに立下がる。 このような第３図に示す加速制御回路の動作により第
２図に示した速度制御／位置制御切替回路32の切替スイ
ッチ18-1に対するフォワード加速信号C3がＬレベルとな
り、切替スイッチ18-1が閉じることで＋Eccとなる電源
電圧が抵抗R6を介してアンプ36の入力に供給される。 一方、シークスタートと同時に目標速度発生回路24に
対し１ディファレンスシークに対応した目標速度データ
が与えられ、フォワード指令信号C1によりオンした切替
スイッチ26-2を介して非常に小さな信号電圧をもった目
標速度信号E1がベロシティエラーアンプ28に入力し、同
時に速度検出回路44よりそのときの実速度信号E2が入力
され、アンプ30からは目標速度E1と実速度E2の差信号Δ
Ｅがコアース信号によりオン状態にある切替スイッチ34
-1を介してアンプ36に入力する。 このためアンプ36の入力段で差信号ΔＥにリバース加
速信号C3の制御で入力された電源電圧＋Eccが加算され
ることとなり、パワーアンプ38に対しアンプ36より加算
値（ΔＥ＋Ecc）となる制御電圧が入力され、その結
果、パワーアンプ38はボイスコイルモータ10に対し速や
かに立ち上がる加速シーク電流を流す。このシーク電流
を受けてヘッドキャリッジ12によりヘッド40の目標トラ
ックへの移動が行なわれる。 続いて時刻t2で第３図に示した比較器46に対する差信
号ΔＥが零電圧に達すると、比較器46の出力がＬレベル
に反転し、加速終了を検出する。比較器46のＬレベル出
力はインバータ48を介してANDゲート50を許容状態と
し、NORゲート54からのC5信号がＨレベルとなってFF58
がリセットされ、その結果、出力としてのC6信号がＨレ
ベルに戻る。従って、ANDゲート60からのフォワード加
速信号C3がＨレベルに戻ることで第２図に設けた切替ス
イッチ18-1がオフとなり、電源電圧＋Eccの加算による
加速制御を解除する。 従って、時刻t2以降にあっては目標速度信号E1と実速
度信号E2の差分によって作り出された差信号ΔＥに基づ
く減速電流が流れ、時刻t3のシークエンドでコアース信
号がＨレベルに戻って速度制御を終了し、同時にファイ
ン信号がＨレベルからＬレベルとなり、切替スイッチ34
-2がオンすることで位置信号に基づく位置制御に切替わ
る。 更に時刻t4において、リバースシークのためのシーク
スタートパルスＰが上位装置からのアクセスに基づいて
発生したとすると、MPU22からのリバース指令信号C2が
Ｈレベルとなり、フォワードシークの場合と同様にして
第３図の加速制御回路に設けたNANDゲート62からのリバ
ース加速信号C4がＬレベルとなり、第２図の切替スイッ
チ18-2がオンすることで電源電圧−Eccを強制的にサー
ボループに加え、１ディファレンスシークのシーク電流
を加速段階で良好に立上げるようになる。
以上説明してきたように本発明によれば、シークスタ
ート時の加速段階でサーボループの差信号に加速用の所
定値を強制的に加算することで、目標速度信号が非常に
小さい１ディファレンスシークであってもシーク電流を
良好に立上げて充分な加速特性を得ることができ、１デ
ィファレンスシークを含むディファレンス量の小さいシ
ークアクセスについても高速化を実現することができ
る。 また目標速度に到達したタイミング、即ち加速終了を
検出して加速アップをオフすることで、キャリッジの性
能にバラチキがあっても、最適な加速制御ができる。 更に、ハードウェアによるスイッチ切替えで加速電圧
の供給と停止を行っており、切換はナノ秒オーダで済
み、極めてシーク時間の短い１トラックシークに十分に
追従でき、トラックの高密度化に十分に対応できる。
ート時の加速段階でサーボループの差信号に加速用の所
定値を強制的に加算することで、目標速度信号が非常に
小さい１ディファレンスシークであってもシーク電流を
良好に立上げて充分な加速特性を得ることができ、１デ
ィファレンスシークを含むディファレンス量の小さいシ
ークアクセスについても高速化を実現することができ
る。 また目標速度に到達したタイミング、即ち加速終了を
検出して加速アップをオフすることで、キャリッジの性
能にバラチキがあっても、最適な加速制御ができる。 更に、ハードウェアによるスイッチ切替えで加速電圧
の供給と停止を行っており、切換はナノ秒オーダで済
み、極めてシーク時間の短い１トラックシークに十分に
追従でき、トラックの高密度化に十分に対応できる。
第１図は本発明の原理説明図； 第２図は本発明の実施例構成図； 第３図は本発明の加速制御回路の実施例構成図； 第４図は第2,3図の実施例の動作タイミングチャート； 第５図は従来の１ディファレンスシークの説明図であ
る。 図中、 10:ボイスコイルモータ 12:ヘッドキャリッジ 14:加速手段 16:加算点 18:切替手段 18-1,18-2:切替スイッチ（加速制御用）、20:タイマ手
段 22:MPU（コントロールロジック） 24:目標速度発生回路 26-1,26-2:切替スイッチ（フォワード／リバース切替
用） 28:ベロシティエラーアンプ 30,36:アンプ 32:速度制御／位置制御切替回路 34-1,34-2:切替スイッチ（速度制御／位置制御切替用） 38:パワーアンプ 40:ヘッド 42:復調回路 44:速度検出回路 46:比較器 48,56,64,66:インバータ 50,52:ANDゲート 54:NORゲート 58:FF
る。 図中、 10:ボイスコイルモータ 12:ヘッドキャリッジ 14:加速手段 16:加算点 18:切替手段 18-1,18-2:切替スイッチ（加速制御用）、20:タイマ手
段 22:MPU（コントロールロジック） 24:目標速度発生回路 26-1,26-2:切替スイッチ（フォワード／リバース切替
用） 28:ベロシティエラーアンプ 30,36:アンプ 32:速度制御／位置制御切替回路 34-1,34-2:切替スイッチ（速度制御／位置制御切替用） 38:パワーアンプ 40:ヘッド 42:復調回路 44:速度検出回路 46:比較器 48,56,64,66:インバータ 50,52:ANDゲート 54:NORゲート 58:FF
Claims (1)
- 【請求項１】目標速度（E1）と実速度（E2）との差信号
（ΔＥ）に応じたシーク電流をボイスコイルモータに供
給してヘッドキャリッジを目標トラック位置に向けて速
度制御するサーボループを備えたディスク装置のサーボ
回路に於いて、 加速用の所定値（Ecc）を発生する加速値発生手段と、 前記サーボループの差信号（ΔＥ）を入力した加算点
に、前記加速用の所定値（Ecc）を選択的に供給する切
替手段と、 加速段階で前記差信号が零となることで加速終了を検出
する加速終了検出手段と、 シークスタート時に前記切替手段をオンして前記加算点
に前記加速用の所定値（Ecc）を供給し、前記加速終了
検出手段による加速終了検出で前記切替手段をオフして
前記加算点に対する前記加速用の所定値（Ecc）の供給
を停止する切替制御手段と、 を設けたことを特徴とするディスク装置。
Priority Applications (11)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1021307A JPH0817016B2 (ja) | 1989-01-31 | 1989-01-31 | ディスク装置 |
| US07/460,651 US5204932A (en) | 1989-01-10 | 1990-01-03 | Servo circuit for magnetic disk apparatus |
| AU47775/90A AU613819B2 (en) | 1989-01-10 | 1990-01-05 | Servo circuit for magnetic disk apparatus |
| EP94201278A EP0622783B1 (en) | 1989-01-10 | 1990-01-08 | Servo circuit for magnetic disk apparatus |
| DE69032731T DE69032731T2 (de) | 1989-01-10 | 1990-01-08 | Servoschaltungsanordnung für ein Magnetplattenlaufwerk |
| EP90300171A EP0378329B1 (en) | 1989-01-10 | 1990-01-08 | Servo circuit for magnetic disk apparatus |
| EP94201273A EP0614174B1 (en) | 1989-01-10 | 1990-01-08 | Servo circuit for magnetic disk apparatus |
| DE69024670T DE69024670T2 (de) | 1989-01-10 | 1990-01-08 | Servoschaltungsanordnung für einen magnetischen Plattenspieler |
| DE69032602T DE69032602T2 (de) | 1989-01-10 | 1990-01-08 | Servoschaltungsanordnung für einen magnetischen Plattenspieler |
| KR909000224A KR930009422B1 (en) | 1989-01-10 | 1990-01-10 | Servo circuit for magnetic disk apparatus |
| AU87719/91A AU641823B2 (en) | 1989-01-10 | 1991-11-08 | Servo circuit for magnetic disk apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1021307A JPH0817016B2 (ja) | 1989-01-31 | 1989-01-31 | ディスク装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02201783A JPH02201783A (ja) | 1990-08-09 |
| JPH0817016B2 true JPH0817016B2 (ja) | 1996-02-21 |
Family
ID=12051493
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1021307A Expired - Fee Related JPH0817016B2 (ja) | 1989-01-10 | 1989-01-31 | ディスク装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0817016B2 (ja) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6089877A (ja) * | 1983-10-21 | 1985-05-20 | Toshiba Corp | 磁気ヘツド移動制御装置 |
| JPS60124711A (ja) * | 1983-12-12 | 1985-07-03 | Arupain Kk | スライダモ−タ駆動回路 |
-
1989
- 1989-01-31 JP JP1021307A patent/JPH0817016B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02201783A (ja) | 1990-08-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2682748B2 (ja) | 光記録媒体のトラック横断信号作成回路 | |
| JPS6119043B2 (ja) | ||
| US5056072A (en) | Seek apparatus for optical disc drive | |
| EP0622783B1 (en) | Servo circuit for magnetic disk apparatus | |
| JPH0817016B2 (ja) | ディスク装置 | |
| JPS619876A (ja) | ヘツドの位置決め制御方式 | |
| EP0296338A2 (en) | Optical disc system | |
| JPH03171432A (ja) | 光ディスク装置 | |
| JPH0135338Y2 (ja) | ||
| JP2521808B2 (ja) | サ―ボ回路の制御方法 | |
| JP2633761B2 (ja) | 磁気ディスク装置のヘッド位置決め制御装置 | |
| JP2686304B2 (ja) | ディスク装置のサーボ回路 | |
| JP2692117B2 (ja) | マルチアクチュエータ速度制御回路 | |
| JPH0440793B2 (ja) | ||
| JPH04261381A (ja) | 磁気ディスク装置のヘッド位置決め回路 | |
| JPS59177767A (ja) | アクセス制御回路 | |
| JPH0253268A (ja) | 磁気気ヘッドの位置決め回路の速度制御回路 | |
| JPH05135377A (ja) | 光ヘツドの近接トラツクへのジヤンプ制御装置 | |
| JPH0736132B2 (ja) | サーボ回路 | |
| JPH0614430B2 (ja) | ヘッド位置決め制御回路 | |
| JPH02270172A (ja) | 磁気記録再生装置のヘッド位置決め制御装置 | |
| JPH02246057A (ja) | 位置制御装置 | |
| JPS60182567A (ja) | リニアモ−タ制御回路 | |
| JPS60205836A (ja) | 記録情報再生装置用スキツプ回路 | |
| JPH0563844B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |