JPH0817295B2 - レベルシフト回路 - Google Patents
レベルシフト回路Info
- Publication number
- JPH0817295B2 JPH0817295B2 JP62101909A JP10190987A JPH0817295B2 JP H0817295 B2 JPH0817295 B2 JP H0817295B2 JP 62101909 A JP62101909 A JP 62101909A JP 10190987 A JP10190987 A JP 10190987A JP H0817295 B2 JPH0817295 B2 JP H0817295B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- level shift
- resistor
- emitter
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Amplifiers (AREA)
- Manipulation Of Pulses (AREA)
- Logic Circuits (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体電子回路に係り、特に回路の動作可
能温度範囲を拡大することのできるレベルシフト回路に
関する。
能温度範囲を拡大することのできるレベルシフト回路に
関する。
一般に、半導体電子回路を集積化する場合や直流まで
の信号伝達を可能とする場合、コンデンサを排除した直
結方式を用いることが多い。ところが、増幅回路等が多
段接続されると、信号の直流レベルは急速に正や負の供
給電圧に向って増大する傾向にある。このことにより、
出力信号の振幅とその線形性は、制限を受けることにな
る。
の信号伝達を可能とする場合、コンデンサを排除した直
結方式を用いることが多い。ところが、増幅回路等が多
段接続されると、信号の直流レベルは急速に正や負の供
給電圧に向って増大する傾向にある。このことにより、
出力信号の振幅とその線形性は、制限を受けることにな
る。
そこで従来、段間にレベルシフト回路を挿入し、前段
の回路の出力信号の直流レベルをシフトして後段の回路
に伝達する方法がとられていた。
の回路の出力信号の直流レベルをシフトして後段の回路
に伝達する方法がとられていた。
第４図は従来のレベルシフト回路の一例を示してい
る。トランジスタ８と９の特性がそろっている場合に
は、入力端子４に加えられた入力電圧VINと出力端子５
に現われる出力電圧VOUTとの差であるレベルシフト量
は、次の式１によって表わされる。
る。トランジスタ８と９の特性がそろっている場合に
は、入力端子４に加えられた入力電圧VINと出力端子５
に現われる出力電圧VOUTとの差であるレベルシフト量
は、次の式１によって表わされる。
但し、上式においてVBEはトランジスタのベース・エミ
ッタ間電圧を表わしている。トランジスタ９の出力イン
ピーダンスは、一般的にレベルシフト抵抗２の値RLより
もはるかに大きいので、第２図の回路の交流電圧利得は
ほぼ１に近い。
ッタ間電圧を表わしている。トランジスタ９の出力イン
ピーダンスは、一般的にレベルシフト抵抗２の値RLより
もはるかに大きいので、第２図の回路の交流電圧利得は
ほぼ１に近い。
上記従来技術は、レベルシフト量の温度ドリフトにつ
いて配慮がされておらず、レベルシフト回路により信号
の直流レベルに必要な範囲を超えた温度ドリフトが加わ
るという問題があった。
いて配慮がされておらず、レベルシフト回路により信号
の直流レベルに必要な範囲を超えた温度ドリフトが加わ
るという問題があった。
第５図はレベルシフト回路を用いた差動増幅回路の一
例を示している。第５図においては、トランジスタ１と
10、レベルシフト抵抗２と12、バイアス電流源９と13に
よって構成される一対のレベルシフト回路を用いること
により、差動信号に上記温度ドリフトが加わることを防
いでいる。しかし、トランジスタ15と16によって構成さ
れる差動増幅回路の電源電圧VCC1の利用率は、信号の直
流レベルに加わる温度ドリフトによって制限を受ける。
例えば常温において、トランジスタ15と16のそれぞれの
コレクタ電流IC2を、それぞれ第６図の曲線22と23のよ
うに設定しても、高温においては、それぞれ破曲線24と
25に移行する傾向がある。上記問題点は、信号振幅に比
較して電源電圧が充分に高くない時や、様々な温度ドリ
フトを有する回路を多数段接続する場合には、回路の動
作可能温度範囲を制約する要因となる。
例を示している。第５図においては、トランジスタ１と
10、レベルシフト抵抗２と12、バイアス電流源９と13に
よって構成される一対のレベルシフト回路を用いること
により、差動信号に上記温度ドリフトが加わることを防
いでいる。しかし、トランジスタ15と16によって構成さ
れる差動増幅回路の電源電圧VCC1の利用率は、信号の直
流レベルに加わる温度ドリフトによって制限を受ける。
例えば常温において、トランジスタ15と16のそれぞれの
コレクタ電流IC2を、それぞれ第６図の曲線22と23のよ
うに設定しても、高温においては、それぞれ破曲線24と
25に移行する傾向がある。上記問題点は、信号振幅に比
較して電源電圧が充分に高くない時や、様々な温度ドリ
フトを有する回路を多数段接続する場合には、回路の動
作可能温度範囲を制約する要因となる。
本発明の目的は、レベルシフト量の温度ドリフトを任
意に設定し得るようにして当該電子回路の動作可能温度
範囲を拡大し得るようにしたレベルシフト回路を提供す
ることにある。
意に設定し得るようにして当該電子回路の動作可能温度
範囲を拡大し得るようにしたレベルシフト回路を提供す
ることにある。
上記目的は、ベースが信号源に接続されると共にコレ
クタが低いインピーダンスを介してバイアスされる第１
のトランジスタのエミッタにレベルシフト用抵抗の一端
を接続し、かつ該抵抗の他端に電流源を接続し、前記信
号源から前記ベースを介して入力した入力信号をレベル
シフトして前記レベルシフト用抵抗の他端から出力信号
として取り出すレベルシフト回路において、前記電流源
として、温度ドリフト量の既知な第２のトランジスタと
抵抗素子との組合わせにより前記レベルシフト用抵抗を
流れる電流の値を決定する電流源回路を用いることによ
り達成される。
クタが低いインピーダンスを介してバイアスされる第１
のトランジスタのエミッタにレベルシフト用抵抗の一端
を接続し、かつ該抵抗の他端に電流源を接続し、前記信
号源から前記ベースを介して入力した入力信号をレベル
シフトして前記レベルシフト用抵抗の他端から出力信号
として取り出すレベルシフト回路において、前記電流源
として、温度ドリフト量の既知な第２のトランジスタと
抵抗素子との組合わせにより前記レベルシフト用抵抗を
流れる電流の値を決定する電流源回路を用いることによ
り達成される。
信号源にベースが接続されるトランジスタによるエミ
ッタフォロワ回路は、レベルシフト回路が前段の負荷と
なることを防ぐバッファとして動作する。
ッタフォロワ回路は、レベルシフト回路が前段の負荷と
なることを防ぐバッファとして動作する。
任意の温度ドリフトと電流値をもたせることを可能に
した電流源によってバイアスされたレベルシフト用抵抗
は、任意の温度ドリフトと電圧値を有する電圧源として
動作する。該電圧源によりレベルシフト量を設定するこ
とによって、レベルシフト回路の温度ドリフトを任意に
設定し得る。
した電流源によってバイアスされたレベルシフト用抵抗
は、任意の温度ドリフトと電圧値を有する電圧源として
動作する。該電圧源によりレベルシフト量を設定するこ
とによって、レベルシフト回路の温度ドリフトを任意に
設定し得る。
〔実施例〕 以下、本発明の実施例について図面を用いて説明する
訳であるが、その前に本発明の原理を説明しておく。
訳であるが、その前に本発明の原理を説明しておく。
第７図は本発明の原理を表わす回路図である。第７図
においてレベルシフト量は、次の式２によって表わし得
る。
においてレベルシフト量は、次の式２によって表わし得
る。
VIN−VOUT＝VBE＋RLIB(T) （式２） 実際に回路を設計する際には、出力端子５における寄
生容量と、トランジスタ１に流し得るバイアス電流を考
慮して、RLとIB(T)を決定する。次に、入力電圧VINの温
度係数がθVIN／θＴである時、出力電圧VOUTの温度係
数をθVout／θＴにしたい場合には、次の式３の関係を
満足させればよい。
生容量と、トランジスタ１に流し得るバイアス電流を考
慮して、RLとIB(T)を決定する。次に、入力電圧VINの温
度係数がθVIN／θＴである時、出力電圧VOUTの温度係
数をθVout／θＴにしたい場合には、次の式３の関係を
満足させればよい。
従って、レベルシフト量の温度ドリフトを零に押える為
には、次の式４の特性を有するバイアス電流源３を用い
る必要がある。
には、次の式４の特性を有するバイアス電流源３を用い
る必要がある。
回路設計者は前記式３に示した関係を適当に用いること
により、回路の動作可能温度範囲を最適化することがで
きる。
により、回路の動作可能温度範囲を最適化することがで
きる。
第７図において、トランジスタ１がPNP形のものであ
っても、バイアス電流源３の極性を反転させることによ
り、本発明を実現し得ることは言うまでもない。また、
トランジスタ１をFETに置き換える事も可能である。
っても、バイアス電流源３の極性を反転させることによ
り、本発明を実現し得ることは言うまでもない。また、
トランジスタ１をFETに置き換える事も可能である。
さらに、入力信号源のインピーダンスが充分に小さい
場合においては、第７図中のトランジスタ１を削除し
て、レベルシフト用抵抗２の出力端子側でない端子を、
直接に入力端子４とすることができる。
場合においては、第７図中のトランジスタ１を削除し
て、レベルシフト用抵抗２の出力端子側でない端子を、
直接に入力端子４とすることができる。
さらに、本発明の原理を詳述するため第１図を説明す
る。第１図は、上述の温度ドリフトと電流値の設定が可
能な電流源を実現した一例を示す回路図である。同図に
示す一例においては、トランジスタ30のベースを一定電
位VBにバイアスし、該トランジスタのエミッタに（ｎ−
１）段のダイオード、またはダイオード接続のトランジ
スタを直列接続する。但し、ｎは自然数である。これら
の直列接続されたダイオード（接続）と抵抗29の接続点
の電位VEと、上記一定電位VBとの電位差をnVBEと表し得
る場合、バイアス電流IB(T)は次の式５によって表わす
ことができる。
る。第１図は、上述の温度ドリフトと電流値の設定が可
能な電流源を実現した一例を示す回路図である。同図に
示す一例においては、トランジスタ30のベースを一定電
位VBにバイアスし、該トランジスタのエミッタに（ｎ−
１）段のダイオード、またはダイオード接続のトランジ
スタを直列接続する。但し、ｎは自然数である。これら
の直列接続されたダイオード（接続）と抵抗29の接続点
の電位VEと、上記一定電位VBとの電位差をnVBEと表し得
る場合、バイアス電流IB(T)は次の式５によって表わす
ことができる。
ここでレベルシフト量は、IB(T)×RLにより与えられる
ものであり、また温度ドリフトを生じるのはVBEのみ
で、他の要素R1，R2，RE，VCCなどの温度ドリフトの影
響は無視し得るものと考えられるので、結果的に、レベ
ルシフト量は抵抗値の比によって決定され、各抵抗値の
温度ドリフトは無視でき、式５より次のことが言える。
ものであり、また温度ドリフトを生じるのはVBEのみ
で、他の要素R1，R2，RE，VCCなどの温度ドリフトの影
響は無視し得るものと考えられるので、結果的に、レベ
ルシフト量は抵抗値の比によって決定され、各抵抗値の
温度ドリフトは無視でき、式５より次のことが言える。
（１）レベルシフト量はR1とR2とVCCにより、温度ドリ
フトとは独立に設定できる。
フトとは独立に設定できる。
（２）レベルシフト量の温度ドリフトは、ｎとREにより
独立に設定できる。
独立に設定できる。
以下、本発明の実施例を説明する。第２図は本発明の
一実施例を示す回路図である。第２図に示す実施例にお
いては、トランジスタのベース・エミッタ間を定電流源
や抵抗を介して異なる定電位点に接続することにより、
このトランジスタのベース或いはエミッタより得られる
バイアス電圧の電圧値とその温度ドリフトが容易に設定
可能となることを利用して、（式５）によって表される
バイアス電流IB(T)を得ている。複数の電流源を構成す
るトランジスタの間において、上記のバイアス電圧は共
用可能であるため回路規模の削減も容易である。第２図
の場合には、トランジスタ36のベース電位を共用して、
他のレベルシフト回路を並列駆動した時に素子数を削減
できる。（破線で示したトランジスタ37等を用いる時） また、第２図において定電流源35は抵抗に置き換える
ことが可能である。但し、置き換えた抵抗のトランジス
タ34に接続されていない方の端子は、一定の電位にバイ
アスする必要がある。
一実施例を示す回路図である。第２図に示す実施例にお
いては、トランジスタのベース・エミッタ間を定電流源
や抵抗を介して異なる定電位点に接続することにより、
このトランジスタのベース或いはエミッタより得られる
バイアス電圧の電圧値とその温度ドリフトが容易に設定
可能となることを利用して、（式５）によって表される
バイアス電流IB(T)を得ている。複数の電流源を構成す
るトランジスタの間において、上記のバイアス電圧は共
用可能であるため回路規模の削減も容易である。第２図
の場合には、トランジスタ36のベース電位を共用して、
他のレベルシフト回路を並列駆動した時に素子数を削減
できる。（破線で示したトランジスタ37等を用いる時） また、第２図において定電流源35は抵抗に置き換える
ことが可能である。但し、置き換えた抵抗のトランジス
タ34に接続されていない方の端子は、一定の電位にバイ
アスする必要がある。
そして、第３図に示す実施例は式６によって表わされ
るように、温度ドリフトの方向をも任意に設定し得る。
るように、温度ドリフトの方向をも任意に設定し得る。
また、第３図の実施例は第２図と同様に、レベルシフト
回路の並列駆動にも適している。
回路の並列駆動にも適している。
以上の実施例において、用いたトランジスタの極性を
反転しても、それらをFETに置き換えても良い事は言う
までもない。
反転しても、それらをFETに置き換えても良い事は言う
までもない。
本発明によれば、レベルシフト量の温度ドリフトを任
意に設定し得るレベルシフト回路を、簡単な構成により
提供できるので、それを用いた電子回路の動作可能温度
範囲を容易に拡大し得る効果がある。
意に設定し得るレベルシフト回路を、簡単な構成により
提供できるので、それを用いた電子回路の動作可能温度
範囲を容易に拡大し得る効果がある。
第２図及び第３図はそれぞれ本発明の一実施例を示す回
路図、第４図、第５図はそれぞれ従来のレベルシフト回
路を示す回路図、第６図はその特性図、第１図及び第７
図は本発明の原理説明図である。 １……レベルシフト用トランジスタ ２……レベルシフト用抵抗 ３……バイアス電流源 ４……入力端子 ５……出力端子。
路図、第４図、第５図はそれぞれ従来のレベルシフト回
路を示す回路図、第６図はその特性図、第１図及び第７
図は本発明の原理説明図である。 １……レベルシフト用トランジスタ ２……レベルシフト用抵抗 ３……バイアス電流源 ４……入力端子 ５……出力端子。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭59−119910（ＪＰ，Ａ) 特開 昭60−214610（ＪＰ，Ａ) 実開 昭50−24043（ＪＰ，Ｕ) 実開 昭60−1020（ＪＰ，Ｕ) 特公 昭54−33828（ＪＰ，Ｂ２) 実公 昭53−30205（ＪＰ，Ｙ２)
Claims (3)
- 【請求項１】ベースが信号源に接続されエミッタフォロ
ワを構成する第１のトランジスタのエミッタを、レベル
シフト用抵抗を介して、電流源回路を構成する第２のト
ランジスタのコレクタに接続し、前記第２のトランジス
タのコレクタから出力信号を得るレベルシフト回路にお
いて、 前記第２のトランジスタのエミッタを抵抗を介して第１
の一定電位点に接続すると共に、定電流源又は抵抗と第
３のトランジスタのベース・エミッタ間とを、第２およ
び第３の一定電位点の間に直列に接続すると共に、該接
続点には前記第２および第１のトランジスタを介して前
記信号源が接続されている以外には他のいかなる信号源
も接続されておらず、前記定電流源又は抵抗と第３のト
ランジスタとの接続点を、前記第２のトランジスタのベ
ースに接続したことを特徴とするレベルシフト回路。 - 【請求項２】ベースが信号源に接続されエミッタフォロ
ワを構成する第１のトランジスタのエミッタを、レベル
シフト用抵抗を介して、電流源回路を構成する第２のト
ランジスタのコレクタに接続し、前記第２のトランジス
タのコレクタから出力信号を得るレベルシフト回路にお
いて、 前記第２のトランジスタのエミッタを抵抗を介して第１
の一定電位点に接続すると共に、定電流源又は抵抗と第
３のトランジスタのベース・エミッタ間とを、第２およ
び第３の一定電位点の間に直列に接続し、前記定電流源
又は抵抗と第３のトランジスタとの接続点を、前記第２
のトランジスタのベースに接続すると共に、ベースが第
２の信号源に接続されエミッタフォロワを構成する第４
のトランジスタのエミッタを、第２のレベルシフト用抵
抗を介して、第２の電流源回路を構成する第５のトラン
ジスタのコレクタに接続し、前記第５のトランジスタの
コレクタから第２の出力信号を得ると共に、 前記第５のトランジスタのエミッタを第２の抵抗を介し
て第４の一定電位点に接続すると共に、前記定電流源又
は抵抗と前記第３のトランジスタとの接続点を、前記第
５のトランジスタのベースに接続したことを特徴とする
レベルシフト回路。 - 【請求項３】ベースが信号源に接続されエミッタフォロ
ワを構成する第１のトランジスタのエミッタを、レベル
シフト用抵抗を介して、電流源回路を構成する第２のト
ランジスタのコレクタに接続し、前記第２のトランジス
タのコレクタから出力信号を得るレベルシフト回路にお
いて、 前記第２のトランジスタのエミッタを抵抗を介して第１
の一定電位点に接続すると共に、第３の抵抗と、コレク
タとベースを短絡したダイオード接続の第６のトランジ
スタのベース・エミッタ間とを、第２および第３の一定
電位点の間に直列に接続し、前記抵抗と第６のトランジ
スタとの接続点を、前記第２のトランジスタのベースに
接続したことを特徴とするレベルシフト回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62101909A JPH0817295B2 (ja) | 1987-04-27 | 1987-04-27 | レベルシフト回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62101909A JPH0817295B2 (ja) | 1987-04-27 | 1987-04-27 | レベルシフト回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63268302A JPS63268302A (ja) | 1988-11-07 |
| JPH0817295B2 true JPH0817295B2 (ja) | 1996-02-21 |
Family
ID=14313037
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62101909A Expired - Lifetime JPH0817295B2 (ja) | 1987-04-27 | 1987-04-27 | レベルシフト回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0817295B2 (ja) |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5024043U (ja) * | 1973-06-26 | 1975-03-18 | ||
| JPS592189Y2 (ja) * | 1977-08-03 | 1984-01-21 | 株式会社平林製作所 | 連続コンクリ−ト壁施工装置 |
| JPS5433828A (en) * | 1977-08-22 | 1979-03-12 | Sumitomo Metal Ind | Method of making steel ingot |
| JPS59119910A (ja) * | 1982-12-25 | 1984-07-11 | Toshiba Corp | レベルシフト回路付増幅器 |
| JPS601020U (ja) * | 1983-05-31 | 1985-01-07 | ソニー株式会社 | 一定インピ−ダンス出力回路 |
| JPS60214610A (ja) * | 1984-04-11 | 1985-10-26 | Fujitsu Ltd | トランジスタ回路 |
-
1987
- 1987-04-27 JP JP62101909A patent/JPH0817295B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63268302A (ja) | 1988-11-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4797629A (en) | Wide range operational amplifier input stage | |
| JP3088262B2 (ja) | 低歪差動増幅回路 | |
| US4769617A (en) | Differential amplifier circuit | |
| JPH0629832A (ja) | Ｅｃｌ回路 | |
| US6734720B2 (en) | Operational amplifier in which the idle current of its output push-pull transistors is substantially zero | |
| JPH0787314B2 (ja) | 増幅器 | |
| JPH0817295B2 (ja) | レベルシフト回路 | |
| JP2896029B2 (ja) | 電圧電流変換回路 | |
| JPH10145221A (ja) | 出力回路装置 | |
| JP2661358B2 (ja) | レベルシフト回路 | |
| EP0812062A2 (en) | Gain-variable amplifier with wide control range | |
| JP2681999B2 (ja) | 電圧フォロア回路および電圧電流変換回路 | |
| JPH0478044B2 (ja) | ||
| JPH0527282B2 (ja) | ||
| JP2665072B2 (ja) | 増幅回路 | |
| JP3305057B2 (ja) | 増幅回路 | |
| JP3172310B2 (ja) | バッファ回路 | |
| JPH10341119A (ja) | 差動増幅回路 | |
| JP3360911B2 (ja) | 差動増幅回路 | |
| JPS58154911A (ja) | 利得制御増幅器 | |
| JP2724713B2 (ja) | 電力増幅器 | |
| JPS6338889B2 (ja) | ||
| JPH07274039A (ja) | 画像信号補正器及び信号変換器 | |
| JP2680748B2 (ja) | 結合容量回路 | |
| JPH07154168A (ja) | バッファ回路 |