JPH0817355B2 - マルチフレーム同期検出回路 - Google Patents
マルチフレーム同期検出回路Info
- Publication number
- JPH0817355B2 JPH0817355B2 JP62247515A JP24751587A JPH0817355B2 JP H0817355 B2 JPH0817355 B2 JP H0817355B2 JP 62247515 A JP62247515 A JP 62247515A JP 24751587 A JP24751587 A JP 24751587A JP H0817355 B2 JPH0817355 B2 JP H0817355B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- frame
- circuit
- counter
- frame synchronization
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Time-Division Multiplex Systems (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明は、通信装置間で通信を行うための情報信号が
マルチフレーム多重化され、マルチフレーム中の固有の
パターンを有するマルチフレーム同期信号を検出するマ
ルチフレーム同期検出回路に関するものである。
マルチフレーム多重化され、マルチフレーム中の固有の
パターンを有するマルチフレーム同期信号を検出するマ
ルチフレーム同期検出回路に関するものである。
（従来の技術） 従来、マルチフレームによって通信を行う通信装置に
おけるマルチフレーム同期検出回路としては、第７図に
示すようなものがある。
おけるマルチフレーム同期検出回路としては、第７図に
示すようなものがある。
同図に示すマルチフレーム同期検出回路は、（ｍ−
１）×ｎ個の遅延素子101と、比較回路111とからなる。
１）×ｎ個の遅延素子101と、比較回路111とからなる。
遅延素子101は受信信号を１ビットづつ遅延させる。
比較回路111にはｎビット間隔で前記遅延素子101から出
力信号が与えられる。すなわち比較回路111には信号
S1、S2、……、Smが入力される。信号S1は入力信号その
ものであり、S2は第ｎ番目の遅延素子の出力信号であ
り、信号Smは（ｍ−１）×ｎ番目の遅延素子の出力信号
である。
比較回路111にはｎビット間隔で前記遅延素子101から出
力信号が与えられる。すなわち比較回路111には信号
S1、S2、……、Smが入力される。信号S1は入力信号その
ものであり、S2は第ｎ番目の遅延素子の出力信号であ
り、信号Smは（ｍ−１）×ｎ番目の遅延素子の出力信号
である。
そして、比較回路111は入力される信号S1、S2、…
…、Smと予め記憶されているマルチフレーム同期信号の
信号パターンとを比較しこれらが一致したときにフレー
ム同期信号を発する。
…、Smと予め記憶されているマルチフレーム同期信号の
信号パターンとを比較しこれらが一致したときにフレー
ム同期信号を発する。
ところで、このようなマルチフレーム同期検出回路で
は（ｍ−１）×ｎビット分の遅延素子が必要であり、誤
同期が生じた際には再同期確立に要する時間が一定しな
いという問題点がある。またフレームの構成が変更され
た場合、回路変更が困難であるという問題点がある。
は（ｍ−１）×ｎビット分の遅延素子が必要であり、誤
同期が生じた際には再同期確立に要する時間が一定しな
いという問題点がある。またフレームの構成が変更され
た場合、回路変更が困難であるという問題点がある。
（発明が解決しようとする問題点） このように、従来のマルチフレーム同期検出回路で
は、同期確立に要する時間が一定でなく、またフレーム
の構成が変更された場合に回路変更が困難であるという
問題がある。
は、同期確立に要する時間が一定でなく、またフレーム
の構成が変更された場合に回路変更が困難であるという
問題がある。
本発明はこのような事情に基づいてなされたものでそ
の目的とするところは、一定時間内で同期確立が行えフ
レーム構成に変更があっても容易に対処できるマルチフ
レーム同期検出回路を提供することにある。
の目的とするところは、一定時間内で同期確立が行えフ
レーム構成に変更があっても容易に対処できるマルチフ
レーム同期検出回路を提供することにある。
［発明の構成］ （問題点を解決するための手段） 前記目的を達成するために本発明は、複数のフレーム
が結合されてなり一定間隔でマルチフレーム同期信号が
存在するマルチフレームの前記マルチフレーム同期信号
を検出するマルチフレーム同期検出回路において、前記
マルチフレーム同期信号が出現する間隔で受信信号を抽
出し抽出された受信信号のうちマルチフレーム同期信号
の語長分を一語として記憶する記憶手段と、この記憶手
段に記憶された語と前記マルチフレーム同期信号の信号
パターンとを比較する比較手段とを具備することを特徴
としている。
が結合されてなり一定間隔でマルチフレーム同期信号が
存在するマルチフレームの前記マルチフレーム同期信号
を検出するマルチフレーム同期検出回路において、前記
マルチフレーム同期信号が出現する間隔で受信信号を抽
出し抽出された受信信号のうちマルチフレーム同期信号
の語長分を一語として記憶する記憶手段と、この記憶手
段に記憶された語と前記マルチフレーム同期信号の信号
パターンとを比較する比較手段とを具備することを特徴
としている。
（作用） 本発明では、マルチフレーム同期信号が出現する間隔
で受信信号を抽出し抽出された受信信号のうちマルチフ
レーム同期信号の語長分を一語として記憶手段に記憶す
る。この記憶手段に記憶された複数の語を夫々読み出し
比較手段によってマルチフレーム同期信号の信号パター
ンとを比較することによってマルチフレーム同期信号を
検出する。
で受信信号を抽出し抽出された受信信号のうちマルチフ
レーム同期信号の語長分を一語として記憶手段に記憶す
る。この記憶手段に記憶された複数の語を夫々読み出し
比較手段によってマルチフレーム同期信号の信号パター
ンとを比較することによってマルチフレーム同期信号を
検出する。
（実施例） 以下図面に基づいて本発明の一実施例を詳細に説明す
る。
る。
第１図は本発明の一実施例に係るマルチフレーム同期
検出回路の概要構成図である。
検出回路の概要構成図である。
同図に示すマルチフレーム同期検出回路は、計数回路
１、３、演算回路５、記憶回路７、比較回路９、同期補
正回路11からなる。
１、３、演算回路５、記憶回路７、比較回路９、同期補
正回路11からなる。
第２図は第１図に示すマルチフレーム同期検出回路の
詳細な回路図であり、第１図に示す要素と同一の要素に
はそれと同一の番号を付してある。
詳細な回路図であり、第１図に示す要素と同一の要素に
はそれと同一の番号を付してある。
同図に示すマルチフレーム同期検出回路は、演算回路
５、記憶回路７、比較回路９、同期補正回路11、カウン
タ13、15、17、19、ゲート21、23からなる。ここで、第
１図に示す計数回路１はカウンタ13、19に相当する。ま
た計数回路３はカウンタ15、17に相当する。
５、記憶回路７、比較回路９、同期補正回路11、カウン
タ13、15、17、19、ゲート21、23からなる。ここで、第
１図に示す計数回路１はカウンタ13、19に相当する。ま
た計数回路３はカウンタ15、17に相当する。
カウンタ13はビット同期信号をカウントし記憶回路７
にアドレスを与える。またこのカウンタ13は“0"〜“77
1"で巡回し、巡回するとキャリー信号をカウンタ15に与
える。カウンタ15はカウンタ13から送られるキャリー信
号をカウントし“0"〜“5"で巡回する。カウンタ17はカ
ウンタ15のキャリー信号をカウントする。演算回路５は
カウンタ15、17および受信信号等を処理し記憶回路７に
対して信号の読み書きを行う。記憶回路７はカウンタ13
および演算回路５を介してカウンタ15から送られるアド
レスに従って演算回路５が処理した信号を記憶する。比
較回路９は演算回路５から出力される信号と予め記憶さ
れたマルチフレーム同期信号の信号パターンとを比較す
る。
にアドレスを与える。またこのカウンタ13は“0"〜“77
1"で巡回し、巡回するとキャリー信号をカウンタ15に与
える。カウンタ15はカウンタ13から送られるキャリー信
号をカウントし“0"〜“5"で巡回する。カウンタ17はカ
ウンタ15のキャリー信号をカウントする。演算回路５は
カウンタ15、17および受信信号等を処理し記憶回路７に
対して信号の読み書きを行う。記憶回路７はカウンタ13
および演算回路５を介してカウンタ15から送られるアド
レスに従って演算回路５が処理した信号を記憶する。比
較回路９は演算回路５から出力される信号と予め記憶さ
れたマルチフレーム同期信号の信号パターンとを比較す
る。
第３図はこの実施例におけるマルチフレームの構成図
である。
である。
同図に示すマルチフレームは24個のフレームからなり
各フレームは193ビットからなる。そして、第４フレー
ム、第８フレーム、第12フレーム、……、第24フレーム
にマルチフレーム同期信号が挿入される。このマルチフ
レーム同期信号は“001011"という信号パターンを有す
る。比較回路９は演算回路５から送られる語と予め記憶
されたマルチフレーム同期信号の信号パターンとを比較
する。マルチフレーム同期信号の信号パターンは“0010
11"であり、この信号パターンを５ビットの範囲内でシ
フトした信号パターンと演算回路５から送られてくる信
号とを比較する。比較回路９は一致した場合には６つの
信号パターンのうちどの信号パターンと一致したかを同
期補正回路11に送る。同期補正回路11では第４図に示す
テーブルによって一致したパターンから次のマルチフレ
ームの先頭ビットまでの残りビット数を算出する。
各フレームは193ビットからなる。そして、第４フレー
ム、第８フレーム、第12フレーム、……、第24フレーム
にマルチフレーム同期信号が挿入される。このマルチフ
レーム同期信号は“001011"という信号パターンを有す
る。比較回路９は演算回路５から送られる語と予め記憶
されたマルチフレーム同期信号の信号パターンとを比較
する。マルチフレーム同期信号の信号パターンは“0010
11"であり、この信号パターンを５ビットの範囲内でシ
フトした信号パターンと演算回路５から送られてくる信
号とを比較する。比較回路９は一致した場合には６つの
信号パターンのうちどの信号パターンと一致したかを同
期補正回路11に送る。同期補正回路11では第４図に示す
テーブルによって一致したパターンから次のマルチフレ
ームの先頭ビットまでの残りビット数を算出する。
たとえば演算回路５から送られてくる信号はパターン
が信号パターン“001011"と一致した場合には残りビッ
ト数が193ビットとなる。演算回路５から送られてくる
信号パターンが信号パターン“101100"と一致した場合
には残りビット数が3281ビットであることが算定され
る。
が信号パターン“001011"と一致した場合には残りビッ
ト数が193ビットとなる。演算回路５から送られてくる
信号パターンが信号パターン“101100"と一致した場合
には残りビット数が3281ビットであることが算定され
る。
カウンタ19は同期信号をカウントしており、同期補正
回路11はカウンタ19が前述したように算定した残りビッ
ト数だけカウントしたときにカウンタ19をクリアする。
回路11はカウンタ19が前述したように算定した残りビッ
ト数だけカウントしたときにカウンタ19をクリアする。
次に、この実施例の動作について説明する。
初期状態ではリセット信号によりカウンタ13、15、1
7、19はクリアされている。カウンタ13はビット同期信
号を計数し、その出力を記憶回路７のアドレスとして出
力する。リセット信号が入力された直後１マルチフレー
ム信号を受信する以前はカウンタ17の出力値は“0"であ
り、したがってゲート23の出力値はハイレベルとなる。
このとき演算回路５は受信信号をカウンタ13、15で示さ
れるアドレスの位置に書き込む。カウンタ15の出力値は
カウンタ13が０〜771までカウントする間“0"を保ち続
けるので、第５図に示すように、受信信号は記憶回路７
の各行の１ビット目に書き込まれる。この動作を772ビ
ット分行うと記憶回路７の各行の第１ビット目に受信信
号が書き込まれる。カウンタ13が772をカウントすると
カウンタ13からキャリー信号が出力されカウンタ15に入
力される。したがってカウンタ15の出力値は“1"とな
る。カウンタ13にビット同期信号が入力されると演算回
路５はカウンタ13とカウンタ15とで示されるアドレスの
位置に受信信号を書き込む。すなわち、この場合、カウ
ンタ15は各行の第２ビット目を指示しているので、カウ
ンタ13にビット同期信号が入力されるごとに記憶回路７
の各行の第２ビット目に受信信号が書き込まれる。
7、19はクリアされている。カウンタ13はビット同期信
号を計数し、その出力を記憶回路７のアドレスとして出
力する。リセット信号が入力された直後１マルチフレー
ム信号を受信する以前はカウンタ17の出力値は“0"であ
り、したがってゲート23の出力値はハイレベルとなる。
このとき演算回路５は受信信号をカウンタ13、15で示さ
れるアドレスの位置に書き込む。カウンタ15の出力値は
カウンタ13が０〜771までカウントする間“0"を保ち続
けるので、第５図に示すように、受信信号は記憶回路７
の各行の１ビット目に書き込まれる。この動作を772ビ
ット分行うと記憶回路７の各行の第１ビット目に受信信
号が書き込まれる。カウンタ13が772をカウントすると
カウンタ13からキャリー信号が出力されカウンタ15に入
力される。したがってカウンタ15の出力値は“1"とな
る。カウンタ13にビット同期信号が入力されると演算回
路５はカウンタ13とカウンタ15とで示されるアドレスの
位置に受信信号を書き込む。すなわち、この場合、カウ
ンタ15は各行の第２ビット目を指示しているので、カウ
ンタ13にビット同期信号が入力されるごとに記憶回路７
の各行の第２ビット目に受信信号が書き込まれる。
同様の動作を繰り返すことにより記憶回路７には１マ
ルチフレーム分の受信信号が書き込まれる。そしてこの
記憶回路７に記憶されている語は６ビットで１語となり
それが772語書き込まれていることになる。また各語に
おいては隣接するビットは772ビット離れており、すな
わちマルチフレーム同期信号が出現する間隔分離れたビ
ットの受信信号となっている。
ルチフレーム分の受信信号が書き込まれる。そしてこの
記憶回路７に記憶されている語は６ビットで１語となり
それが772語書き込まれていることになる。また各語に
おいては隣接するビットは772ビット離れており、すな
わちマルチフレーム同期信号が出現する間隔分離れたビ
ットの受信信号となっている。
１マルチフレーム分の受信信号が記憶回路７に書き込
まれるとカウンタ13、15は巡回とカウンタ15からキャリ
ー信号が出力されカウンタ17の出力値は“1"となる。し
たがって、ゲート23の出力信号はローレベルとなる。こ
のとき演算回路５は、第６図に示すように、記憶回路７
から読み出した語のうちカウンタ15で示されるビットの
位置の信号と受信との論理積をとり、その結果をカウン
タ15で示されるビット位置に挿入しカウンタ13で示され
るアドレスにその語を書き込む。
まれるとカウンタ13、15は巡回とカウンタ15からキャリ
ー信号が出力されカウンタ17の出力値は“1"となる。し
たがって、ゲート23の出力信号はローレベルとなる。こ
のとき演算回路５は、第６図に示すように、記憶回路７
から読み出した語のうちカウンタ15で示されるビットの
位置の信号と受信との論理積をとり、その結果をカウン
タ15で示されるビット位置に挿入しカウンタ13で示され
るアドレスにその語を書き込む。
記憶回路７からの読み出し動作、読み出された信号と
の論理積をとる動作、記憶回路７への書き込み動作を３
マルチフレーム分繰り返す。
の論理積をとる動作、記憶回路７への書き込み動作を３
マルチフレーム分繰り返す。
そして、カウンタ15の出力値が“5"でありカウンタ17
の出力値が“3"となるとゲート21の出力値はハイレベル
となり、演算回路５は記憶回路７から読み出した語を比
較回路９に出力する。比較回路９は演算回路５から送ら
れる語と予め記憶されたマルチフレーム同期信号の信号
パターンとを比較する。マルチフレーム同期信号の信号
パターンは“001011"であり、この信号パターンを５ビ
ットの範囲内でシフトした信号パターンと演算回路５か
ら送られてくる信号を比較する。比較回路９は一致した
場合には６つの信号パターンのうちどの信号パターンと
一致したかを同期補正回路11に送る。同期補正回路11は
第４図に示すテーブルから残りビット数を算出する。
の出力値が“3"となるとゲート21の出力値はハイレベル
となり、演算回路５は記憶回路７から読み出した語を比
較回路９に出力する。比較回路９は演算回路５から送ら
れる語と予め記憶されたマルチフレーム同期信号の信号
パターンとを比較する。マルチフレーム同期信号の信号
パターンは“001011"であり、この信号パターンを５ビ
ットの範囲内でシフトした信号パターンと演算回路５か
ら送られてくる信号を比較する。比較回路９は一致した
場合には６つの信号パターンのうちどの信号パターンと
一致したかを同期補正回路11に送る。同期補正回路11は
第４図に示すテーブルから残りビット数を算出する。
カウンタ19は同期信号をカウントしており、同期補正
回路11はカウンタ19が前述したように算定した残りビッ
ト数だけカウントしたときにカウンタ19をクリアする。
したがってカウンタ19は受信信号のマルチフレームと同
期する。
回路11はカウンタ19が前述したように算定した残りビッ
ト数だけカウントしたときにカウンタ19をクリアする。
したがってカウンタ19は受信信号のマルチフレームと同
期する。
このように本実施例によれば一定時間内で同期確立が
行なえる。また、フレームの構成に変更があっても容易
に対処できる。
行なえる。また、フレームの構成に変更があっても容易
に対処できる。
［発明の効果］ 以上詳細に説明したように本発明におれば、一定時間
内で同期確立が行え、フレーム構成に変更があっても容
易に対処できるマルチフレーム同期検出回路を提供でき
る。
内で同期確立が行え、フレーム構成に変更があっても容
易に対処できるマルチフレーム同期検出回路を提供でき
る。
第１図は本発明の一実施例に係るマルチフレームの概略
構成図、第２図はこの実施例の構成を示す回路図、第３
図はフレームの構成を示す図、第４図は信号パターンと
残りビット数の関係を示す図、第５図および第６図は記
憶回路への読み書きを示す図、第７図は従来のマルチフ
レーム同期検出回路の構成を示す図である。 ５……演算回路 ７……記憶回路 ９……比較回路 11……同期補正回路 13、15、17、19……カウンタ
構成図、第２図はこの実施例の構成を示す回路図、第３
図はフレームの構成を示す図、第４図は信号パターンと
残りビット数の関係を示す図、第５図および第６図は記
憶回路への読み書きを示す図、第７図は従来のマルチフ
レーム同期検出回路の構成を示す図である。 ５……演算回路 ７……記憶回路 ９……比較回路 11……同期補正回路 13、15、17、19……カウンタ
Claims (1)
- 【請求項１】複数のフレームが結合されてなり一定間隔
でマルチフレーム同期信号が存在するマルチフレームの
前記マルチフレーム同期信号を検出するマルチフレーム
同期検出回路において、 前記マルチフレーム同期信号が出現する間隔で受信信号
を抽出し抽出された受信信号のうちマルチフレーム同期
信号の語長分を一語として記憶する記憶手段と、 この記憶手段に記憶された語と前記マルチフレーム同期
信号の信号パターンとを比較する比較手段と、 を具備することを特徴とするマルチフレーム同期検出回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62247515A JPH0817355B2 (ja) | 1987-09-30 | 1987-09-30 | マルチフレーム同期検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62247515A JPH0817355B2 (ja) | 1987-09-30 | 1987-09-30 | マルチフレーム同期検出回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6490631A JPS6490631A (en) | 1989-04-07 |
| JPH0817355B2 true JPH0817355B2 (ja) | 1996-02-21 |
Family
ID=17164630
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62247515A Expired - Fee Related JPH0817355B2 (ja) | 1987-09-30 | 1987-09-30 | マルチフレーム同期検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0817355B2 (ja) |
-
1987
- 1987-09-30 JP JP62247515A patent/JPH0817355B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6490631A (en) | 1989-04-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6359294B2 (ja) | ||
| US5202904A (en) | Pulse stuffing apparatus and method | |
| GB1517750A (en) | Reframing circuit for a time division multiplex system | |
| JPH0817355B2 (ja) | マルチフレーム同期検出回路 | |
| JP2967649B2 (ja) | 受信同期回路 | |
| JP3038773B2 (ja) | フレーム同期回路 | |
| JP3010634B2 (ja) | フレーム同期多重処理方式 | |
| JPS60224342A (ja) | フレ−ム同期回路 | |
| JP3185298B2 (ja) | 論理処理回路 | |
| JP2873059B2 (ja) | 無線通信システムのパターン同期回路 | |
| KR100270335B1 (ko) | 동기보호정보를순회시킨프레임동기장치 | |
| JPH0630480B2 (ja) | 速度変換回路 | |
| JP2982320B2 (ja) | 同期信号抽出回路 | |
| RU2070772C1 (ru) | Накопитель | |
| JP3006000B2 (ja) | 非同期エラーパルス多重化回路 | |
| JP2960761B2 (ja) | Ｔｄｍａ信号用エラスティックバッファ | |
| JP2591850B2 (ja) | フレーム同期回路 | |
| JPH02305130A (ja) | フレーム同期回路 | |
| JPH0220937A (ja) | 同期検出回路 | |
| SU1647633A2 (ru) | Устройство дл цифровой магнитной записи | |
| JPH01135237A (ja) | フレーム同期パターン検出回路 | |
| JP2655611B2 (ja) | 多重分離装置 | |
| JPH0317257B2 (ja) | ||
| JPS6232854B2 (ja) | ||
| JPH04317228A (ja) | フレーム同期保護装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |