JPH0818662A - 交換機スイッチングネットワーク試験方法及びその装置 - Google Patents
交換機スイッチングネットワーク試験方法及びその装置Info
- Publication number
- JPH0818662A JPH0818662A JP14361394A JP14361394A JPH0818662A JP H0818662 A JPH0818662 A JP H0818662A JP 14361394 A JP14361394 A JP 14361394A JP 14361394 A JP14361394 A JP 14361394A JP H0818662 A JPH0818662 A JP H0818662A
- Authority
- JP
- Japan
- Prior art keywords
- switching network
- highway
- exchange
- tested
- control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Monitoring And Testing Of Exchanges (AREA)
Abstract
(57)【要約】
【目的】 本発明は交換機スイッチングネットワーク試
験方法及びその装置に関し、二重化ネットワークの一方
の交換機単体で二重化ネットワーク構成の試験を行うこ
とができると共に、擬似ネットワークを必要とせず、開
発工数が小さくて済むことを目的とする。 【構成】 試験される交換機（１０ａ）の制御部（１１
ａ）のスイッチングネットワーク（１７ａ）から供給さ
れる運用予備指示信号を極性反転して上記試験される交
換機（１０ａ）のライン・トランク部（１２ａ）の自系
スイッチングネットワーク（１７ａ）からのライン・ト
ランク制御ハイウェイと他系スイッチングネットワーク
（１７ｂ）からのライン・トランク制御ハイウェイとの
いずれかを選択する選択回路（２０ａ）に供給する。
験方法及びその装置に関し、二重化ネットワークの一方
の交換機単体で二重化ネットワーク構成の試験を行うこ
とができると共に、擬似ネットワークを必要とせず、開
発工数が小さくて済むことを目的とする。 【構成】 試験される交換機（１０ａ）の制御部（１１
ａ）のスイッチングネットワーク（１７ａ）から供給さ
れる運用予備指示信号を極性反転して上記試験される交
換機（１０ａ）のライン・トランク部（１２ａ）の自系
スイッチングネットワーク（１７ａ）からのライン・ト
ランク制御ハイウェイと他系スイッチングネットワーク
（１７ｂ）からのライン・トランク制御ハイウェイとの
いずれかを選択する選択回路（２０ａ）に供給する。
Description
【０００１】
【産業上の利用分野】本発明は交換機スイッチングネッ
トワークを試験する試験方法及びその装置に関する。
トワークを試験する試験方法及びその装置に関する。
【０００２】近年の情報通信におけるネットワークは、
従来の電話中心の音声ネットワークからコンピュータの
データを扱うコンピュータネットワークへと移行してき
ている。また、通信端末のマルチメディア化に伴って、
テレマーケッティング等の多様なサービスが実現される
ようになってきており、ネットワークの重要性は増して
きている。このような状況のなかで、情報通信ネットワ
ークにおけるその中核となる交換機には、従来以上の信
頼性が要求される。このため、交換機の主要な機能はす
べて、２つの装置を準備し（これを二重化という）、万
が一の故障時には予備の装置に切り換え、呼処理が止ま
らないようにしている。もちろん、音声／データをスイ
ッチングする交換機のネットワークも二重化されてい
る。
従来の電話中心の音声ネットワークからコンピュータの
データを扱うコンピュータネットワークへと移行してき
ている。また、通信端末のマルチメディア化に伴って、
テレマーケッティング等の多様なサービスが実現される
ようになってきており、ネットワークの重要性は増して
きている。このような状況のなかで、情報通信ネットワ
ークにおけるその中核となる交換機には、従来以上の信
頼性が要求される。このため、交換機の主要な機能はす
べて、２つの装置を準備し（これを二重化という）、万
が一の故障時には予備の装置に切り換え、呼処理が止ま
らないようにしている。もちろん、音声／データをスイ
ッチングする交換機のネットワークも二重化されてい
る。
【０００３】
【従来の技術】図８は交換機の二重化ネットワークの一
例のブロック図を示す。同図中、交換機１０ａは制御部
１１ａとライン・トランク（ＬＴ）部１２ａよりなる。
制御部１１ａには交換機全体を制御するＣＰＵ１５ａ
と、局データを格納するディスク装置（ＤＫ）１８ａ及
び保守コンソール１９ａ等が接続された入出力制御装置
（ＩＯＵ）１６ａと、スイッチングネットワーク（Ｎ
Ｗ）１７ａが設けられている。ＬＴ部１２ａにはライン
・トランク制御ハイウェイ選択回路（ＨＷＩ）２０ａ
と、ライン・トランク回路（Ｌ／Ｔ）２１ａ，２２ａが
設けられている。交換機１０ｂも同一構成であり、制御
部１１ｂにはＣＰＵ１５ｂ，ＩＯＵ１６ｂ，ＮＷ１７ｂ
が設けられ、ＬＴ部１２ｂにはＨＷＩ２０ｂ，Ｌ／Ｔ２
１ｂ，２２ｂが設けられている。
例のブロック図を示す。同図中、交換機１０ａは制御部
１１ａとライン・トランク（ＬＴ）部１２ａよりなる。
制御部１１ａには交換機全体を制御するＣＰＵ１５ａ
と、局データを格納するディスク装置（ＤＫ）１８ａ及
び保守コンソール１９ａ等が接続された入出力制御装置
（ＩＯＵ）１６ａと、スイッチングネットワーク（Ｎ
Ｗ）１７ａが設けられている。ＬＴ部１２ａにはライン
・トランク制御ハイウェイ選択回路（ＨＷＩ）２０ａ
と、ライン・トランク回路（Ｌ／Ｔ）２１ａ，２２ａが
設けられている。交換機１０ｂも同一構成であり、制御
部１１ｂにはＣＰＵ１５ｂ，ＩＯＵ１６ｂ，ＮＷ１７ｂ
が設けられ、ＬＴ部１２ｂにはＨＷＩ２０ｂ，Ｌ／Ｔ２
１ｂ，２２ｂが設けられている。
【０００４】ここでは制御部１１ａと１１ｂ夫々のＣＰ
Ｕ１５ａ，１５ｂ，ＩＯＵ１６ａ，１６ｂ，ＮＷ１７
ａ，１７ｂが二重化されており、ＬＴ部１２ａ，１２ｂ
は二重化ではなく交換機１０ａ，１０ｂに分散搭載され
ている。つまりＬＴ部１２ａ，１２ｂは常に運転系の制
御部１１ａ又は１１ｂにより制御されて運用される。制
御部１０ａ，１２ｂはアクト・スタンバイ（ＡＣＴ／＊
ＳＢＹ）信号で二重化し、運転系がＡＣＴで予備系がＳ
ＢＹであり、故障発生時にはＡＣＴ／＊ＳＢＹ信号が切
り替わり、呼処理が停止しない構成である。
Ｕ１５ａ，１５ｂ，ＩＯＵ１６ａ，１６ｂ，ＮＷ１７
ａ，１７ｂが二重化されており、ＬＴ部１２ａ，１２ｂ
は二重化ではなく交換機１０ａ，１０ｂに分散搭載され
ている。つまりＬＴ部１２ａ，１２ｂは常に運転系の制
御部１１ａ又は１１ｂにより制御されて運用される。制
御部１０ａ，１２ｂはアクト・スタンバイ（ＡＣＴ／＊
ＳＢＹ）信号で二重化し、運転系がＡＣＴで予備系がＳ
ＢＹであり、故障発生時にはＡＣＴ／＊ＳＢＹ信号が切
り替わり、呼処理が停止しない構成である。
【０００５】例えば交換機１０ａのＣＰＵ１５ａからは
ＩＯＵ１６ａ，ＮＷ１７ａに対してＡＣＴ／＊ＳＢＹ信
号（“１”でＡＣＴ，“０”でＳＢＹ）が送出され、自
系の状態を通知する。ＮＷ１７ａにおいてはＡＣＴ／＊
ＳＢＹ信号によりＡＣＴ時にのみ自系Ｌ／Ｔ制御ハイウ
ェイ２３ａを有効（活性化）とし、他系Ｌ／Ｔ制御ハイ
ウェイ２４ａに対してはＡＣＴ／＊ＳＢＹ信号をＡＣＴ
にして他系のＨＷＩ２０ｂ配下のＬ／Ｔ制御ハイウェイ
２３ｂを制御する。他系ＬＴ部１２ｂのＨＷＩ２０ｂは
Ｌ／Ｔ制御ハイウェイ２４ａをＬＴ部１２ｂに引き込む
かどうかを選択する回路で、Ｌ／Ｔ制御ハイウェイ２４
ａ情報内のＡＣＴ／＊ＳＢＹ信号がＡＣＴ時に引き込
み、ＬＴ部１２ｂのＬ／Ｔ２１ｂ〜２２ｂを制御部１１
ａのＮＷ１７ａから制御可能とする。またＬＴ部１２ａ
のＨＷＩ２０ａはＨＷＩ２０ｂと逆の状態となる。
ＩＯＵ１６ａ，ＮＷ１７ａに対してＡＣＴ／＊ＳＢＹ信
号（“１”でＡＣＴ，“０”でＳＢＹ）が送出され、自
系の状態を通知する。ＮＷ１７ａにおいてはＡＣＴ／＊
ＳＢＹ信号によりＡＣＴ時にのみ自系Ｌ／Ｔ制御ハイウ
ェイ２３ａを有効（活性化）とし、他系Ｌ／Ｔ制御ハイ
ウェイ２４ａに対してはＡＣＴ／＊ＳＢＹ信号をＡＣＴ
にして他系のＨＷＩ２０ｂ配下のＬ／Ｔ制御ハイウェイ
２３ｂを制御する。他系ＬＴ部１２ｂのＨＷＩ２０ｂは
Ｌ／Ｔ制御ハイウェイ２４ａをＬＴ部１２ｂに引き込む
かどうかを選択する回路で、Ｌ／Ｔ制御ハイウェイ２４
ａ情報内のＡＣＴ／＊ＳＢＹ信号がＡＣＴ時に引き込
み、ＬＴ部１２ｂのＬ／Ｔ２１ｂ〜２２ｂを制御部１１
ａのＮＷ１７ａから制御可能とする。またＬＴ部１２ａ
のＨＷＩ２０ａはＨＷＩ２０ｂと逆の状態となる。
【０００６】従って交換機１１ａがＡＣＴ系で、交換機
１１ｂがＳＢＹ系のとき、ＮＷ１７ａは自系のＬ／Ｔ２
１ａ〜２２ａと他系のＬ／Ｔ２１ｂ〜２２ｂを制御可能
である。このとき制御部１１ｂのＮＷ１７ｂはＳＢＹの
ため自系Ｌ／Ｔ制御ハイウェイ１２ｂは無効となってお
り、ＨＷＩ２０ｂがＮＷ１７ａからのＬ／Ｔ制御ハイウ
ェイ２４ｂを引き込んでも影響はない。
１１ｂがＳＢＹ系のとき、ＮＷ１７ａは自系のＬ／Ｔ２
１ａ〜２２ａと他系のＬ／Ｔ２１ｂ〜２２ｂを制御可能
である。このとき制御部１１ｂのＮＷ１７ｂはＳＢＹの
ため自系Ｌ／Ｔ制御ハイウェイ１２ｂは無効となってお
り、ＨＷＩ２０ｂがＮＷ１７ａからのＬ／Ｔ制御ハイウ
ェイ２４ｂを引き込んでも影響はない。
【０００７】従来、交換機の二重化ネットワークを試験
する方法として次の２つの方法があった。
する方法として次の２つの方法があった。
【０００８】図９は実際に交換機を二重化ネットワーク
構成として試験する方法である。同図中、試験装置３０
はＣＰＵ１５ａ，１５ｂに接続されるテスタ制御部（Ｔ
ＣＮＴ）３１と、ＩＯＵ１６ａ，１６ｂに接続されるテ
スタ入出力制御装置（ＩＯＴ）３２と、ＮＷ１７ａ，１
７ｂの自系Ｌ／Ｔ制御ハイウェイ２３ａ，２３ｂに接続
される擬似ライン・トランク回路（ＰＬＴ）３３と、Ｔ
ＣＮＴ３１に接続された試験コンソール３４とから構成
されている。
構成として試験する方法である。同図中、試験装置３０
はＣＰＵ１５ａ，１５ｂに接続されるテスタ制御部（Ｔ
ＣＮＴ）３１と、ＩＯＵ１６ａ，１６ｂに接続されるテ
スタ入出力制御装置（ＩＯＴ）３２と、ＮＷ１７ａ，１
７ｂの自系Ｌ／Ｔ制御ハイウェイ２３ａ，２３ｂに接続
される擬似ライン・トランク回路（ＰＬＴ）３３と、Ｔ
ＣＮＴ３１に接続された試験コンソール３４とから構成
されている。
【０００９】図１０は二重化してないネットワーク構成
で他ネットワークとの接続インタフェース部に試験アダ
プタを接続して試験する方法である。同図中、試験装置
３５はＴＣＮＴ３１と、ＩＯＴ３２と、ＰＬＴ３３と、
試験コンソール３４と、ＮＷ１７ａの他系Ｌ／Ｔ制御ハ
イウェイ２４ａに接続される擬似ライン・トランク（Ｐ
ＬＴ）３７と、擬似ネットワーク（ＰＮＷ）３８とから
構成されている。
で他ネットワークとの接続インタフェース部に試験アダ
プタを接続して試験する方法である。同図中、試験装置
３５はＴＣＮＴ３１と、ＩＯＴ３２と、ＰＬＴ３３と、
試験コンソール３４と、ＮＷ１７ａの他系Ｌ／Ｔ制御ハ
イウェイ２４ａに接続される擬似ライン・トランク（Ｐ
ＬＴ）３７と、擬似ネットワーク（ＰＮＷ）３８とから
構成されている。
【００１０】
【発明が解決しようとする課題】図１０の方法では、２
つの交換機を制御する必要があり、制御が複雑になる。
また常に２つの交換機分の試験スペースが必要になると
いう問題がある。
つの交換機を制御する必要があり、制御が複雑になる。
また常に２つの交換機分の試験スペースが必要になると
いう問題がある。
【００１１】また図１１の方法では、試験装置３５にＨ
ＷＩ２０ａを試験するための擬似ネットワーク（ＰＮ
Ｗ）３８がＮＷ１７ａと同等の機能を必要とするため、
テスタ３５の機能が複雑となり、開発工数が大きくな
り、かつコストが高くなるという問題があった。
ＷＩ２０ａを試験するための擬似ネットワーク（ＰＮ
Ｗ）３８がＮＷ１７ａと同等の機能を必要とするため、
テスタ３５の機能が複雑となり、開発工数が大きくな
り、かつコストが高くなるという問題があった。
【００１２】本発明は上記の点に鑑みなされたもので、
二重化ネットワークの一方の交換機単体で二重化ネット
ワーク構成の試験を行うことができると共に、擬似ネッ
トワークを必要とせず、開発工数が小さくて済む交換機
スイッチングネットワーク試験方法及びその装置を提供
することを目的とする。
二重化ネットワークの一方の交換機単体で二重化ネット
ワーク構成の試験を行うことができると共に、擬似ネッ
トワークを必要とせず、開発工数が小さくて済む交換機
スイッチングネットワーク試験方法及びその装置を提供
することを目的とする。
【００１３】
【課題を解決するための手段】請求項１に記載の発明で
は、複数の交換機の制御部を二重化し、上記複数の交換
機のライン・トランク部を運転系の制御部により制御し
て運用する交換機の二重化ネットワークの交換機スイッ
チングネットワーク試験方法において、試験される交換
機の制御部のスイッチングネットワークから供給される
運用予備指示信号を極性反転して上記試験される交換機
のライン・トランク部の自系スイッチングネットワーク
からのライン・トランク制御ハイウェイと他系スイッチ
ングネットワークからのライン・トランク制御ハイウェ
イとのいずれかを選択する選択回路に供給する。
は、複数の交換機の制御部を二重化し、上記複数の交換
機のライン・トランク部を運転系の制御部により制御し
て運用する交換機の二重化ネットワークの交換機スイッ
チングネットワーク試験方法において、試験される交換
機の制御部のスイッチングネットワークから供給される
運用予備指示信号を極性反転して上記試験される交換機
のライン・トランク部の自系スイッチングネットワーク
からのライン・トランク制御ハイウェイと他系スイッチ
ングネットワークからのライン・トランク制御ハイウェ
イとのいずれかを選択する選択回路に供給する。
【００１４】請求項２に記載の発明では、請求項１記載
の交換機スイッチングネットワーク試験方法において、
試験される交換機の制御部のスイッチングネットワーク
から供給されるハイウェイデータを極性反転して前記試
験される交換機のライン・トランク部の選択回路に供給
する。
の交換機スイッチングネットワーク試験方法において、
試験される交換機の制御部のスイッチングネットワーク
から供給されるハイウェイデータを極性反転して前記試
験される交換機のライン・トランク部の選択回路に供給
する。
【００１５】請求項３に記載の発明では、複数の交換機
の制御部を二重化し、上記複数の交換機のライン・トラ
ンク部を運転系の制御部により制御して運用する交換機
の二重化ネットワークの交換機スイッチングネットワー
ク試験装置において、試験される交換機の制御部のスイ
ッチングネットワークから供給される運用予備指示信号
を極性反転して上記試験される交換機のライン・トラン
ク部の自系スイッチングネットワークからのライン・ト
ランク制御ハイウェイと他系スイッチングネットワーク
からのライン・トランク制御ハイウェイとのいずれかを
選択する選択回路に供給するデータ折り返しカードを有
する。
の制御部を二重化し、上記複数の交換機のライン・トラ
ンク部を運転系の制御部により制御して運用する交換機
の二重化ネットワークの交換機スイッチングネットワー
ク試験装置において、試験される交換機の制御部のスイ
ッチングネットワークから供給される運用予備指示信号
を極性反転して上記試験される交換機のライン・トラン
ク部の自系スイッチングネットワークからのライン・ト
ランク制御ハイウェイと他系スイッチングネットワーク
からのライン・トランク制御ハイウェイとのいずれかを
選択する選択回路に供給するデータ折り返しカードを有
する。
【００１６】請求項４に記載の発明では、請求項３記載
の交換機スイッチングネットワーク試験装置において、
前記データ折り返しカードは、試験される交換機の制御
部のスイッチングネットワークから供給されるハイウェ
イデータを極性反転して前記試験される交換機のライン
・トランク部の選択回路に供給する。
の交換機スイッチングネットワーク試験装置において、
前記データ折り返しカードは、試験される交換機の制御
部のスイッチングネットワークから供給されるハイウェ
イデータを極性反転して前記試験される交換機のライン
・トランク部の選択回路に供給する。
【００１７】請求項５に記載の発明では、請求項４記載
の交換機スイッチングネットワーク試験装置において、
前記データ折り返しカードの代りに、試験される交換機
に、他系ライン・トランク制御ハイウェイから供給され
る運用予備指示信号及びハイウェイデータを直接又は極
性反転して選択回路に供給する試験回路を有する。
の交換機スイッチングネットワーク試験装置において、
前記データ折り返しカードの代りに、試験される交換機
に、他系ライン・トランク制御ハイウェイから供給され
る運用予備指示信号及びハイウェイデータを直接又は極
性反転して選択回路に供給する試験回路を有する。
【００１８】
【作用】請求項１に記載の発明においては、運用予備指
示信号を極性判定して試験される交換機の選択回路に供
給するため、二重化ネットワークの一方の試験される交
換機だけを試験できると共に、試験装置に擬似ネットワ
ークを設ける必要がなくなる。
示信号を極性判定して試験される交換機の選択回路に供
給するため、二重化ネットワークの一方の試験される交
換機だけを試験できると共に、試験装置に擬似ネットワ
ークを設ける必要がなくなる。
【００１９】請求項２に記載の発明においては、ハイウ
ェイデータを極性反転して選択回路に供給するため、系
切り換え障害等によるライン・トランク制御ハイウェイ
の衝突を検出することが可能となる。
ェイデータを極性反転して選択回路に供給するため、系
切り換え障害等によるライン・トランク制御ハイウェイ
の衝突を検出することが可能となる。
【００２０】請求項３に記載の発明においては、運用予
備指示信号の極性反転を行うデータ折り返しカードを有
しているため、請求項１の発明を実現できる。
備指示信号の極性反転を行うデータ折り返しカードを有
しているため、請求項１の発明を実現できる。
【００２１】請求項４に記載の発明においては、データ
折り返しカードでハイウェイデータの極性反転を行うた
め、請求項２の発明を実現できる。
折り返しカードでハイウェイデータの極性反転を行うた
め、請求項２の発明を実現できる。
【００２２】請求項５に記載の発明においては、試験さ
れる交換機に試験回路を持つため、試験装置にデータ折
り返しカードを設ける必要がなくなる。
れる交換機に試験回路を持つため、試験装置にデータ折
り返しカードを設ける必要がなくなる。
【００２３】
【実施例】図１は本発明の試験装置の一実施例のブロッ
ク図を示す。同図中、試験装置４０は被試験装置である
交換機１０ａのＣＰＵ１５ａに接続されるテスタ制御部
（ＴＣＮＴ）４１と、ＩＯＵ１６ａに接続されるテスタ
入出力制御装置（ＩＯＴ）４２と、ＮＷ１７ａの自系Ｌ
／Ｔ制御ハイウェイ１２ａに接続されてＮＷ１７ａのス
イッチング試験を行う擬似ライン・トランク回路（ＰＬ
Ｔ）４３と、データ折り返しカード（ＨＷＬＰ）４５と
ＴＣＮＴ４１に接続された試験コンソール４４とから構
成されている。
ク図を示す。同図中、試験装置４０は被試験装置である
交換機１０ａのＣＰＵ１５ａに接続されるテスタ制御部
（ＴＣＮＴ）４１と、ＩＯＵ１６ａに接続されるテスタ
入出力制御装置（ＩＯＴ）４２と、ＮＷ１７ａの自系Ｌ
／Ｔ制御ハイウェイ１２ａに接続されてＮＷ１７ａのス
イッチング試験を行う擬似ライン・トランク回路（ＰＬ
Ｔ）４３と、データ折り返しカード（ＨＷＬＰ）４５と
ＴＣＮＴ４１に接続された試験コンソール４４とから構
成されている。
【００２４】図２は交換機１０ａをＡＣＴとしたときの
試験ルートを示す。この場合はＴＣＮＴ４１よりＣＰＵ
１５ａを制御してＣＰＵ１５ａからＩＯＵ１６ａ，ＮＷ
１７ａに供給するＡＣＴ／＊ＳＢＹ信号をＡＣＴ
（“１”）とする。これにより、ＰＬＴ４３でＮＷ１７
ａの自系Ｌ／Ｔ制御ハイウェイ２３ａを制御すると共
に、ＨＷＬＰ４５でＮＷ１７ａの他系Ｌ／Ｔ制御ハイウ
ェイ２４ａ1 を制御してＮＷ１７ａのスイッチング機能
試験を行う。
試験ルートを示す。この場合はＴＣＮＴ４１よりＣＰＵ
１５ａを制御してＣＰＵ１５ａからＩＯＵ１６ａ，ＮＷ
１７ａに供給するＡＣＴ／＊ＳＢＹ信号をＡＣＴ
（“１”）とする。これにより、ＰＬＴ４３でＮＷ１７
ａの自系Ｌ／Ｔ制御ハイウェイ２３ａを制御すると共
に、ＨＷＬＰ４５でＮＷ１７ａの他系Ｌ／Ｔ制御ハイウ
ェイ２４ａ1 を制御してＮＷ１７ａのスイッチング機能
試験を行う。
【００２５】図３は交換機１０ａをＳＢＹとしたときの
試験ルートを示す。この場合はＴＣＮＴ４１よりＣＰＵ
１５ａを制御してＣＰＵ１５ａからＩＯＵ１６ａ，ＮＷ
１７ａに供給する運用予備指示信号であるＡＣＴ／＊Ｓ
ＢＹ信号をＳＢＹ（“０”）とする。これにより、ＮＷ
１７ａの自系Ｌ／Ｔ制御ハイウェイ２３ａは無効となっ
ている。この状態でＮＷ１７ａの他系Ｌ／Ｔ制御ハイウ
ェイ２４ａ1 をＨＷＬＰ４５で折り返して選択回路とし
てのＨＷＩ２０ａに接続し、ＨＷＩ２０ａを自系Ｌ／Ｔ
制御ハイウェイ２３ａよりＰＬＴ４３に接続して、ＨＷ
Ｉ２０ａの機能試験を行なう。この場合、ＮＷ１７ａか
らの他系Ｌ／Ｔ制御ハイウェイ２４ａ1上のＡＣＴ／＊
ＳＢＹ信号はＳＢＹ（“０”）であるのでＨＷＬＰ４５
内で反転してＡＣＴ（“１”）としてＨＷＩ２０ａに供
給し、これによりＨＷＩ２０ａは他系Ｌ／Ｔ制御ハイウ
ェイ２４ａ2 を自系に引き込み可能となり、機能試験が
可能となる。
試験ルートを示す。この場合はＴＣＮＴ４１よりＣＰＵ
１５ａを制御してＣＰＵ１５ａからＩＯＵ１６ａ，ＮＷ
１７ａに供給する運用予備指示信号であるＡＣＴ／＊Ｓ
ＢＹ信号をＳＢＹ（“０”）とする。これにより、ＮＷ
１７ａの自系Ｌ／Ｔ制御ハイウェイ２３ａは無効となっ
ている。この状態でＮＷ１７ａの他系Ｌ／Ｔ制御ハイウ
ェイ２４ａ1 をＨＷＬＰ４５で折り返して選択回路とし
てのＨＷＩ２０ａに接続し、ＨＷＩ２０ａを自系Ｌ／Ｔ
制御ハイウェイ２３ａよりＰＬＴ４３に接続して、ＨＷ
Ｉ２０ａの機能試験を行なう。この場合、ＮＷ１７ａか
らの他系Ｌ／Ｔ制御ハイウェイ２４ａ1上のＡＣＴ／＊
ＳＢＹ信号はＳＢＹ（“０”）であるのでＨＷＬＰ４５
内で反転してＡＣＴ（“１”）としてＨＷＩ２０ａに供
給し、これによりＨＷＩ２０ａは他系Ｌ／Ｔ制御ハイウ
ェイ２４ａ2 を自系に引き込み可能となり、機能試験が
可能となる。
【００２６】図４はＰＬＴ４３のブロック図を示す。同
図中、インタフェース部５０はＴＣＮＴ４１に接続さ
れ、インタフェース部５１は被試験装置のＮＷ１７ａの
自系Ｌ／Ｔ制御ハイウェイ２３ａに接続されている。Ｐ
ＬＴ４３はスイッチングネットワーク試験回路としての
メモリ（ＭＥＭ）５２及び制御部（ＣＴＬ）５３を有し
ており、インタフェース部５１からハイウェイデータＨ
ＷＤ，フレームクロック（周波数８ｋＨＺ）ＦＣ，サン
プリングクロック（周波数２ＭＨＺ）ＣＬＫ，ＡＣＴ／
＊ＳＢＹ信号が制御部５３に供給され、また制御部５３
よりハイウェイデータＨＷＤをインタフェース部５１を
介して自系Ｌ／Ｔ制御ハイウェイ２３ａに供給する。
図中、インタフェース部５０はＴＣＮＴ４１に接続さ
れ、インタフェース部５１は被試験装置のＮＷ１７ａの
自系Ｌ／Ｔ制御ハイウェイ２３ａに接続されている。Ｐ
ＬＴ４３はスイッチングネットワーク試験回路としての
メモリ（ＭＥＭ）５２及び制御部（ＣＴＬ）５３を有し
ており、インタフェース部５１からハイウェイデータＨ
ＷＤ，フレームクロック（周波数８ｋＨＺ）ＦＣ，サン
プリングクロック（周波数２ＭＨＺ）ＣＬＫ，ＡＣＴ／
＊ＳＢＹ信号が制御部５３に供給され、また制御部５３
よりハイウェイデータＨＷＤをインタフェース部５１を
介して自系Ｌ／Ｔ制御ハイウェイ２３ａに供給する。
【００２７】制御部５３はインタフェース部５１のハイ
ウェイにハイウェイデータの送受信を制御し、メモリ５
２にはハイウェイデータが記憶される。試験装置４０の
ＴＣＮＴ４１によってメモリ５２に書かれた送信データ
は制御部５３によってインタフェース部５１から自系Ｌ
／Ｔ制御ハイウェイ２３ａに送信される。またインタフ
ェース部５１から制御部５３に供給されたハイウェイデ
ータはメモリ部５２に蓄積され、ＴＣＮＴ４１によって
読み出すことができる。ＮＷ１７ａの試験においては、
試験データをメモリ５２に書き込み、制御部５３経由で
ＮＷ１７ａに送信し、ＮＷ１７ａのスイッチング機能に
よりスイッチングされたデータを受信してメモリ部５２
に蓄積し、送信データと受信データとの照会を行う。
ウェイにハイウェイデータの送受信を制御し、メモリ５
２にはハイウェイデータが記憶される。試験装置４０の
ＴＣＮＴ４１によってメモリ５２に書かれた送信データ
は制御部５３によってインタフェース部５１から自系Ｌ
／Ｔ制御ハイウェイ２３ａに送信される。またインタフ
ェース部５１から制御部５３に供給されたハイウェイデ
ータはメモリ部５２に蓄積され、ＴＣＮＴ４１によって
読み出すことができる。ＮＷ１７ａの試験においては、
試験データをメモリ５２に書き込み、制御部５３経由で
ＮＷ１７ａに送信し、ＮＷ１７ａのスイッチング機能に
よりスイッチングされたデータを受信してメモリ部５２
に蓄積し、送信データと受信データとの照会を行う。
【００２８】図５はＨＷＬＰ４５のブロック図を示す。
同図中、インタフェース部６０はＴＣＮＴ４１に接続さ
れ、インタフェース部６１は被試験装置のＮＷ１７ａの
他系Ｌ／Ｔ制御ハイウェイ２４ａ1 に接続されインタフ
ェース部６２はＨＷＩ２０ａに接続されている。ＨＷＬ
Ｐ４５はスイッチングネットワーク試験回路としてのメ
モリ（ＭＥＭ）６３及び制御部（ＣＴＬ）６４及び折り
返し回路６５を有しており、インタフェース部６１から
ハイウェイデータＨＷＤ，フレームクロック（周波数８
ｋＨＺ）ＦＣ，サンプリングクロック（周波数２ＭＨ
Ｚ）ＣＬＫ，ＡＣＴ／＊ＳＢＹ信号が制御部６４及び折
り返し回路６５に供給され、また制御部６４よりハイウ
ェイデータＨＷＤをインタフェース部６１を通してＮＷ
１７ａに供給する。また折り返し回路６５からインタフ
ェース部６２を通してＨＷＩ２０ａに供給する。
同図中、インタフェース部６０はＴＣＮＴ４１に接続さ
れ、インタフェース部６１は被試験装置のＮＷ１７ａの
他系Ｌ／Ｔ制御ハイウェイ２４ａ1 に接続されインタフ
ェース部６２はＨＷＩ２０ａに接続されている。ＨＷＬ
Ｐ４５はスイッチングネットワーク試験回路としてのメ
モリ（ＭＥＭ）６３及び制御部（ＣＴＬ）６４及び折り
返し回路６５を有しており、インタフェース部６１から
ハイウェイデータＨＷＤ，フレームクロック（周波数８
ｋＨＺ）ＦＣ，サンプリングクロック（周波数２ＭＨ
Ｚ）ＣＬＫ，ＡＣＴ／＊ＳＢＹ信号が制御部６４及び折
り返し回路６５に供給され、また制御部６４よりハイウ
ェイデータＨＷＤをインタフェース部６１を通してＮＷ
１７ａに供給する。また折り返し回路６５からインタフ
ェース部６２を通してＨＷＩ２０ａに供給する。
【００２９】折り返し回路６５はインタフェース部６１
から供給されるハイウェイデータＨＷＤ及びＡＣＴ／＊
ＳＢＹ信号夫々を反転し、またフレームクロックＦＣ及
びサンプリングクロックＣＬＫを反転することなくイン
タフェース部６２より出力する。
から供給されるハイウェイデータＨＷＤ及びＡＣＴ／＊
ＳＢＹ信号夫々を反転し、またフレームクロックＦＣ及
びサンプリングクロックＣＬＫを反転することなくイン
タフェース部６２より出力する。
【００３０】制御部６４はインタフェース部６１とのハ
イウェイデータの送受信を制御し、メモリ６３にはハイ
ウェイデータが記憶される。試験装置４０のＴＣＮＴ４
１によってメモリ６３に書かれた送信データは制御部６
４によってインタフェース部６１から他系Ｌ／Ｔ制御ハ
イウェイ２４ａ1 に送信される。またインタフェース部
６１から制御部６４に供給されたハイウェイデータはメ
モリ部６３に蓄積され、ＴＣＮＴ４１によって読み出す
ことができる。ＮＷ１７ａの試験においては、試験デー
タをメモリ部６３に書き込み、制御部６４経由でＮＷ１
７ａに送信し、ＮＷ１７ａのスイッチング機能によりス
イッチングされたデータを受信してメモリ部６３に蓄積
し、送信データと受信データとの照合を行う。
イウェイデータの送受信を制御し、メモリ６３にはハイ
ウェイデータが記憶される。試験装置４０のＴＣＮＴ４
１によってメモリ６３に書かれた送信データは制御部６
４によってインタフェース部６１から他系Ｌ／Ｔ制御ハ
イウェイ２４ａ1 に送信される。またインタフェース部
６１から制御部６４に供給されたハイウェイデータはメ
モリ部６３に蓄積され、ＴＣＮＴ４１によって読み出す
ことができる。ＮＷ１７ａの試験においては、試験デー
タをメモリ部６３に書き込み、制御部６４経由でＮＷ１
７ａに送信し、ＮＷ１７ａのスイッチング機能によりス
イッチングされたデータを受信してメモリ部６３に蓄積
し、送信データと受信データとの照合を行う。
【００３１】折り返し回路６５でＡＣＴ／＊ＳＢＹ信号
を反転するのはＮＷ１７ａが自系Ｌ／Ｔ制御ハイウェイ
２３ａを無効とした状態でＨＷＩ２０ａに他系Ｌ／Ｔ制
御ハイウェイ２４ａ2 からハイウェイデータを供給でき
る状態とするためである。これによって単一の交換機１
０ａを試験装置４０に接続することで、交換機１０ａを
二重化ネットワーク構成とした場合を擬似した試験が可
能となる。
を反転するのはＮＷ１７ａが自系Ｌ／Ｔ制御ハイウェイ
２３ａを無効とした状態でＨＷＩ２０ａに他系Ｌ／Ｔ制
御ハイウェイ２４ａ2 からハイウェイデータを供給でき
る状態とするためである。これによって単一の交換機１
０ａを試験装置４０に接続することで、交換機１０ａを
二重化ネットワーク構成とした場合を擬似した試験が可
能となる。
【００３２】また、折り返し回路６５でハイウェイデー
タＨＷＤを反転しているのは、交換機１０ａの系切り換
え障害等によってＣＰＵ１５ａがＳＢＹとしたにも拘ら
ず自系Ｌ／Ｔ制御ハイウェイ２３ａが無効となってない
状態で、自系Ｌ／Ｔ制御ハイウェイ２３ａと、ＨＷＩ２
０ａが引き込んだ他系Ｌ／Ｔ制御ハイウェイ２４ａ2が
衝突している場合に、これを検出するためである。
タＨＷＤを反転しているのは、交換機１０ａの系切り換
え障害等によってＣＰＵ１５ａがＳＢＹとしたにも拘ら
ず自系Ｌ／Ｔ制御ハイウェイ２３ａが無効となってない
状態で、自系Ｌ／Ｔ制御ハイウェイ２３ａと、ＨＷＩ２
０ａが引き込んだ他系Ｌ／Ｔ制御ハイウェイ２４ａ2が
衝突している場合に、これを検出するためである。
【００３３】例えばＮＷ１７ａからＨＷＬＰ４５に供給
されるハイウェイデータが“５５ｈ”（ｈはヘキサディ
ジマル）である場合、ＨＷＬＰ４５からＨＷＩ２０ａに
はハイウェイデータ“ＡＡｈ”が供給され、このハイウ
ェイデータ“ＡＡｈ”が自系Ｌ／Ｔ制御ハイウェイ２３
ａからＰＬＴ４３に供給されるはずであり、ＨＷＬＰ４
５，ＰＬＴ４３夫々に供給されたハイウェイデータをＴ
ＣＮＴ４１でアンド演算すれば、“００ｈ”となるはず
である。しかるにアンド演算の結果が“００ｈ”となら
ない場合にはＮＷ１７ａの系切り換え障害有りと判定で
きる。
されるハイウェイデータが“５５ｈ”（ｈはヘキサディ
ジマル）である場合、ＨＷＬＰ４５からＨＷＩ２０ａに
はハイウェイデータ“ＡＡｈ”が供給され、このハイウ
ェイデータ“ＡＡｈ”が自系Ｌ／Ｔ制御ハイウェイ２３
ａからＰＬＴ４３に供給されるはずであり、ＨＷＬＰ４
５，ＰＬＴ４３夫々に供給されたハイウェイデータをＴ
ＣＮＴ４１でアンド演算すれば、“００ｈ”となるはず
である。しかるにアンド演算の結果が“００ｈ”となら
ない場合にはＮＷ１７ａの系切り換え障害有りと判定で
きる。
【００３４】図６は被試験装置である交換機１０ａに試
験回路を設けた本発明装置の応用例のブロック図を示
す。同図中、交換機１０ａのＨＷＩ２０ａには後述の試
験回路２６が設けられている。試験装置４６はＴＣＮＴ
４１と、ＩＯＴ４２と、ＰＬＴ４３と、試験コンソール
４４とから構成され、図１に示す試験装置４０からＨＷ
ＬＰ４５を除去した構成である。この場合はＴＣＮＴ４
１とＣＰＵ１５ａとを接続し、ＩＯＴ４２とＩＯＵ１６
ａとを接続し、ＰＬＴ４３とＮＷ１７ａの自系Ｌ／Ｔ制
御ハイウェイ２３ａとを接続し、ＮＷ１７ａの他系Ｌ／
Ｔ制御ハイウェイ２４ａをＨＷＩ２０ａの試験回路２６
に接続して試験を行う。
験回路を設けた本発明装置の応用例のブロック図を示
す。同図中、交換機１０ａのＨＷＩ２０ａには後述の試
験回路２６が設けられている。試験装置４６はＴＣＮＴ
４１と、ＩＯＴ４２と、ＰＬＴ４３と、試験コンソール
４４とから構成され、図１に示す試験装置４０からＨＷ
ＬＰ４５を除去した構成である。この場合はＴＣＮＴ４
１とＣＰＵ１５ａとを接続し、ＩＯＴ４２とＩＯＵ１６
ａとを接続し、ＰＬＴ４３とＮＷ１７ａの自系Ｌ／Ｔ制
御ハイウェイ２３ａとを接続し、ＮＷ１７ａの他系Ｌ／
Ｔ制御ハイウェイ２４ａをＨＷＩ２０ａの試験回路２６
に接続して試験を行う。
【００３５】試験回路２６は図７に示す如く、端子７０
に他系Ｌ／Ｔ制御ハイウェイ２４ａより入来するハイウ
ェイデータＨＷＤを直接又は反転して端子７１からＨＷ
Ｉ２０ａに供給するスイッチ７２と、端子７３，７４夫
々を介して他系Ｌ／Ｔ制御ハイウェイ２４ａより入来す
るフレームクロックＦＣ、サンプリングクロックＣＬＫ
を直接端子７５，７６夫々からＨＷＩ２０ａに供給する
配線と、端子７７に他系Ｌ／Ｔ制御ハイウェイ２４ａよ
り入来するＡＣＴ／＊ＳＢＹ信号を直接又は反転して端
子７８からＨＷＩ２０ａに供給するスイッチ７９とより
構成されている。
に他系Ｌ／Ｔ制御ハイウェイ２４ａより入来するハイウ
ェイデータＨＷＤを直接又は反転して端子７１からＨＷ
Ｉ２０ａに供給するスイッチ７２と、端子７３，７４夫
々を介して他系Ｌ／Ｔ制御ハイウェイ２４ａより入来す
るフレームクロックＦＣ、サンプリングクロックＣＬＫ
を直接端子７５，７６夫々からＨＷＩ２０ａに供給する
配線と、端子７７に他系Ｌ／Ｔ制御ハイウェイ２４ａよ
り入来するＡＣＴ／＊ＳＢＹ信号を直接又は反転して端
子７８からＨＷＩ２０ａに供給するスイッチ７９とより
構成されている。
【００３６】試験装置４６による試験時には、上記のス
イッチ７２，７９夫々は反転したハイウェイデータＨＷ
Ｄ，ＡＣＴ／＊ＳＢＹ夫々を選択し、通常の交換業務時
には反転してないハイウェイデータＨＷＤ，ＡＣＴ／＊
ＳＢＹ信号夫々を選択する。
イッチ７２，７９夫々は反転したハイウェイデータＨＷ
Ｄ，ＡＣＴ／＊ＳＢＹ夫々を選択し、通常の交換業務時
には反転してないハイウェイデータＨＷＤ，ＡＣＴ／＊
ＳＢＹ信号夫々を選択する。
【００３７】つまり試験回路２６は試験時において、図
５に示すＨＷＬＰ４５の折り返し回路６５と同様の動作
を行う。ＨＷＬＰ４５はＰＬＴ４３に折り返し回路６２
を追加した構成であるため、ＨＷＩ２０ａに試験回路２
６を追加することにより、試験装置４６からＨＷＬＰ４
５を除去することが可能となる。なお、ＨＷＬＰ４５内
のメモリ６３及び制御部６４の動作は、ＰＬＴ４３のメ
モリ５２及び制御部５３によって行う。
５に示すＨＷＬＰ４５の折り返し回路６５と同様の動作
を行う。ＨＷＬＰ４５はＰＬＴ４３に折り返し回路６２
を追加した構成であるため、ＨＷＩ２０ａに試験回路２
６を追加することにより、試験装置４６からＨＷＬＰ４
５を除去することが可能となる。なお、ＨＷＬＰ４５内
のメモリ６３及び制御部６４の動作は、ＰＬＴ４３のメ
モリ５２及び制御部５３によって行う。
【００３８】
【発明の効果】上述の如く、請求項１に記載の発明によ
れば、運用予備指示信号を極性判定して試験される交換
機の選択回路に供給するため、二重化ネットワークの一
方の試験される交換機だけを試験できると共に、試験装
置に擬似ネットワークを設ける必要がなくなる。
れば、運用予備指示信号を極性判定して試験される交換
機の選択回路に供給するため、二重化ネットワークの一
方の試験される交換機だけを試験できると共に、試験装
置に擬似ネットワークを設ける必要がなくなる。
【００３９】また、請求項２に記載の発明によれば、ハ
イウェイデータを極性反転して選択回路に供給するた
め、系切り換え障害等によるライン・トランク制御ハイ
ウェイの衝突を検出することが可能となる。
イウェイデータを極性反転して選択回路に供給するた
め、系切り換え障害等によるライン・トランク制御ハイ
ウェイの衝突を検出することが可能となる。
【００４０】また、請求項３に記載の発明によれば、運
用予備指示信号の極性反転を行うデータ折り返しカード
を有しているため、請求項１の発明を実現できる。
用予備指示信号の極性反転を行うデータ折り返しカード
を有しているため、請求項１の発明を実現できる。
【００４１】また、請求項４に記載の発明によれば、デ
ータ折り返しカードでハイウェイデータの極性反転を行
うため、請求項２の発明を実現できる。
ータ折り返しカードでハイウェイデータの極性反転を行
うため、請求項２の発明を実現できる。
【００４２】また、請求項５に記載の発明によれば、試
験される交換機に試験回路を持つため、試験装置にデー
タ折り返しカードを設ける必要がなくなり、実用上きわ
めて有用である。
験される交換機に試験回路を持つため、試験装置にデー
タ折り返しカードを設ける必要がなくなり、実用上きわ
めて有用である。
【図１】本発明装置のブロック図である。
【図２】ＡＣＴ時の試験ルートを示す図である。
【図３】ＳＢＹ時の試験ルートを示す図である。
【図４】ＰＬＴのブロック図である。
【図５】ＨＷＬＰのブロック図である。
【図６】本発明装置の応用例のブロック図である。
【図７】試験回路の回路図である。
【図８】交換機の二重化ネットワークのブロック図であ
る。
る。
【図９】従来の二重化ネットワーク試験構成図である。
【図１０】従来の二重化ネットワーク試験構成図であ
る。
る。
１０ａ，１０ｂ 交換機 １５ａ，１５ｂ ＣＰＵ １６ａ，１６ｂ ＩＯＵ １７ａ，１７ｂ ＮＷ ２０ａ，２０ｂ ＨＷＩ ２１ａ，２１ｂ，２２ａ，２２ｂ Ｌ／Ｔ ４０，４６ 試験装置 ４１ ＴＣＮＴ ４２ ＩＯＴ ４３ ＰＬＴ ４５ ＨＷＬＰ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 土橋 勇 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 佐藤 真一 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 小野口 誠司 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 細井 勝 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内
Claims (5)
- 【請求項１】 複数の交換機（１０ａ，１０ｂ）の制御
部（１１ａ，１１ｂ）を二重化し、上記複数の交換機の
ライン・トランク部（１２ａ，１２ｂ）を運転系の制御
部により制御して運用する交換機の二重化ネットワーク
の交換機スイッチングネットワーク試験方法において、 試験される交換機（１０ａ）の制御部（１１ａ）のスイ
ッチングネットワーク（１７ａ）から供給される運用予
備指示信号を極性反転して上記試験される交換機（１０
ａ）のライン・トランク部（１２ａ）の自系スイッチン
グネットワーク（１７ａ）からのライン・トランク制御
ハイウェイと他系スイッチングネットワーク（１７ｂ）
からのライン・トランク制御ハイウェイとのいずれかを
選択する選択回路（２０ａ）に供給することを特徴とす
る交換機スイッチングネットワーク試験方法。 - 【請求項２】 請求項１記載の交換機スイッチングネッ
トワーク試験方法において、 試験される交換機（１０ａ）の制御部（１１ａ）のスイ
ッチングネットワーク（１７ａ）から供給されるハイウ
ェイデータを極性反転して前記試験される交換機（１０
ａ）のライン・トランク部（１２ａ）の選択回路（２０
ａ）に供給することを特徴とする交換機スイッチングネ
ットワーク試験方法。 - 【請求項３】 複数の交換機（１０ａ，１０ｂ）の制御
部（１１ａ，１１ｂ）を二重化し、上記複数の交換機の
ライン・トランク部（１２ａ，１２ｂ）を運転系の制御
部により制御して運用する交換機の二重化ネットワーク
の交換機スイッチングネットワーク試験装置において、 試験される交換機（１０ａ）の制御部（１１ａ）のスイ
ッチングネットワーク（１７ａ）から供給される運用予
備指示信号を極性反転して上記試験される交換機（１０
ａ）のライン・トランク部（１２ａ）の自系スイッチン
グネットワーク（１７ａ）からのライン・トランク制御
ハイウェイと他系スイッチングネットワーク（１７ｂ）
からのライン・トランク制御ハイウェイとのいずれかを
選択する選択回路（２０ａ）に供給するデータ折り返し
カード（４５）を有することを特徴とする交換機スイッ
チングネットワーク試験装置。 - 【請求項４】 請求項３記載の交換機スイッチングネッ
トワーク試験装置において、 前記データ折り返しカード（４５）は、試験される交換
機（１０ａ）の制御部（１１ａ）のスイッチングネット
ワーク（１７ａ）から供給されるハイウェイデータを極
性反転して前記試験される交換機（１０ａ）のライン・
トランク部（１２ａ）の選択回路（２０ａ）に供給する
ことを特徴とする交換機スイッチングネットワーク試験
装置。 - 【請求項５】 請求項４記載の交換機スイッチングネッ
トワーク試験装置において、 前記データ折り返しカード（４５）の代りに、試験され
る交換機（１０ａ）に、他系ライン・トランク制御ハイ
ウェイから供給される運用予備指示信号及びハイウェイ
データを直接又は極性反転して選択回路（２０ａ）に供
給する試験回路（２６）を有することを特徴とする交換
機スイッチングネットワーク試験装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14361394A JPH0818662A (ja) | 1994-06-24 | 1994-06-24 | 交換機スイッチングネットワーク試験方法及びその装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14361394A JPH0818662A (ja) | 1994-06-24 | 1994-06-24 | 交換機スイッチングネットワーク試験方法及びその装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0818662A true JPH0818662A (ja) | 1996-01-19 |
Family
ID=15342817
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14361394A Withdrawn JPH0818662A (ja) | 1994-06-24 | 1994-06-24 | 交換機スイッチングネットワーク試験方法及びその装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0818662A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100297590B1 (ko) * | 1998-09-18 | 2001-08-07 | 서평원 | 교환기에서 스위치 네트워크의 경로 시험 방법 |
-
1994
- 1994-06-24 JP JP14361394A patent/JPH0818662A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100297590B1 (ko) * | 1998-09-18 | 2001-08-07 | 서평원 | 교환기에서 스위치 네트워크의 경로 시험 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR920001759B1 (ko) | 데이타 통신 네트워크 | |
| JPH0818662A (ja) | 交換機スイッチングネットワーク試験方法及びその装置 | |
| JP3279738B2 (ja) | 予備系装置の正常性確認方式 | |
| JPH0572800B2 (ja) | ||
| US4228328A (en) | Signal distributor test arrangement | |
| JPH1011370A (ja) | 多重化システム | |
| JP2859229B2 (ja) | 監視制御装置 | |
| JPH11215233A (ja) | 系切替装置、系切替方法及び通信装置 | |
| JP2580557B2 (ja) | 分散システムの試験方法および装置 | |
| JP3095060B2 (ja) | Ａｔｍスイッチ装置 | |
| JP3291729B2 (ja) | 二重化計算機システム | |
| JPH05265886A (ja) | 情報処理システム | |
| KR0139964B1 (ko) | 패킷 교환장치의 패킷버스 상태정보 초기점검 방법 | |
| JP2908274B2 (ja) | Ｃｐｕボード | |
| JPS6059850A (ja) | 通話路バス切替方式 | |
| JPH07297910A (ja) | 空間スイッチ制御システムの試験装置 | |
| JPS61150041A (ja) | 二重化情報処理システム | |
| JPH08305594A (ja) | 二重化装置の制御メモリ冗長方式 | |
| JPH0250502B2 (ja) | ||
| JPH02277347A (ja) | 双方向バス試験回路 | |
| JPH03240833A (ja) | 二重化制御方式 | |
| JP2000092075A (ja) | 時分割多重切替装置及び方法 | |
| JPH06133008A (ja) | 二重化装置における障害収集方式 | |
| JPH03235132A (ja) | アクト・スタンバイ信号障害検出回路 | |
| JPH07212277A (ja) | 回線切替システム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20010904 |