JPH08194028A - パルス幅測定装置 - Google Patents
パルス幅測定装置Info
- Publication number
- JPH08194028A JPH08194028A JP7021253A JP2125395A JPH08194028A JP H08194028 A JPH08194028 A JP H08194028A JP 7021253 A JP7021253 A JP 7021253A JP 2125395 A JP2125395 A JP 2125395A JP H08194028 A JPH08194028 A JP H08194028A
- Authority
- JP
- Japan
- Prior art keywords
- input pulse
- pulse
- counter
- pulse width
- width
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Manipulation Of Pulses (AREA)
- Measuring Frequencies, Analyzing Spectra (AREA)
- Measurement Of Unknown Time Intervals (AREA)
Abstract
(57)【要約】
【目的】 入力パルスのデューティが０％や１００％以
上になっても、またエッジの検出ができなくても入力パ
ルスの状態に応じた近似した値が一定時間内にレジスタ
上から得られる手段を提供する。 【構成】 パルス幅変調信号を復調するパルス幅測定装
置において、幅変調入力パルスのパルス幅を測定するカ
ウンタと、前記幅変調入力パルスの立上りまたは立下り
によって初期化される時限タイマと、前記カウンタのカ
ウント値を保持し、前記時限タイマの時限発生時に前記
幅変調入力パルスの２値信号に応じてクリアまたはプリ
セットされるレジスタとを備える。
上になっても、またエッジの検出ができなくても入力パ
ルスの状態に応じた近似した値が一定時間内にレジスタ
上から得られる手段を提供する。 【構成】 パルス幅変調信号を復調するパルス幅測定装
置において、幅変調入力パルスのパルス幅を測定するカ
ウンタと、前記幅変調入力パルスの立上りまたは立下り
によって初期化される時限タイマと、前記カウンタのカ
ウント値を保持し、前記時限タイマの時限発生時に前記
幅変調入力パルスの２値信号に応じてクリアまたはプリ
セットされるレジスタとを備える。
Description
【０００１】
【産業上の利用分野】本発明は、パルス幅変調信号を復
調する装置に関する。
調する装置に関する。
【０００２】
【従来の技術】従来、パルス幅測定装置は図３に示すよ
うになっている（特開平１−２７７７６８）。図におい
て、１はパルスの幅をカウントするカウンタ、２はカウ
ンタのカウント値を保持するレジスタ、３は入力パルス
のエッジを検出する回路である。今、幅変調入力パルス
（以下入力パルスとする）のハイ（以下Ｈとする）の状
態を有効とすると、カウンタ１は入力がＨの間カウント
を行う。エッジ検出回路３は入力パルスの立下りエッジ
を検出し、カウンタ１をクリアする。レジスタ２にはカ
ウンタ１がクリアされる直前にカウント値がロードさ
れ、その出力は外部の回路（図示せず）によって必要に
応じて読み込まれる。
うになっている（特開平１−２７７７６８）。図におい
て、１はパルスの幅をカウントするカウンタ、２はカウ
ンタのカウント値を保持するレジスタ、３は入力パルス
のエッジを検出する回路である。今、幅変調入力パルス
（以下入力パルスとする）のハイ（以下Ｈとする）の状
態を有効とすると、カウンタ１は入力がＨの間カウント
を行う。エッジ検出回路３は入力パルスの立下りエッジ
を検出し、カウンタ１をクリアする。レジスタ２にはカ
ウンタ１がクリアされる直前にカウント値がロードさ
れ、その出力は外部の回路（図示せず）によって必要に
応じて読み込まれる。
【０００３】
【発明が解決しようとする課題】ところが、従来技術で
は、入力パルスエッジが検出できなければ、入力の状態
がレジスタの出力には反映されない。図４はこのような
状態を示したものであるが、入力パルスのデューティが
０％や１００％以上になった場合、それらの状態はレジ
スタの出力には現れず、以前の値を保持したままにな
る。たとえ、入力パルスのデューティが０％や１００％
でなくてもそれに非常に近い場合は、エッジ検出回路の
構成方法によってはエッジの検出に失敗する可能性があ
り、同様の結果となる。この問題は特に被測定系と測定
系の間で同期がとれない場合には顕著となる。そこで、
本発明は入力パルスのデューティが０％や１００％以上
になっても、またエッジの検出ができなくても入力パル
スの状態に応じた近似した値が一定時間内にレジスタ上
から得られる手段を提供することを目的とする。
は、入力パルスエッジが検出できなければ、入力の状態
がレジスタの出力には反映されない。図４はこのような
状態を示したものであるが、入力パルスのデューティが
０％や１００％以上になった場合、それらの状態はレジ
スタの出力には現れず、以前の値を保持したままにな
る。たとえ、入力パルスのデューティが０％や１００％
でなくてもそれに非常に近い場合は、エッジ検出回路の
構成方法によってはエッジの検出に失敗する可能性があ
り、同様の結果となる。この問題は特に被測定系と測定
系の間で同期がとれない場合には顕著となる。そこで、
本発明は入力パルスのデューティが０％や１００％以上
になっても、またエッジの検出ができなくても入力パル
スの状態に応じた近似した値が一定時間内にレジスタ上
から得られる手段を提供することを目的とする。
【０００４】
【課題を解決するための手段】上記問題を解決するた
め、本発明は、時限タイマを設け、一定時間内に立上が
りまたは立下りエッジが検出されない場合は、入力の２
値信号に応じてレジスタをクリアあるいはプリセットす
るものである。
め、本発明は、時限タイマを設け、一定時間内に立上が
りまたは立下りエッジが検出されない場合は、入力の２
値信号に応じてレジスタをクリアあるいはプリセットす
るものである。
【０００５】
【作用】上記手段により、一定時間以上、入力がロー
（以下Ｌとする）であればデューティが０％とみなし、
また、一定時間以上、入力がＨであればデューティが１
００％とみなすことになるので、入力パルスのデューテ
ィが０％や１００％以上になっても、また、エッジの検
出ができなくても入力パルスの状態に応じた近似した値
が一定時間内にレジスタ上から得られる。
（以下Ｌとする）であればデューティが０％とみなし、
また、一定時間以上、入力がＨであればデューティが１
００％とみなすことになるので、入力パルスのデューテ
ィが０％や１００％以上になっても、また、エッジの検
出ができなくても入力パルスの状態に応じた近似した値
が一定時間内にレジスタ上から得られる。
【０００６】
【実施例】以下、本発明の実施例を図１、図２に基づい
て説明する。図１において１はパルスの幅をカウントす
るカウンタ、２はカウンタ１のカウント値を保持すると
ともに、クリア及びプリセット機能を備えたレジスタで
ある。３はエッジ検出回路で入力パルスの立上り及び立
下りエッジを検出する。４は時限タイマである。カウン
タ１は入力パルスＡがＨの間カウントアップし、立下り
エッジ信号Ｄによってクリアされる。また、オーバーフ
ローを防ぐために最大値でカウントアップを停止する。
カウント値Ｂはカウンタ１がクリアされる直前にレジス
タ２にロードされる。時限タイマ４の時限時間Ｌは入力
パルスのパルスサイクル時間Ｋと同じか少し大きい値に
設定される。５はオア回路である。時限タイマ４は時限
クリア信号Ｆによってクリアされ、時限時間以内に次の
エッジが検出されない場合はタイムアウト信号Ｇを発生
する。６、７はアンド回路である。レジスタ２はタイム
アウト信号Ｇが発生したときに入力パルスＡがＬであれ
ばクリアされ、Ｈであれば、プリセットされる。レジス
タ出力Ｃが外部回路によって必要に応じて読み出され
る。
て説明する。図１において１はパルスの幅をカウントす
るカウンタ、２はカウンタ１のカウント値を保持すると
ともに、クリア及びプリセット機能を備えたレジスタで
ある。３はエッジ検出回路で入力パルスの立上り及び立
下りエッジを検出する。４は時限タイマである。カウン
タ１は入力パルスＡがＨの間カウントアップし、立下り
エッジ信号Ｄによってクリアされる。また、オーバーフ
ローを防ぐために最大値でカウントアップを停止する。
カウント値Ｂはカウンタ１がクリアされる直前にレジス
タ２にロードされる。時限タイマ４の時限時間Ｌは入力
パルスのパルスサイクル時間Ｋと同じか少し大きい値に
設定される。５はオア回路である。時限タイマ４は時限
クリア信号Ｆによってクリアされ、時限時間以内に次の
エッジが検出されない場合はタイムアウト信号Ｇを発生
する。６、７はアンド回路である。レジスタ２はタイム
アウト信号Ｇが発生したときに入力パルスＡがＬであれ
ばクリアされ、Ｈであれば、プリセットされる。レジス
タ出力Ｃが外部回路によって必要に応じて読み出され
る。
【０００７】
【発明の効果】以上述べたように、本発明によれば入力
パルスのデューティが０％や１００％以上になっても、
また、エッジの検出ができなくても入力パルスの状態に
応じた近似した値が一定時間内にレジスタ上から得られ
るという効果がある。
パルスのデューティが０％や１００％以上になっても、
また、エッジの検出ができなくても入力パルスの状態に
応じた近似した値が一定時間内にレジスタ上から得られ
るという効果がある。
【図１】本発明の実施例を示すブロック図
【図２】本発明の実施例の入力パルスと回路各部の信号
を表す図
を表す図
【図３】従来のパルス幅測定装置を示すブロック図
【図４】従来のパルス幅測定装置の入力パルスと回路各
部の信号を表す図
部の信号を表す図
１ カウンタ ２ レジスタ ３ エッジ検出回路 ４ 時限タイマ ５ オア回路 ６、７ アンド回路
Claims (1)
- 【請求項１】 パルス幅変調信号を復調するパルス幅測
定装置において、幅変調入力パルスのパルス幅を測定す
るカウンタと、前記幅変調入力パルスの立上りまたは立
下りによって初期化される時限タイマと、前記カウンタ
のカウント値を保持し、前記時限タイマの時限発生時に
前記幅変調入力パルスの２値信号に応じてクリアまたは
プリセットされるレジスタとを備えたことを特徴とする
パルス幅測定装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02125395A JP3435869B2 (ja) | 1995-01-13 | 1995-01-13 | パルス幅測定装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02125395A JP3435869B2 (ja) | 1995-01-13 | 1995-01-13 | パルス幅測定装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08194028A true JPH08194028A (ja) | 1996-07-30 |
| JP3435869B2 JP3435869B2 (ja) | 2003-08-11 |
Family
ID=12049927
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP02125395A Expired - Fee Related JP3435869B2 (ja) | 1995-01-13 | 1995-01-13 | パルス幅測定装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3435869B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113311249A (zh) * | 2021-05-12 | 2021-08-27 | 武汉大学 | 一种信号时间间隔和脉宽复用测量方法 |
| CN115580276A (zh) * | 2022-10-27 | 2023-01-06 | 天津津航计算技术研究所 | 一种基于自纠正算法实现航电脉冲参数统计的方法 |
-
1995
- 1995-01-13 JP JP02125395A patent/JP3435869B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113311249A (zh) * | 2021-05-12 | 2021-08-27 | 武汉大学 | 一种信号时间间隔和脉宽复用测量方法 |
| CN115580276A (zh) * | 2022-10-27 | 2023-01-06 | 天津津航计算技术研究所 | 一种基于自纠正算法实现航电脉冲参数统计的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3435869B2 (ja) | 2003-08-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4636656A (en) | Circuit for selectively extending a cycle of a clock signal | |
| KR970025148A (ko) | 엠펙 시스템 복호기를 위한 시스템 타임 클럭의 오차 검출회로 | |
| JP3435869B2 (ja) | パルス幅測定装置 | |
| JP3223884B2 (ja) | デューティ比判定回路及びデューティ比判定方法 | |
| JP2641066B2 (ja) | カウンタ装置 | |
| EP0740863B1 (en) | Pulse density mapping method for delta sigma modulators | |
| KR0136350B1 (ko) | 주파수 검지방식 복조장치 | |
| SU1444708A1 (ru) | Устройство дл регулировани скорости электродвигател | |
| JPS5572225A (en) | Improper timing detection circuit | |
| JPH01265740A (ja) | ビット同期方式 | |
| JP2001237681A (ja) | 入力断検出装置 | |
| JP3687873B2 (ja) | データ抽出回路 | |
| JPS6042528Y2 (ja) | カウンタ回路 | |
| JP2731570B2 (ja) | リンガ電圧検出回路 | |
| JPS6359188A (ja) | テレビジヨン信号の動き検出装置 | |
| JPH02222321A (ja) | パルス列検出回路 | |
| JPH03201621A (ja) | トリガ信号弁別回路 | |
| JPH0559656U (ja) | クラッシュ検出回路 | |
| JPS58175469U (ja) | 位相差測定装置 | |
| JPH04307372A (ja) | エッジ検出回路装置 | |
| JPS6365782A (ja) | 同期信号雑音除去装置 | |
| JPH0637633A (ja) | 周波数比較回路 | |
| JPH02100587A (ja) | 色信号複調装置 | |
| JPH05792B2 (ja) | ||
| KR970051904A (ko) | 스테퍼의 언로더 위치 감지장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080606 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090606 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |