JPH0820462B2 - 方向検出装置 - Google Patents
方向検出装置Info
- Publication number
- JPH0820462B2 JPH0820462B2 JP62334402A JP33440287A JPH0820462B2 JP H0820462 B2 JPH0820462 B2 JP H0820462B2 JP 62334402 A JP62334402 A JP 62334402A JP 33440287 A JP33440287 A JP 33440287A JP H0820462 B2 JPH0820462 B2 JP H0820462B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- pulse signal
- circuit
- signal
- edge
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000003708 edge detection Methods 0.000 claims description 19
- 238000001514 detection method Methods 0.000 claims description 14
- 230000000630 rising effect Effects 0.000 claims description 13
- 230000001360 synchronised effect Effects 0.000 claims description 7
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims 2
- 238000010586 diagram Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Landscapes
- Indicating Or Recording The Presence, Absence, Or Direction Of Movement (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は、可動体の方向検出装置に関するものであ
る。
る。
従来の技術 第３図、第４図（Ａ）〜（Ｃ）に従来の方向検出装置
の構成及び動作波形を示す。方向検出装置の働きは、可
動体における動作方向情報の信号を出力することであ
る。
の構成及び動作波形を示す。方向検出装置の働きは、可
動体における動作方向情報の信号を出力することであ
る。
可動体の動作に同期した位相の異なる２相のパルス信
号s2（第２相）及びパルス信号s1（第１相）がそれぞれ
フリップ・フロップ回路100のデータ端子Ｄ及びクロッ
ク端子CKに入力され、入力信号s1の立ち上がりエッジで
の入力信号s2の状態を検出して出力端子Ｑより動作方向
出力ｙを出力する。動作方向出力ｙは、第１相のパルス
信号s1が第２相のパルス信号s2よりも進んだ状態ではロ
ー・レベルとなり、第１相のパルス信号S1が第２相のパ
ルス信号S2よりも遅れた状態ではハイ・レベルとなる。
号s2（第２相）及びパルス信号s1（第１相）がそれぞれ
フリップ・フロップ回路100のデータ端子Ｄ及びクロッ
ク端子CKに入力され、入力信号s1の立ち上がりエッジで
の入力信号s2の状態を検出して出力端子Ｑより動作方向
出力ｙを出力する。動作方向出力ｙは、第１相のパルス
信号s1が第２相のパルス信号s2よりも進んだ状態ではロ
ー・レベルとなり、第１相のパルス信号S1が第２相のパ
ルス信号S2よりも遅れた状態ではハイ・レベルとなる。
発明が解決しようとする問題点 しかしながら従来の方向検出装置では、動作方向出力
を入力信号の第１相の立ち上がりエッジのみで検出して
いるため入力信号の１周期相当の検出精度しか持たない
という問題を有していた。
を入力信号の第１相の立ち上がりエッジのみで検出して
いるため入力信号の１周期相当の検出精度しか持たない
という問題を有していた。
本発明は上記問題点に鑑み、動作方向検出精度を高め
た方向検出装置を提供するものである。
た方向検出装置を提供するものである。
問題点を解決するための手段 上記問題点を解決するために、本発明の方向検出装置
では、可動体の動作に同期した第１のパルス信号を発生
する第１のパルス発生器と、前記可動体の動作に同期し
て前記第１のパルス信号と位相の異なる第２のパルス信
号を発生する第２のパルス発生器と、前記第１のパルス
信号の状態と前記第２のパルス信号の状態が一致すると
きに一方の状態になり、一致しないときに他方の状態と
なる出力信号を得る論理回路と、前記第１のパルス信号
の立ち上がりエッジ及び立ち下がりエッジの両方のエッ
ジにおいて所定の時間幅の出力パルス信号を得る第１の
両エッジ検出回路と、前記第２のパルス信号の立ち上が
りエッジ及び立ち下がりエッジの両方のエッジにおいて
所定の時間幅の出力パルス信号を得る第２の両エッジ検
出回路と、前記論理回路の出力信号の状態を前記第１の
両エッジ検出回路の出力パルス信号発生時に入力・保持
し、前記論理回路の出力信号の反転状態を前記第２の両
エッジ検出回路の出力パルス信号発生時に入力・保持す
るフリップ・フロップ回路を含んで構成され、前記第１
の両エッジ検出回路の出力パルス信号発生時点及び前記
第２の両エッジ検出回路の出力パルス信号発生時点にお
いて前記可動体の動作方向を検出し、前記フリップ・フ
ロップ回路の出力信号により動作方向出力を得る方向検
出回路を具備するという構成を備えたものである。
では、可動体の動作に同期した第１のパルス信号を発生
する第１のパルス発生器と、前記可動体の動作に同期し
て前記第１のパルス信号と位相の異なる第２のパルス信
号を発生する第２のパルス発生器と、前記第１のパルス
信号の状態と前記第２のパルス信号の状態が一致すると
きに一方の状態になり、一致しないときに他方の状態と
なる出力信号を得る論理回路と、前記第１のパルス信号
の立ち上がりエッジ及び立ち下がりエッジの両方のエッ
ジにおいて所定の時間幅の出力パルス信号を得る第１の
両エッジ検出回路と、前記第２のパルス信号の立ち上が
りエッジ及び立ち下がりエッジの両方のエッジにおいて
所定の時間幅の出力パルス信号を得る第２の両エッジ検
出回路と、前記論理回路の出力信号の状態を前記第１の
両エッジ検出回路の出力パルス信号発生時に入力・保持
し、前記論理回路の出力信号の反転状態を前記第２の両
エッジ検出回路の出力パルス信号発生時に入力・保持す
るフリップ・フロップ回路を含んで構成され、前記第１
の両エッジ検出回路の出力パルス信号発生時点及び前記
第２の両エッジ検出回路の出力パルス信号発生時点にお
いて前記可動体の動作方向を検出し、前記フリップ・フ
ロップ回路の出力信号により動作方向出力を得る方向検
出回路を具備するという構成を備えたものである。
作用 本発明は、上記の構成にすることによって、第１のパ
ルス信号の両エッジ発生時点及び第２のパルス信号の両
エッジ発生時点の各エッジにおいて、迅速かつ高精度に
回転方向を検出することができ、方向検出結果をフリッ
プ・フロップ回路の出力信号により動作検出方向として
出力できる。
ルス信号の両エッジ発生時点及び第２のパルス信号の両
エッジ発生時点の各エッジにおいて、迅速かつ高精度に
回転方向を検出することができ、方向検出結果をフリッ
プ・フロップ回路の出力信号により動作検出方向として
出力できる。
実施例 以下、本発明の方向検出装置の一実施例について、図
面を参照しながら説明する。第１図は、本発明の一実施
例の回路構成図である。第２図（Ａ）〜（Ｉ）は、第１
図に於ける要部信号波形図である。１は第１のパルス発
生器であり、可動体の動作に同期した第１相のパルス信
号S1を発生する。２は第２のパルス発生器であり、前記
可動体の動作に同期して前記第１相のパルス信号S1と位
相の異なる第２相のパルス信号S2を発生する。２は排他
的論理和回路であり、第１相のパルス信号S1と第２相の
パルス信号S2が入力されS1とS2が不一致のときのみにハ
イ・レベルとなる信号ａを出力する。４は第１の両エッ
ジ検出回路であり、Ｄフリップ・フロップ40,41と排他
的論理和回路42により構成されている。Ｄフリップ・フ
ロップ40は、データ入力端子D1に第１相のパルス信号S1
を入力してクロック端子CK1に入力される基準クロックC
LK（但し、基準クロックCLKの周波数は、第１相のパル
ス信号S1及び第２相のパルス信号S2の周波数よりも十分
に高い。）の立ち上がりエッジによって同期化して出力
端子Q1から出力する。Ｄフリップ・フロップ41は、デー
タ入力端子D2にＤフリップ・フロップ40の出力端子Q1か
らの出力信号を入力してクロック端子CK2に入力される
基準クロックCLKの立ち上がりエッジによって同期化し
て出力端子Q2から出力する。排他的論理和回路42は、Ｄ
フリップ・フロップ40の出力端子Q1からの出力信号及び
Ｄフリップ・フロップ41の出力端子Q2からの出力信号を
入力し、不一致のときのみハイ・レベルとなるパルス信
号ｂを出力する。５は第２の両エッジ検出回路であり、
Ｄフリップ・フロップ50,51と排他的論理和回路52によ
り構成されている。Ｄフリップ・フロップ50は、データ
入力端子D3に第２相のパルス信号S2を入力してクロック
端子CK3に入力される基準クロックCLKの立ち上がりエッ
ジによって同期化して出力端子Q3から出力する。Ｄフリ
ップ・フロップ51は、データ入力端子D4にＤフリップ・
フロップ50の出力端子Q3からの出力信号を入力してクロ
ック端子CK4に入力される基準クロックCLKの立ち上がり
エッジによって同期化して出力端子Q4から出力する。排
他的論理和回路52は、Ｄフリップ・フロップ50の出力端
子Q3からの出力信号及びＤフリップ・フロップ51の出力
端子Q4からの出力信号を入力して、不一致のときのみハ
イ・レベルとなるパルス信号ｃを出力する。６は方向検
出回路であり、インバータ回路60とアンド回路61,62,6
3,64とオア回路65,66及びノア回路67,68によって構成さ
れる。インバータ回路60は排他的論理和回路３の出力信
号を入力して反転した信号を出力する。アンド回路61及
び63は第１の両エッジ検出回路４の出力信号ｂを入力し
て、アンド回路61は排他的論理和回路３の出力信号がハ
イ・レベルのときのみ、アンド回路63は排他的論理和回
路３の出力信号がロー・レベルのときのみ第１の両エッ
ジ検出回路４の出力信号ｂを検出する。アンド回路62及
び64は第２の両エッジ検出回路５の出力信号ｃを入力し
て、アンド回路62は排他的論理和回路３の出力信号がロ
ー・レベルのときのみ、アンド回路64は排他的論理和回
路３の出力信号がハイ・レベルのときのみ第２の両エッ
ジ検出回路５の出力信号ｃを出力する。ノア回路65はア
ンド回路61及び62の出力信号を入力して、合成した出力
信号ｄを出力する。ノア回路66はアンド回路63及び64の
出力信号を入力して、合成した出力信号ｅを出力する。
よって第１相のパルス信号S1と第２相のパルス信号S2の
立ち上がり及び立ち下がりエッジを検出したパルス信号
は、第１相のパルス信号S1が第２相のパルス信号S2より
も進んだ状態（第１の状態）ではオア回路65より出力さ
れ、第１相のパルス信号S1が第２相のパルス信号S2より
も遅れた状態（第２の状態）では、オア回路66より出力
される。オア回路65の出力信号ｄはノア回路67に入力さ
れ、オア回路66の出力信号ｅはノア回路68に入力され
る。ノア回路67,68によって構成されるフリップ・フロ
ップ回路によってノア回路67が出力する動作方向出力Ｙ
は、第１の状態のときにはロー・レベルとなり、第２の
状態のときにはハイ・レベルとなる。この動作方向出力
Ｙは、第１相のパルス信号S1と第２相のパルス信号S2の
立ち上がり及び立ち下がりエッジで検出が行われている
ために従来例で示されている第１相のパルス信号S1の立
ち上がりエッジでのみ検出する場合よりも精度が高い。
面を参照しながら説明する。第１図は、本発明の一実施
例の回路構成図である。第２図（Ａ）〜（Ｉ）は、第１
図に於ける要部信号波形図である。１は第１のパルス発
生器であり、可動体の動作に同期した第１相のパルス信
号S1を発生する。２は第２のパルス発生器であり、前記
可動体の動作に同期して前記第１相のパルス信号S1と位
相の異なる第２相のパルス信号S2を発生する。２は排他
的論理和回路であり、第１相のパルス信号S1と第２相の
パルス信号S2が入力されS1とS2が不一致のときのみにハ
イ・レベルとなる信号ａを出力する。４は第１の両エッ
ジ検出回路であり、Ｄフリップ・フロップ40,41と排他
的論理和回路42により構成されている。Ｄフリップ・フ
ロップ40は、データ入力端子D1に第１相のパルス信号S1
を入力してクロック端子CK1に入力される基準クロックC
LK（但し、基準クロックCLKの周波数は、第１相のパル
ス信号S1及び第２相のパルス信号S2の周波数よりも十分
に高い。）の立ち上がりエッジによって同期化して出力
端子Q1から出力する。Ｄフリップ・フロップ41は、デー
タ入力端子D2にＤフリップ・フロップ40の出力端子Q1か
らの出力信号を入力してクロック端子CK2に入力される
基準クロックCLKの立ち上がりエッジによって同期化し
て出力端子Q2から出力する。排他的論理和回路42は、Ｄ
フリップ・フロップ40の出力端子Q1からの出力信号及び
Ｄフリップ・フロップ41の出力端子Q2からの出力信号を
入力し、不一致のときのみハイ・レベルとなるパルス信
号ｂを出力する。５は第２の両エッジ検出回路であり、
Ｄフリップ・フロップ50,51と排他的論理和回路52によ
り構成されている。Ｄフリップ・フロップ50は、データ
入力端子D3に第２相のパルス信号S2を入力してクロック
端子CK3に入力される基準クロックCLKの立ち上がりエッ
ジによって同期化して出力端子Q3から出力する。Ｄフリ
ップ・フロップ51は、データ入力端子D4にＤフリップ・
フロップ50の出力端子Q3からの出力信号を入力してクロ
ック端子CK4に入力される基準クロックCLKの立ち上がり
エッジによって同期化して出力端子Q4から出力する。排
他的論理和回路52は、Ｄフリップ・フロップ50の出力端
子Q3からの出力信号及びＤフリップ・フロップ51の出力
端子Q4からの出力信号を入力して、不一致のときのみハ
イ・レベルとなるパルス信号ｃを出力する。６は方向検
出回路であり、インバータ回路60とアンド回路61,62,6
3,64とオア回路65,66及びノア回路67,68によって構成さ
れる。インバータ回路60は排他的論理和回路３の出力信
号を入力して反転した信号を出力する。アンド回路61及
び63は第１の両エッジ検出回路４の出力信号ｂを入力し
て、アンド回路61は排他的論理和回路３の出力信号がハ
イ・レベルのときのみ、アンド回路63は排他的論理和回
路３の出力信号がロー・レベルのときのみ第１の両エッ
ジ検出回路４の出力信号ｂを検出する。アンド回路62及
び64は第２の両エッジ検出回路５の出力信号ｃを入力し
て、アンド回路62は排他的論理和回路３の出力信号がロ
ー・レベルのときのみ、アンド回路64は排他的論理和回
路３の出力信号がハイ・レベルのときのみ第２の両エッ
ジ検出回路５の出力信号ｃを出力する。ノア回路65はア
ンド回路61及び62の出力信号を入力して、合成した出力
信号ｄを出力する。ノア回路66はアンド回路63及び64の
出力信号を入力して、合成した出力信号ｅを出力する。
よって第１相のパルス信号S1と第２相のパルス信号S2の
立ち上がり及び立ち下がりエッジを検出したパルス信号
は、第１相のパルス信号S1が第２相のパルス信号S2より
も進んだ状態（第１の状態）ではオア回路65より出力さ
れ、第１相のパルス信号S1が第２相のパルス信号S2より
も遅れた状態（第２の状態）では、オア回路66より出力
される。オア回路65の出力信号ｄはノア回路67に入力さ
れ、オア回路66の出力信号ｅはノア回路68に入力され
る。ノア回路67,68によって構成されるフリップ・フロ
ップ回路によってノア回路67が出力する動作方向出力Ｙ
は、第１の状態のときにはロー・レベルとなり、第２の
状態のときにはハイ・レベルとなる。この動作方向出力
Ｙは、第１相のパルス信号S1と第２相のパルス信号S2の
立ち上がり及び立ち下がりエッジで検出が行われている
ために従来例で示されている第１相のパルス信号S1の立
ち上がりエッジでのみ検出する場合よりも精度が高い。
以上のように本実施例によれば、可動体の動作に同期
した第１相のパルス信号と第２相のパルス信号の不一致
状態を、第１相の入力パルス信号と第２相の入力パルス
信号の立ち上がり及び立ち下がりの両エッジで検出する
ことによって精度の高い動作方向出力を得ることが出来
る。また本発明の方向検出装置の具体的な実施例は、上
述の実施例に限定されるものではなく、本発明の主旨を
変えずに種々の変形が可能である。
した第１相のパルス信号と第２相のパルス信号の不一致
状態を、第１相の入力パルス信号と第２相の入力パルス
信号の立ち上がり及び立ち下がりの両エッジで検出する
ことによって精度の高い動作方向出力を得ることが出来
る。また本発明の方向検出装置の具体的な実施例は、上
述の実施例に限定されるものではなく、本発明の主旨を
変えずに種々の変形が可能である。
発明の効果 以上のように本発明の方向検出装置によれば、第１の
パルス信号の両エッジ発生時点及び第２のパルス信号の
両エッジ発生時点において、正確な動作方向出力の検出
（方向検出）が可能になる、すなわち、簡単な回路構成
によって、多くのパルスエッジにおいて迅速かつ高精度
の方向検出が可能になる、という優れた効果を奏する。
パルス信号の両エッジ発生時点及び第２のパルス信号の
両エッジ発生時点において、正確な動作方向出力の検出
（方向検出）が可能になる、すなわち、簡単な回路構成
によって、多くのパルスエッジにおいて迅速かつ高精度
の方向検出が可能になる、という優れた効果を奏する。
第１図は本発明の一実施例の回路構成図、第２図は第１
図に於ける要部信号波形図、第３図は従来の方向検出装
置の回路構成図、第４図は第３図に於ける信号波形図で
ある。 １……第１のパルス発生器、２……第２のパルス発生
器、３……排他的論理和回路、４……第１の両エッジ検
出回路、５……第２の両エッジ検出回路、６……方向検
出回路。
図に於ける要部信号波形図、第３図は従来の方向検出装
置の回路構成図、第４図は第３図に於ける信号波形図で
ある。 １……第１のパルス発生器、２……第２のパルス発生
器、３……排他的論理和回路、４……第１の両エッジ検
出回路、５……第２の両エッジ検出回路、６……方向検
出回路。
Claims (1)
- 【請求項１】可動体の動作に同期した第１のパルス信号
を発生する第１のパルス発生器と、前記可動体の動作に
同期して前記第１のパルス信号と位相の異なる第２のパ
ルス信号を発生する第２のパルス発生器と、前記第１の
パルス信号の状態と前記第２のパルス信号の状態が一致
するときに一方の状態になり、一致しないときに他方の
状態となる出力信号を得る論理回路と、前記第１のパル
ス信号の立ち上がりエッジ及び立ち下がりエッジの両方
のエッジにおいて所定の時間幅の出力パルス信号を得る
第１の両エッジ検出回路と、前記第２のパルス信号の立
ち上がりエッジ及び立ち下がりエッジの両方のエッジに
おいて所定の時間幅の出力パルス信号を得る第２の両エ
ッジ検出回路と、前記論理回路の出力信号の状態を前記
第１の両エッジ検出回路の出力パルス信号発生時に入力
・保持し、前記論理回路の出力信号の反転状態を前記第
２の両エッジ検出回路の出力パルス信号発生時に入力・
保持するフリップ・フロップ回路を含んで構成され、前
記第１の両エッジ検出回路の出力パルス信号発生時点及
び前記第２の両エッジ検出回路の出力パルス信号発生時
点において前記可動体の動作方向を検出し、前記フリッ
プ・フロップ回路の出力信号により動作方向出力を得る
方向検出回路を具備する方向検出装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62334402A JPH0820462B2 (ja) | 1987-12-29 | 1987-12-29 | 方向検出装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62334402A JPH0820462B2 (ja) | 1987-12-29 | 1987-12-29 | 方向検出装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01174980A JPH01174980A (ja) | 1989-07-11 |
| JPH0820462B2 true JPH0820462B2 (ja) | 1996-03-04 |
Family
ID=18276965
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62334402A Expired - Lifetime JPH0820462B2 (ja) | 1987-12-29 | 1987-12-29 | 方向検出装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0820462B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009075387A (ja) * | 2007-09-21 | 2009-04-09 | Funai Electric Co Ltd | 液晶モジュール |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59216062A (ja) * | 1983-05-23 | 1984-12-06 | Victor Co Of Japan Ltd | 回転方向検出方法及びその装置 |
| JPS601568A (ja) * | 1983-06-17 | 1985-01-07 | Victor Co Of Japan Ltd | 回転方向検出装置 |
-
1987
- 1987-12-29 JP JP62334402A patent/JPH0820462B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01174980A (ja) | 1989-07-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR890002750A (ko) | 클럭신호를 이용한 정보처리장치 및 정보처리시스템 | |
| US5929714A (en) | PLL timing generator | |
| JP3467975B2 (ja) | 位相検出回路 | |
| JP2004023462A (ja) | Ｐｌｌ回路及び位相差検出回路 | |
| KR100254859B1 (ko) | 위상차 검출 및 판별 회로 | |
| JPH0820462B2 (ja) | 方向検出装置 | |
| KR900004192B1 (ko) | 주파수 체배회로 | |
| US5315183A (en) | Synchronous phase detector circuit | |
| JPH0820461B2 (ja) | 動作検出装置 | |
| JPH01174977A (ja) | 動作検出装置 | |
| JP2737903B2 (ja) | クロック切替方式 | |
| JPH01174973A (ja) | 方向検出装置 | |
| JPH01174975A (ja) | 方向検出装置 | |
| JP3132583B2 (ja) | 位相検出回路 | |
| JPH01174971A (ja) | 動作検出装置 | |
| JPH01174978A (ja) | 方向検出装置 | |
| JPH01174981A (ja) | 動作検出装置 | |
| JPS6253539A (ja) | フレ−ム同期方式 | |
| JPH01174976A (ja) | 方向検出装置 | |
| JP2754005B2 (ja) | 多相パルス発生回路 | |
| JPH01113670A (ja) | 回転検出器 | |
| JP2000124801A (ja) | Ｐｌｌ回路 | |
| JPH03758Y2 (ja) | ||
| JPH02237240A (ja) | ビット位相同期回路 | |
| JPH01174979A (ja) | 動作検出装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |