JPH0821018B2 - データ処理装置 - Google Patents
データ処理装置Info
- Publication number
- JPH0821018B2 JPH0821018B2 JP63017158A JP1715888A JPH0821018B2 JP H0821018 B2 JPH0821018 B2 JP H0821018B2 JP 63017158 A JP63017158 A JP 63017158A JP 1715888 A JP1715888 A JP 1715888A JP H0821018 B2 JPH0821018 B2 JP H0821018B2
- Authority
- JP
- Japan
- Prior art keywords
- bus
- priority
- acquisition request
- output
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Bus Control (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は共通バスの優先制御手段を備えたデータ処理
装置に係り、特に共通バスの信号本数を少なくしてかつ
高占有状態時の占有制御に好適なバス優先制御手段を備
えたデータ処理装置に関する。
装置に係り、特に共通バスの信号本数を少なくしてかつ
高占有状態時の占有制御に好適なバス優先制御手段を備
えたデータ処理装置に関する。
従来の共通バス優先制御手段を備えたデータ処理装置
は、第１は特公昭61−42306号に記載のように、共通バ
ス使用中でない時に共通バス使用要求と同時に共通バス
自己番号（以下にID番号（機器番号）と呼ぶ）を出力し
て、優先判定を行つている。また第２は特開昭59−2086
23号に記載のように、共通バスを獲得したデータ処理装
置がデータ転送中に転送データとともにID番号を出力
し、各データ処理装置がこのID番号を受け取つて、次回
転送の優先判定に使用する方法を採つている。
は、第１は特公昭61−42306号に記載のように、共通バ
ス使用中でない時に共通バス使用要求と同時に共通バス
自己番号（以下にID番号（機器番号）と呼ぶ）を出力し
て、優先判定を行つている。また第２は特開昭59−2086
23号に記載のように、共通バスを獲得したデータ処理装
置がデータ転送中に転送データとともにID番号を出力
し、各データ処理装置がこのID番号を受け取つて、次回
転送の優先判定に使用する方法を採つている。
上記従来技術は、第１はデータ転送の共通バス使用終
了後に次回転送のための優先判定を行わねばならないた
め、共通バスのデータ転送使用効率が低下し、ひいては
共通バスのデータ転送スループツトが小さくなる問題が
あつた。また第２は共通バスを獲得したデータ処理装置
がID番号を他のデータ処理装置に知らせるために、ID番
号信号線が必要であり、例えば４台のデータ処理装置を
接続できる共通バスであれば２本のID用信号が必要とな
るから、このぶん共通バス信号線本数が増加し、信号ケ
ーブルの余裕信号線数がない場合には信号ケーブルが１
本新たに追加されねばならない場合があり得て、信号本
数が増えるという問題があつた。
了後に次回転送のための優先判定を行わねばならないた
め、共通バスのデータ転送使用効率が低下し、ひいては
共通バスのデータ転送スループツトが小さくなる問題が
あつた。また第２は共通バスを獲得したデータ処理装置
がID番号を他のデータ処理装置に知らせるために、ID番
号信号線が必要であり、例えば４台のデータ処理装置を
接続できる共通バスであれば２本のID用信号が必要とな
るから、このぶん共通バス信号線本数が増加し、信号ケ
ーブルの余裕信号線数がない場合には信号ケーブルが１
本新たに追加されねばならない場合があり得て、信号本
数が増えるという問題があつた。
本発明の目的は共通バス信号線数を少なくしてかつ共
通バスのデータ転送効率の高い共通バス優先制御手段を
備えたデータ処理装置を提供するにある。
通バスのデータ転送効率の高い共通バス優先制御手段を
備えたデータ処理装置を提供するにある。
上記目的は、共通バスを共有する複数個の機器にそれ
ぞれ占有制御線を介し相互接続されて設けられた占有制
御手段がバス獲得要求信号からバス優先判定を行なつた
結果である前回データを転送した機器番号を記憶するレ
ジスタを設け、該レジスタの内容により次回バス得獲要
求信号に対するバス優先判定を行なうようにしたデータ
処理装置により達成される。
ぞれ占有制御線を介し相互接続されて設けられた占有制
御手段がバス獲得要求信号からバス優先判定を行なつた
結果である前回データを転送した機器番号を記憶するレ
ジスタを設け、該レジスタの内容により次回バス得獲要
求信号に対するバス優先判定を行なうようにしたデータ
処理装置により達成される。
上記データ処理装置は、占有制御手段が予め設定され
た優先順位と占有制御線を介して送られてきたバス獲得
要求信号とによりバス優先順位を判定するさいに、自機
器内で前回バス獲得要求信号から生成して上記レジスタ
に記憶された前回データ転送の機器番号により優先順位
を変更して次回バス獲得要求信号に対する優先判定を行
なうことができるので、共通バスの信号線数を減少して
かつ共通バスのデータ転送中に次回データ転送のための
優先判定を行ない転送効率が高められる。
た優先順位と占有制御線を介して送られてきたバス獲得
要求信号とによりバス優先順位を判定するさいに、自機
器内で前回バス獲得要求信号から生成して上記レジスタ
に記憶された前回データ転送の機器番号により優先順位
を変更して次回バス獲得要求信号に対する優先判定を行
なうことができるので、共通バスの信号線数を減少して
かつ共通バスのデータ転送中に次回データ転送のための
優先判定を行ない転送効率が高められる。
以下に本発明の一実施例を第１図から第５図により説
明する。
明する。
第２図は本発明によるデータ処理装置の一実施例を示
すシステム構成図である。第２図において、1a〜1dは共
有メモリ装置、4a〜4dはCPU入出力バス、5a〜5dはCPU、
51a〜51dは主記憶装置、６は共有メモリバスである。第
２図のシステムは４台のCPU5a〜5dほかを含む機器（デ
ータ処理装置）で構成した例であり、個別の機器のCPU5
a〜5dから他の機器のCPUに対してデータ転送したい場合
に、それぞれにCPU入出力バス4a〜4dを介して接続され
た共有メモリ装置1a〜1dに対してアクセスを行い、それ
ぞれの共有メモリ装置1a〜1dは共有メモリバス６に接続
され、この共有メモリバス６を経由して他の共有メモリ
装置に対しデータを転送する。
すシステム構成図である。第２図において、1a〜1dは共
有メモリ装置、4a〜4dはCPU入出力バス、5a〜5dはCPU、
51a〜51dは主記憶装置、６は共有メモリバスである。第
２図のシステムは４台のCPU5a〜5dほかを含む機器（デ
ータ処理装置）で構成した例であり、個別の機器のCPU5
a〜5dから他の機器のCPUに対してデータ転送したい場合
に、それぞれにCPU入出力バス4a〜4dを介して接続され
た共有メモリ装置1a〜1dに対してアクセスを行い、それ
ぞれの共有メモリ装置1a〜1dは共有メモリバス６に接続
され、この共有メモリバス６を経由して他の共有メモリ
装置に対しデータを転送する。
第３図は第２図の共有メモリ装置の内部ブロツク図で
ある。第３図において、110はFIFO、12は優先選択回
路、13はバス獲得制御回路（占有制御手段）、14は共有
メモリ、150,151はセレクタ、16はメモリ制御回路、41
は接続信号、171,172は起動，応答接続信号、181〜187
は出力バツフアまたは入力ゲートである。第３図には１
つの共有メモリ装置1aの内部ブロツク図を示し、他の共
有メモリ装置1b〜1dも同様である。第３図のCPU5aから
書込み動作があると、そのアクセスのアドレスをFIFO11
0にセツトして、データを共有メモリ14に格納するとと
もに、メモリ制御回路16に対して起動をかける。起動を
かけられたメモリ制御回路16は共有メモリバス６への転
送要求をバス獲得制御回路13に報告する。
ある。第３図において、110はFIFO、12は優先選択回
路、13はバス獲得制御回路（占有制御手段）、14は共有
メモリ、150,151はセレクタ、16はメモリ制御回路、41
は接続信号、171,172は起動，応答接続信号、181〜187
は出力バツフアまたは入力ゲートである。第３図には１
つの共有メモリ装置1aの内部ブロツク図を示し、他の共
有メモリ装置1b〜1dも同様である。第３図のCPU5aから
書込み動作があると、そのアクセスのアドレスをFIFO11
0にセツトして、データを共有メモリ14に格納するとと
もに、メモリ制御回路16に対して起動をかける。起動を
かけられたメモリ制御回路16は共有メモリバス６への転
送要求をバス獲得制御回路13に報告する。
第１図は第３図の共有メモリ装置の優先判定ブロツク
図である。第１図において、第３図の優先選択回路12お
よびバス獲得制御回路（占有制御手段）13の詳細ブロツ
ク図を示し、61はバス獲得要求信号バス（占有制御
線）、62はバス使用状態信号、121は優先判定回路、122
はセレクタ、123は初期IDレジスタ、124は前回マスタ記
憶メモリ（レジスタ）、125はPRESEL（プリセレクト）
信号、131はコンパレータ、132はアンドゲート、133はI
D設定器、134はフリツプフロツプ、135はLOCK（ロツ
ク）発生回路、136,137は出力バツフア、138は入力ゲー
ト、139は接続信号、141はLOCK信号、142はラツチレジ
スタ、143はフリツプフロツプ、144はリセツト信号、16
1は転送要求信号である。
図である。第１図において、第３図の優先選択回路12お
よびバス獲得制御回路（占有制御手段）13の詳細ブロツ
ク図を示し、61はバス獲得要求信号バス（占有制御
線）、62はバス使用状態信号、121は優先判定回路、122
はセレクタ、123は初期IDレジスタ、124は前回マスタ記
憶メモリ（レジスタ）、125はPRESEL（プリセレクト）
信号、131はコンパレータ、132はアンドゲート、133はI
D設定器、134はフリツプフロツプ、135はLOCK（ロツ
ク）発生回路、136,137は出力バツフア、138は入力ゲー
ト、139は接続信号、141はLOCK信号、142はラツチレジ
スタ、143はフリツプフロツプ、144はリセツト信号、16
1は転送要求信号である。
第４図は第１図の優先判定動作タイムチヤートであ
る。第１図の構成で、上記した転送要求が第３図のメモ
リ制御回路16から転送要求信号161としてバス獲得制御
回路13に入力されると、ラツチレジスタ142を経由して
出力バツフア136によりバス獲得要求信号として共有メ
モリバス６のバス獲得要求信号バス61のうち、当該共有
メモリ装置1aのID番号（機器番号）に対応する信号線に
出力する。このバス獲得要求信号バス61は第２図に示す
ように４台の共通メモリ装置が接続された場合には、接
続された共通メモリ装置の台数と同じ４本で構成され
る。いま上記した第１図のバス獲得要求信号REQa−Ｐ
（第４図）が共有メモリ装置1aからバス獲得要求信号バ
ス61に出力されると、接続された全ての共有メモリ装置
1a〜1d内のバス獲得制御回路13のLOCK発生回路135に入
力される。このLOCK発生回路135はバス獲得要求信号バ
ス61の全ての信号のいずれかの信号がONしていれば、LO
CK信号141のLOCK−Ｐ（第４図）を出力する。このLOCK
信号141はラツチレジスタ142に働きかけ、その時点の転
送要求信号161の状態をラツチさせ、新たなバス獲得要
求信号の発生を禁ずるとともにフリツプフロツプ134を
セツトする。このLOCK信号141の出力後からバス獲得要
求信号バス61の安定化および優先選択回路12内の優先判
定回路121における優先判定時間t1（第４図）を経過し
た後に、優先判定回路121内で優先判定結果のサンプリ
ング信号SAMPLE−Ｐ（第４図）が作り出される。ここで
優先判定回路121はセレクタ122を介して前回マスク記憶
メモリ124内の優先順位最下位のID番号をＡ入力とし、
バス獲得要求信号バス61をＢ入力として優先判定を行
い、サンプリング信号SAMPLE−Ｐにより優先判定結果を
ラツチしてPRESEL信号125を出力する。ここで優先判定
回路121のＡ入力である優先順位最下位のID番号がID番
号ｄであつたとすると、優先判定結果のID番号ａがバス
占有権を確得し、PRESLE信号125のPRESELa−Ｐ（第４
図）のみONする。なおこのPRESEL信号125はそれぞれの
共有メモリ装置1a〜1dがバス獲得要求信号バス61と同じ
数だけ備えている。
る。第１図の構成で、上記した転送要求が第３図のメモ
リ制御回路16から転送要求信号161としてバス獲得制御
回路13に入力されると、ラツチレジスタ142を経由して
出力バツフア136によりバス獲得要求信号として共有メ
モリバス６のバス獲得要求信号バス61のうち、当該共有
メモリ装置1aのID番号（機器番号）に対応する信号線に
出力する。このバス獲得要求信号バス61は第２図に示す
ように４台の共通メモリ装置が接続された場合には、接
続された共通メモリ装置の台数と同じ４本で構成され
る。いま上記した第１図のバス獲得要求信号REQa−Ｐ
（第４図）が共有メモリ装置1aからバス獲得要求信号バ
ス61に出力されると、接続された全ての共有メモリ装置
1a〜1d内のバス獲得制御回路13のLOCK発生回路135に入
力される。このLOCK発生回路135はバス獲得要求信号バ
ス61の全ての信号のいずれかの信号がONしていれば、LO
CK信号141のLOCK−Ｐ（第４図）を出力する。このLOCK
信号141はラツチレジスタ142に働きかけ、その時点の転
送要求信号161の状態をラツチさせ、新たなバス獲得要
求信号の発生を禁ずるとともにフリツプフロツプ134を
セツトする。このLOCK信号141の出力後からバス獲得要
求信号バス61の安定化および優先選択回路12内の優先判
定回路121における優先判定時間t1（第４図）を経過し
た後に、優先判定回路121内で優先判定結果のサンプリ
ング信号SAMPLE−Ｐ（第４図）が作り出される。ここで
優先判定回路121はセレクタ122を介して前回マスク記憶
メモリ124内の優先順位最下位のID番号をＡ入力とし、
バス獲得要求信号バス61をＢ入力として優先判定を行
い、サンプリング信号SAMPLE−Ｐにより優先判定結果を
ラツチしてPRESEL信号125を出力する。ここで優先判定
回路121のＡ入力である優先順位最下位のID番号がID番
号ｄであつたとすると、優先判定結果のID番号ａがバス
占有権を確得し、PRESLE信号125のPRESELa−Ｐ（第４
図）のみONする。なおこのPRESEL信号125はそれぞれの
共有メモリ装置1a〜1dがバス獲得要求信号バス61と同じ
数だけ備えている。
上記のPRESEL信号125と自己のID設定器133のID番号と
をバス獲得制御回路13のコンパレータ131で比較し、自
己がバス獲得できると上記転送要求信号161とともにAND
ゲート132を介してバス使用状態フリツプフロツプ143を
セツトしSEL（セレクト）信号のSELa−Ｐ（第４図）を
出力し、共有メモリバス６上にバス使用状態信号62のBU
SY−Ｐ（第４図）を出力するとともに、第３図のメモリ
制御回路16にバスが獲得できたことを接続信号139で知
らせる。上記バス使用状態信号62が共有メモリバス６上
に出力されると入力ゲート138で取り込み、LOCK発生回
路135をリセツトさせて（第４図）、不要となつたバス
獲得要求信号バス61をリセツトさせ、次バス獲得要求信
号REQの受付け準備にはいる。ここでCPU5aによる共有メ
モリ装置のアクセスおよびデータ転送が行われ（第４
図）、データ転送が終了するとメモリ制御回路16はFFリ
セツト信号144を出力し、バス使用状態フリツプフロツ
プ143をリセツトする。上記の優先判定回路121の優先判
定結果であるPRESEL信号125は前回マスタ記憶メモリ124
にセツトされ、セレクタ122を経由してこの前回マスタ
記憶メモリ124の内容であるID番号が次回優先判定時の
優先順位を変更すべくＡ入力として優先判定回路121に
入力される。引き続いてバス使用中にバス獲得要求信号
バス61がONしてバス獲得要求信号REQb−Ｐ（第４図）が
出力されると、こんどはバス使用状態信号62のBUSY−Ｐ
が出力されているので優先判定回路121での優先判定が
終つてPRESEL信号125のPRESELb−Ｐ（第４図）のみONし
た状態で待ち状態に入り、共有メモリバス６上のデータ
転送が終了してバス使用状態信号62のBUSY−ＰがOFFす
ると、共有メモリバス６を獲得した共有メモリ装置1bが
バス使用状態フリツプフロツプ143をセツトして信号SEL
b−Ｐ（第４図）を出力し、バス使用状態信号62のBUSY
−ＰをONして、CPU5bによるデータ転送が開始される。
をバス獲得制御回路13のコンパレータ131で比較し、自
己がバス獲得できると上記転送要求信号161とともにAND
ゲート132を介してバス使用状態フリツプフロツプ143を
セツトしSEL（セレクト）信号のSELa−Ｐ（第４図）を
出力し、共有メモリバス６上にバス使用状態信号62のBU
SY−Ｐ（第４図）を出力するとともに、第３図のメモリ
制御回路16にバスが獲得できたことを接続信号139で知
らせる。上記バス使用状態信号62が共有メモリバス６上
に出力されると入力ゲート138で取り込み、LOCK発生回
路135をリセツトさせて（第４図）、不要となつたバス
獲得要求信号バス61をリセツトさせ、次バス獲得要求信
号REQの受付け準備にはいる。ここでCPU5aによる共有メ
モリ装置のアクセスおよびデータ転送が行われ（第４
図）、データ転送が終了するとメモリ制御回路16はFFリ
セツト信号144を出力し、バス使用状態フリツプフロツ
プ143をリセツトする。上記の優先判定回路121の優先判
定結果であるPRESEL信号125は前回マスタ記憶メモリ124
にセツトされ、セレクタ122を経由してこの前回マスタ
記憶メモリ124の内容であるID番号が次回優先判定時の
優先順位を変更すべくＡ入力として優先判定回路121に
入力される。引き続いてバス使用中にバス獲得要求信号
バス61がONしてバス獲得要求信号REQb−Ｐ（第４図）が
出力されると、こんどはバス使用状態信号62のBUSY−Ｐ
が出力されているので優先判定回路121での優先判定が
終つてPRESEL信号125のPRESELb−Ｐ（第４図）のみONし
た状態で待ち状態に入り、共有メモリバス６上のデータ
転送が終了してバス使用状態信号62のBUSY−ＰがOFFす
ると、共有メモリバス６を獲得した共有メモリ装置1bが
バス使用状態フリツプフロツプ143をセツトして信号SEL
b−Ｐ（第４図）を出力し、バス使用状態信号62のBUSY
−ＰをONして、CPU5bによるデータ転送が開始される。
また上記共有メモリバス６に接続されたある１台の機
器が復電した場合または共有メモリバス６から切り離さ
れた状態から再び共有メモリバス６に接続された場合の
動作については、その共有メモリ装置内の前回マスタ記
憶メモリ124の内容はどの機器が前回データ転送したの
か不明であつて、他のデータ転送を行つている共有メモ
リ装置内の前回マスタ記憶メモリ124の内容と異なつて
しまい、この誤まつた優先判定順位により自己がバス獲
得したと誤判定してデータ転送を開始するおそれがあ
る。このような誤判断によるデータ転送を回避するた
め、CPU側からの接続信号41により自己のID設定器133の
ID番号をセレクタ122により選択して優先判定回路121の
Ａ入力に入力し、自ID番号を優先順位最下位のID番号と
して次回に他の機器からのデータ転送があると、その機
器のID番号を前回マスタ記憶メモリ124に再セツトする
ことにより他機器と同じ内容となる。つぎに共有メモリ
バス６に接続された機器が一斉に復電して複数の共有メ
モリ装置が同時にバス獲得要求信号62を出力した場合の
動作については第５図により説明する。
器が復電した場合または共有メモリバス６から切り離さ
れた状態から再び共有メモリバス６に接続された場合の
動作については、その共有メモリ装置内の前回マスタ記
憶メモリ124の内容はどの機器が前回データ転送したの
か不明であつて、他のデータ転送を行つている共有メモ
リ装置内の前回マスタ記憶メモリ124の内容と異なつて
しまい、この誤まつた優先判定順位により自己がバス獲
得したと誤判定してデータ転送を開始するおそれがあ
る。このような誤判断によるデータ転送を回避するた
め、CPU側からの接続信号41により自己のID設定器133の
ID番号をセレクタ122により選択して優先判定回路121の
Ａ入力に入力し、自ID番号を優先順位最下位のID番号と
して次回に他の機器からのデータ転送があると、その機
器のID番号を前回マスタ記憶メモリ124に再セツトする
ことにより他機器と同じ内容となる。つぎに共有メモリ
バス６に接続された機器が一斉に復電して複数の共有メ
モリ装置が同時にバス獲得要求信号62を出力した場合の
動作については第５図により説明する。
第５図は第１図の一斉復電時の優先判定動作タイムチ
ヤートである。第１図の構成で、共有メモリバス６に接
続された共有メモリ装置の全てが一斉に復電し、ID番号
a,bの共有メモリ装置1a,1bがバス獲得要求信号62のREQb
−P,REQa−Ｐ（第５図）を同時に出力すると、バス獲得
制御回路13のLOCK発生回路141よりLOCK信号141のLOCK−
Ｐ（第５図）が出力されて同時t1の経過後に、優先判定
回路121のサンプリング信号SAMPLE−Ｐ（第５図）で優
先判定がなされてPRESEL信号125のPRESELb−Ｐが出力さ
れるが、共有メモリ装置1a,1b内の優先判定回路121では
それぞれ自ID番号a,bが優先順位最下位と判断している
ため、相手がバス獲得したものと判断して共に待ち状態
となつてしまう。この状態を抜けだすためLOCK信号141
のROCK−Ｐから時間t1＋t2（第５図）の経過後にもバス
使用状態信号62のBUSY−Ｐが出力されない場合には、タ
イムアウトとみなしてフリツプフロツプ134よりタイム
アウト信号TIMEOUT−Ｐ（第５図）を出力し、セレクタ1
22を予め決めたID番号の初期IDレジスタ123を選択して
（第１図ではID番号“3"（ｄ））、優先判定回路121で
バス優先順位判定を再度行うことにより、第５図の例で
はID番号ａが一番優先順位が高いためPRESEL信号125のP
RESELa−Ｐ（第５図）を出力して、バス使用状態信号62
のBUSY−Ｐを出力し、バス獲得ができるようになる。
ヤートである。第１図の構成で、共有メモリバス６に接
続された共有メモリ装置の全てが一斉に復電し、ID番号
a,bの共有メモリ装置1a,1bがバス獲得要求信号62のREQb
−P,REQa−Ｐ（第５図）を同時に出力すると、バス獲得
制御回路13のLOCK発生回路141よりLOCK信号141のLOCK−
Ｐ（第５図）が出力されて同時t1の経過後に、優先判定
回路121のサンプリング信号SAMPLE−Ｐ（第５図）で優
先判定がなされてPRESEL信号125のPRESELb−Ｐが出力さ
れるが、共有メモリ装置1a,1b内の優先判定回路121では
それぞれ自ID番号a,bが優先順位最下位と判断している
ため、相手がバス獲得したものと判断して共に待ち状態
となつてしまう。この状態を抜けだすためLOCK信号141
のROCK−Ｐから時間t1＋t2（第５図）の経過後にもバス
使用状態信号62のBUSY−Ｐが出力されない場合には、タ
イムアウトとみなしてフリツプフロツプ134よりタイム
アウト信号TIMEOUT−Ｐ（第５図）を出力し、セレクタ1
22を予め決めたID番号の初期IDレジスタ123を選択して
（第１図ではID番号“3"（ｄ））、優先判定回路121で
バス優先順位判定を再度行うことにより、第５図の例で
はID番号ａが一番優先順位が高いためPRESEL信号125のP
RESELa−Ｐ（第５図）を出力して、バス使用状態信号62
のBUSY−Ｐを出力し、バス獲得ができるようになる。
本発明によれば、データ処理装置の分散型マスターレ
スデータ転送において、少ない共通バス信号線数で転送
でき、また共通バストータル転送量を大きくできる効果
がある。
スデータ転送において、少ない共通バス信号線数で転送
でき、また共通バストータル転送量を大きくできる効果
がある。
【図面の簡単な説明】 第１図は本発明によるデータ処理装置の一実施例を示す
優先判定ブロツク図、第２図は同じくシステム構成図、
第３図は同じく共有メモリ装置ブロツク図、第４図は第
１図の動作タイムチヤート、第５図は同じく一斉復電時
動作タイムチヤートである。 1a〜1c……共有メモリ装置、5a〜5d……CPU、６……共
通メモリバス、61……バス獲得要求信号バス（占有制御
線）、12……優先選択回路、121……優先判定回路、124
……前回マスタ記憶メモリ（レジスタ）、13……バス獲
得制御回路（占有制御手段）。
優先判定ブロツク図、第２図は同じくシステム構成図、
第３図は同じく共有メモリ装置ブロツク図、第４図は第
１図の動作タイムチヤート、第５図は同じく一斉復電時
動作タイムチヤートである。 1a〜1c……共有メモリ装置、5a〜5d……CPU、６……共
通メモリバス、61……バス獲得要求信号バス（占有制御
線）、12……優先選択回路、121……優先判定回路、124
……前回マスタ記憶メモリ（レジスタ）、13……バス獲
得制御回路（占有制御手段）。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭61−163458（ＪＰ，Ａ) 特開 昭59−208623（ＪＰ，Ａ) 特公 昭61−42306（ＪＰ，Ｂ１)
Claims (3)
- 【請求項１】機器対応のバス獲得要求信号線を有する共
通バスと、各々が自己に対応するバス獲得要求信号線に
バス獲得要求を出力して前記共通バスの占有を要求する
手段を有する複数の機器とを備えるデータ処理装置にお
いて、各機器に、自己の機器番号を設定した設定手段
と、前回に共通バスを占有した機器の機器番号を格納す
るレジスタと、前記バス獲得要求信号線に出されている
各機器からのバス獲得要求を取り込んでバス占有権を獲
得する一番優先順位の高い機器を判定し該機器の機器番
号を出力するとき前記レジスタに格納されている機器番
号を参照し該機器番号の機器の優先順位を最下位として
判定し出力すると共に該出力内容により前記レジスタの
内容を更新する優先判定手段と、該優先判定手段が出力
する機器番号と前記設定手段に設定されている機器番号
とを比較し自己がバス占有権を獲得できたと判断したと
き前記共通バスを占有する占有制御手段とを設けたこと
を特徴とするデータ処理装置。 - 【請求項２】請求項１において、各機器に、自機器が復
電したときまたは共通バスから切り離された状態から共
通バスに接続された状態に切り替えられたときに前記レ
ジスタの内容に代えて前記設定手段に設定されている機
器番号を前記優先判定手段に入力して該機器番号を優先
順位最下位の機器番号とさせる切替手段を設けたことを
特徴とするデータ処理装置。 - 【請求項３】請求項２において、各機器に、バス占有権
を獲得したとき共通バスにバス使用状態信号を出力する
手段と、バス獲得要求信号線にバス獲得要求が出力され
てから所定時間経過してもバス使用状態信号が共通バス
に出力されないときは前記設定手段に設定されている機
器番号に代えて予め定められた機器番号を優先順位最下
位の機器番号として前記優先判定手段に与えて優先順位
の判定を行わせる手段とを備えることを特徴とするデー
タ処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63017158A JPH0821018B2 (ja) | 1988-01-29 | 1988-01-29 | データ処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63017158A JPH0821018B2 (ja) | 1988-01-29 | 1988-01-29 | データ処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01194049A JPH01194049A (ja) | 1989-08-04 |
| JPH0821018B2 true JPH0821018B2 (ja) | 1996-03-04 |
Family
ID=11936166
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63017158A Expired - Lifetime JPH0821018B2 (ja) | 1988-01-29 | 1988-01-29 | データ処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0821018B2 (ja) |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59208623A (ja) * | 1983-05-12 | 1984-11-27 | Hitachi Ltd | バス優先制御装置 |
| CA1258435A (en) * | 1984-08-02 | 1989-08-15 | Michael A. Smoot | Cartridge with stress relieving member |
| JPS61163458A (ja) * | 1985-01-16 | 1986-07-24 | Mitsubishi Electric Corp | バス調停方式 |
-
1988
- 1988-01-29 JP JP63017158A patent/JPH0821018B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01194049A (ja) | 1989-08-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0476990A2 (en) | Dynamic bus arbitration | |
| EP0428330A2 (en) | Computer interface circuit | |
| US4417303A (en) | Multi-processor data communication bus structure | |
| JPS6142306B2 (ja) | ||
| US6304923B1 (en) | Method for prioritizing data transfer request by comparing a latency identifier value received from an I/O device with a predetermined range of values | |
| US5142682A (en) | Two-level priority arbiter generating a request to the second level before first-level arbitration is completed | |
| US6323755B1 (en) | Dynamic bus locking in a cross bar switch | |
| JPH0821018B2 (ja) | データ処理装置 | |
| JPH09153009A (ja) | 階層構成バスのアービトレーション方法 | |
| JPS6242306B2 (ja) | ||
| US7433989B2 (en) | Arbitration method of a bus bridge | |
| JPS602710B2 (ja) | 複合計算機システム | |
| JPH0562384B2 (ja) | ||
| EP0284094B1 (en) | Tandem priority resolver | |
| JP2697420B2 (ja) | データ書込み装置 | |
| JP2001167049A (ja) | バス調停装置 | |
| JPH0553975A (ja) | バス制御装置 | |
| JPH11203253A (ja) | 共有資源排他アクセス制御方式 | |
| JPH05189311A (ja) | キャッシュメモリ・システム | |
| JPH0351017B2 (ja) | ||
| JPH0561812A (ja) | 情報処理システム | |
| JPS5830610B2 (ja) | インタフエイスシステム | |
| JPH05265923A (ja) | データ転送装置 | |
| JPS6041387B2 (ja) | ダイレクトメモリアクセス制御回路 | |
| JPH076129A (ja) | 通信バス接続装置 |