JPH0821027B2 - Ａ／ｄ変換装置内蔵マイクロコンピュータ - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、アナログ入力信号をデジタル値に変換する
A/D変換装置を内蔵したマイクロコンピュータに関す
る。

〔従来の技術〕

今日、マイクロコンピュータは、LSI技術の進歩によ
り高集積化が進み、各種の周辺ハードウェアをワンチッ
プに搭載するようになってきた。

なかでも、A/D変換器は、自動車制御やACサーボ制御
などの分野には不可欠なもので、A/D変換器内蔵マイク
ロコンピュータの需要は、非常に高いものである。以下
では、第６図用いて従来の技術を説明する。

マイクロコンピュータ060は、中央処理装置（以下CPU
と略す）080と、A/D変換装置600と、前記CPU080とA/D変
換装置600とのデータのやりとりを行う内部バス090から
なる。

CPU080は、プログラム実行によってA/D変換装置600に
対するデータのリード，ライト動作を行う他にA/D変換
装置からの割り込み信号170を受け付ける処理も行う。

A/D変換装置600は、アナログ信号を入力するための入
力端子110〜117,入力端子110〜117の信号の内１つを選
択してA/D変換器に伝えるアナログマルチプレクサ（以
下マルチプレクサと略す）120,マルチプレクサ120の出
力信号をA/D変換するA/D変換器130,A/D変換器130の変換
結果を格納するA/D変換結果格納レジスタ（以下レジス
タと略す）140〜147,A/D変換の動作を制御するA/D変換
動作制御部（以下動作制御部と略す）650,所定のA/D変
換動作が終了するとCPU080に対して割り込み処理を要求
するための割り込み信号線170,マルチプレクサ120に対
して選択する入力端子を指定する入力端子指定信号線19
0,レジスタ140〜147の内１つを選択するアドレス指定信
号線195,A/D変換の動作指定を司どる動作指定レジスタ1
51,変換するべき入力端子を指定する端子指定レジスタ1
53から構成される。

マルチプレクサ120は、動作制御部650の指定する入力
端子を選択して、A/D変換器130にアナログ入力信号を伝
える。

A/D変換器130は、マルチプレクサ120の出力するアナ
ログ信号のA/D変換を行う。

レジスタ140〜147はA/D変換器130の変換結果を動作制
御部650の出力するアドレス指定信号線195の指定するレ
ジスタに格納する。

また、レジスタ140〜147の何れのレジスタもCPU080か
ら読み出し可能である。

動作制御部650は、A/D変換の動作を指定する動作指定
レジスタ151,変換する入力端子を指定する端子指定レジ
スタ153を有する。

前述の動作指定レジスタ151及び端子指定レジスタ153
は、CPU080からアクセス可能である。

動作制御部650は前記の動作指定レジスタ151及び端子
指定レジスタ153によってマルチプレクサ120に対して選
択する入力信号の指定、レジスタ140〜147に対してA/D
変換結果を格納するレジスタを指定する。

続いてA/D変換装置600の動作と前記動作制御部650,動
作指定レジスタ151,端子指定レジスタ153の関係を詳細
に説明する。

通常、A/D変換装置は１つのアナログ入力端子を継続
してA/D変換し続ける場合と、複数のアナログ入力端子
を順次A/D変換して行く場合の２つの場合に対応しての
２つの動作を行う事が一般的である。

この動作切り換えを行うレジスタとして、動作指定レ
ジスタ151は機能する。

（１） 動作指定レジスタ151が“0"の時、 A/D変換装置600は端子指定レジスタ153の指定する単
一のアナログ入力端子を継続してA/D変換し続ける。

端子指定レジスタ153の値と端子の対応は、端子指定
レジスタ153の値がそのまま端子の番号に対応する。即
ち端子指定レジスタ153が“5"ならば、入力端子115を、
端子指定レジスタ153が“7"なら入力端子117を指定す
る。A/D変換結果は、アナログ入力端子に対応したレジ
スタ（例えば、アナログ入力端子が110ならレジスタ14
0、アナログ入力端子が115ならレジスタ145）に格納す
る。

１回のA/D変換が終了するたびに割り込み信号線170を
アクティブ（“1"）にする。これによりレジスタ140〜1
47内のA/D変換結果をCPU080に引き取ることを要請し、
再びA/D変換動作を開始し、上記動作を繰り返す。

（２） 動作指定レジスタ151が“1"の時、 A/D変換装置600は、全アナログ入力端子を順次A/D変
換して行く動作を行い、この場合、端子指定レジスタ15
3は無効となる。

具体的には、A/D変換装置600は、アナログ入力端子11
0を変換し、レジスタ140に変換結果を格納し、続いてア
ナログ入力端子111を変換し、レジスタ141に変換結果を
格納し、以下同様にして変換を行い、アナログ入力端子
117の変換を終了すると、割り込み信号線170をアクティ
ブ（“1"）にする。

以後、再びA/D変換動作をアナログ入力端子110から開
始し、繰り返す。

次に、A/D変換装置全体の動作をCPUの命令実行とあわ
せて説明する。

通常、各種の制御の為のA/D変換は、各入力端子を順
次A/D変換して、各入力端子の最新のA/D変換結果を通常
読み込み可能にしておく場合と、内外部の発生するタイ
ミングに基いて特定端子のA/D変換を行う場合があり、
両者は混在して使用される。

この例をとって説明すると、CPU080は、まず端子の最
新の状態を読み込み可能にできるように各入力端子110
〜117を順次A/D変換してゆく動作をさせる為に、前述の
動作指定レジスタ151に“1"を設定する。この動作指定
により、A/D変換装置600は、各入力端子110〜117の最新
のA/D変換値をレジスタ140〜147に保持できる。

尚、A/D変換装置600は、８回のA/D変換終了毎に割り
込み信号170をアクティブにし、CPU080に割り込み処理
を要求するが、特に必要な処理はない為、CPU080側で割
り込みをマスクしておく。（図５には記述していない） 次に、CPU080がプログラムを実行中にA/D変換サブル
ーチンコールによってサブルーチンコール時の特定端子
の状態を知る為に、CPU080は動作指定レジスタ151に
“0"を設定すると共に変換するべき入力端子の番号を端
子指定レジスタ153に設定して、A/D変換装置を１つのア
ナログ入力端子をA/D変換する動作に移行させる。

A/D変換装置600は、１変換終了毎に割り込み信号170
をアクティブ（“1"）するため、ここではCPU080は、割
り込みをマスクせず、割り込み信号170がアクティブ
（“1"）になる度に、A/D変換結果をCPU080に取込み、
必要な数だけA/D変換を行った後、再び動作指定レジス
タ151に“1"を設定して、前述の各入力端子110〜117を
順次A/D変換する動作に切り換えると同時に割り込みを
マスクする。

以上の動作をプログラム上のA/D変換サブルーチンコ
ールの度に実行する。

〔発明が解決しようとする課題〕

従来のA/D変換装置は、特定端子のA/D変換と全端子順
次A/D変換の両方の動作をさせる場合に、CPUの命令によ
って動作を切り換える操作を行う必要があり、また割り
込みフラグのマスク，マスク解除といった処理が必要で
ある。

この操作は、A/D変換の動作を切り換える度に付きま
とう為、A/D変換動作の切り換えが多発すると、前述の
動作切り換え操作のための命令実行が多くなり、CPUが
本来実行するべき制御のためのプログラム実行に対して
有効な処理の割合が低下し、制御装置全体の性能低下を
招いてしまう。

〔課題を解決するための手段〕

本発明は、中央処理装置と、複数のアナログ入力端子
と、複数のアナログ入力端子のうちの１つを選択するア
ナログ入力選択手段と、アナログ入力選択手段によって
選択されたアナログ入力端子のアナログ値をデジタル値
に変換するA/D変換器と、A/D変換器の変換結果を格納す
る複数のA/D変換結果格納レジスタと、複数のA/D変換結
果格納レジスタの中の１つを指定するA/D変換結果格納
先指定手段と、A/D変換器にA/D変換の開始を要求するA/
D変換起動要求手段と、A/D変換器の変換動作を指定する
A/D変換動作指定レジスタと、A/D変換動作指定レジスタ
の指定に基づき、複数のアナログ入力端子を前記アナロ
グ入力選択手段により順次選択することにより、前記複
数のアナログ入力端子からのアナログ入力を前記A/D変
換器によって順次A/D変換する動作と、複数のアナログ
入力端子の内の一つを選択的に前記A/D変換器によってA
/D変換する動作を、A/D変換起動要求手段によって切り
替るA/D変換動作制御手段を有する。

さらに、本発明では上記A/D変換器に、複数のアナロ
グ入力端子に対応したA/D変換の開始を要求する複数のA
/D変換起動要求手段と、前記複数のA/D変換起動要求手
段からの複数のA/D変換の要求に対して、所定の優先順
位に基づいてその１つを選択するA/D変換起動要求判定
手段を有する。

さらにまた、本発明では、中央処理装置によって書き
換え可能な優先順位指定レジスタと、複数のA/D変換起
動要求手段からの複数のA/D変換の要求に対して優先順
位指定レジスタで指定された優先順位に基づいてその１
つを選択するA/D変換起動要求判定手段を有する。

したがって、 特定端子のA/D変換動作が終了後にCPUの命令実行の
依らず、自動的に入力端子を順次A/D変換する動作に移
行する機能を持つことにより、A/D変換の動作切り換え
のためのCPUのオーバーヘッドを低減させることができ
る。

個々のアナログ入力端子に対応する外部からのA/D
変換要求信号線により発生した、個々のアナログ入力端
子についてのA/D変換の要求に対して、CPUの命令実行の
依らず、所定の優先順位に基ずいて、常により優先順位
の高い要求を受け付けてA/D変換を起動する機能を持つ
ことにより、外部からの要求だけで、全ての入力端子の
中から、常により重要度の高い入力端子についてのA/D
変換を優先的に実行できる。

個々のアナログ入力端子に対応する外部からのA/D
変換要求信号線により発生した、個々のアナログ入力端
子についてのA/D変換の要求に対して、必要に応じてプ
ログラマブルに優先順位を実行中に書き換えることが可
能で、その優先順位の高い要求を受けてA/D変換を起動
する機能を持つことにより、外部からの要求だけで、全
ての入力端子の中からCPUによって指定された重要度の
高い入力端子についてA/D変換を優先的に実行できる。

〔実施例〕

次に、本発明の実施例について図面を参照して詳細に
説明する。

第１図は、本発明の１実施例で、マイクロコンピュー
タ010は、CPU080と、A/D変換装置100と、前記CPU080とA
/D変換装置100とのデータのやりとりを行う内部バス090
からなる。

CPU080は、プログラム実行によってA/D変換装置100に
対するデータのリード，ライト動作を行う他にA/D変換
装置からの割り込み信号170を受け付ける処理も行う。

A/D変換装置100は、アナログ信号を入力するための入
力端子110〜117、マルチプレクサ120、マルチプレクサ1
20の出力信号をA/D変換するA/D変換器130、A/D変換器13
0の変換結果を格納するレジスタ140〜147、A/D変換の動
作を制御する動作制御部150、A/D変換の開始を要求する
A/D変換要求信号線160、所定のA/D変換動作が終了する
とCPU080に対して割り込み処理を要求するための割り込
み信号線170、マルチプレクサ120に対して選択する入力
端子を指定する入力端子指定信号線190、レジスタ140〜
147の内１つを選択するアドレス信号線195、A/D変換の
制御を司どる動作指定レジスタ151,152、変換するべき
入力端子を指定する端子指定レジスタ153、動作指定レ
ジスタ152に“1"を書き込む動作を検出する書込み検出
回路（以下検出回路と略す）180、前記動作制御レジス
タ152に“1"が書込まれたことを示す信号線（以下変換
信号線と略す）185から構成される。

次にA/D変換装置100の各部の説明をする。

マルチプレクサ120は、動作制御部150の指定する入力
端子を選択して、A/D変換器130にアナログ入力信号を伝
える。

A/D変換器130は、マルチプレクサ120の出力するアナ
ログ信号のA/D変換を行う。

レジスタ140〜147はA/D変換器130に変換結果を動作制
御部150の出力するアドレス指定信号線195の指定するレ
ジスタに格納する。

また、レジスタ140〜147の何れのレジスタもCPU080か
ら読み出し可能である。

動作制御部150は、A/D変換の動作を指定する２つの動
作指定レジスタ151,152、及び変換するべき入力端子を
指定する端子指定レジスタ153を有し、動作指定レジス
タ151,152、端子指定レジスタ153はCPU080からアクセス
可能である。

動作制御部150は前記の動作指定レジスタ151、端子指
定レジスタ153によってマルチプレクサ120に対して選択
する入力信号の指定、レジスタ140〜147に対してA/D変
換結果を格納するレジスタを指定する。

また、A/D変換要求信号線160は、動作制御部150に対
してA/D変換動作の切り換えタイミングを与える。

端子指定レジスタ153は、単一の端子をA/D変換する場
合に変換するべき入力端子を指定するレジスタで、端子
指定レジスタ153の値がそのまま入力端子を指定する。

即ち、端子指定レジスタ153が“3"なら入力端子113を
指定し、端子指定レジスタ153が“6"なら入力端子116を
指定する。

検出回路180は、上記の動作制御レジスタ152に“1"を
書込む動作を検出すると、変換信号線185をアクティブ
（“1"）にして動作制御部150に対し動作制御レジスタ1
52に“1"が書込まれたことを伝える。

続いてA/D変換装置100の動作と動作制御部150、動作
指定レジスタ151,152、端子指定レジスタ153、A/D変換
要求信号線160、変換信号線185の関係を詳細に説明す
る。

通常、A/D変換装置は１つのアナログ入力端子を継続
してA/D変換し続ける場合と、複数のアナログ入力端子
を順次A/D変換して行く場合の２つの場合に対応しての
２つの動作を行う事が一般的である。

この動作切り換えを行うレジスタとして、動作指定レ
ジスタ151,152は機能する。以下に動作指定レジスタの
値とA/D変換動作の関係を説明する。

（１） 動作指定レジスタ152が“0"、動作指定レジス
タ151が“0"の時、 A/D変換装置100は前述の端子指定レジスタ153の指定
する単一のアナログ入力端子を継続してA/D変換し続け
る。A/D変換結果は、アナログ入力端子に対応したレジ
スタ（例えば、アナログ入力端子が114からレジスタ14
4）に格納する。

１回のA/D変換が終了するたびに割り込み信号線170を
アクティブ（“1"）にする。これによりレジスタ140〜1
47内のA/D変換結果をCPU080に引き取ることを要請し、
再びA/D変換動作を開始し、上記動作を繰り返す。

（２） 動作指定レジスタ152が“0"、動作指定レジス
タ151が“1"の時、 A/D変換装置100は、全アナログ入力端子を順次A/D変
換して行く動作を行い、この場合、端子指定レジスタ15
3は無効となる。

具体的には、アナログ入力端子110を変換し、レジス
タ140に変換結果を格納し、続いてアナログ入力端子111
を変換し、レジスタ141に変換結果を格納し、以下同様
にして変換を行い、アナログ入力端子117の変換を終了
すると、割り込み信号線170をアクティブ（“1"）にす
る。

以後再びA/D変換動作をアナログ入力端子110から開始
し、繰り返す。

（３） 動作指定レジスタ152が、“1"の時 この動作指定レジスタ151の値に拘らず動作指定レジ
スタ152への書込み動作によって制御される。

即ち、CPU080が動作指定レジスタ152に対して“1"を
書込む動作を行うと、検出回路180が“1"を書込まれた
ことを検出し、変換信号線185をアクティブ（“1"）に
する。

これにより、A/D変換装置100は、端子指定レジスタ15
3の指定する入力端子のA/D変換を１回行う。

さらに、A/D変換結果を（１）の例に習って、入力端
子に対応したレジスタ140〜147の何れかの１つに格納す
ると、割り込み信号170をアクティブ（“1"）にしてCPU
080に、変換結果の引き取りを要求する。

次に全入力端子をA/D変換する動作に移行する。

但し、全入力端子をA/D変換する動作では、割り込み
信号170はアクティブ（“1"）にしない。

また、動作制御部150は、A/D変換要求信号160によっ
て外部からのA/D変換の要求を受けると、A/D変換装置10
0に対して、CPU080が動作指定レジスタ152が“1"を書込
むことによって起動される動作、すなわち、CPU080が動
作指定レジスタ152に対して“1"を書込むと、検出回路1
80が“1"を書込まれたことを特徴とする検出して変換信
号線185アクティブ（“1"）にし、これにより、A/D変換
装置100は、端子指定レジスタ153の指定する入力端子の
A/D変換を１回行う、という動作と同様の動作をさせ
る。

即ち、A/D変換装置100は、A/D変換要求信号160がアク
ティブ（“1"）になると、端子指定レジスタ153の指定
する入力端子のA/D変換を行い、１変換が終了すると再
び全入力端子をA/D変換する動作に移行する。

次に、本発明のA/D変換装置全体の動作について説明
する。

CPU080は、単に特定端子のA/D変換のみを実行したい
場合は、動作指定レジスタ152に“0"、動作指定レジス
タ152に“0"を設定すればよく、同様に複数の入力端子
のA/D変換を実行したい場合は、動作指定レジスタ152に
“0"、動作指定レジスタ151に“1"を設定すればよい。

前述の両方の動作を行わせたい場合は、動作指定レジ
スタ152に“1"を設定すればよい。

例えば、CPU080がプログラムを実行中にA/D変換サブ
ルーチンコールによってサブルーチンコール時の特定端
子の状態を知る場合には、単に動作指令レジスタ152に
“1"を書き込む操作を行うだけでA/D変換装置100は、端
子指定レジスタ153の指定する入力端子のA/D変換を行っ
た後に、全入力端子のA/D変換へ移行する。

従ってCPU080は、ただ１回の動作指定レジスタ152の
書き込み操作のみで、A/D変換装置100を端子指定レジス
タ153の指定する単一のアナログ入力端子をA/D変換する
動作をさせた後に全入力端子をA/D変換する動作に移行
させることができる。

しかも、この一連の動作に付随して割り込み信号のマ
スク，マスク解除の操作を行う必要がない。

また、A/D変換要求信号線160によって、CPU080の命令
実行によらず、外部事象の変化に同期して上記動作を行
うことも可能であり、この場合、CPUは単にA/D変換結果
を引き取る動作のみを行う。

次に、本発明の第２の実施例について第２図を参照し
て説明する。マイクロコンピュータ020は、CPU080と、A
/D変換装置200と、前記CPU080とA/D変換装置200とのデ
ータのやりとりを行う内部バス090からなる。

CPU080は、プログラム実行によってA/D変換装置200に
対するデータのリード，ライト動作を行う他にA/D変換
装置からの割り込み信号170を受け付ける処理も行う。

A/D変換装置200は、アナログ信号を入力するための入
力端子110〜117、マルチプレクサ120、マルチプレクサ1
20の出力信号をA/D変換するA/D変換器130、A/D変換器13
0の変換結果を格納するレジスタ140〜147、A/D変換の動
作を制御する動作制御部250、A/D変換の開始を要求する
A/D変換要求信号線160、所定のA/D変換動作が終了する
とCPU080に対して割り込み処理を要求するための割り込
み信号線170、マルチプレクサ120に対して選択する入力
端子を指定する入力端子指定信号線190、レジスタ140〜
147の内１つを選択するアドレス指定信号線195、A/D変
換の制御を司どる動作指定レジスタ151,152、変換する
べき入力端子を指定する端子指定レジスタ153、動作指
定レジスタ152に“1"を書込む動作を検出する書込み検
出回路（以下検出回路と略す）180、前記動作制御レジ
スタ152に“1"が書込まれたことを示す信号線（以下変
換信号と略す）185から構成される。

次にA/D変換装置200の各部の説明をする。

マルチプレクサ120,A/D変換器130,レジスタ140〜147,
割り込み信号線170,入力信号指定線190,アドレス信号線
指定195の動作は、実施例１と同様であるため、ここで
の説明は省略する。

以下では本実施例における、動作指定レジスタ151,15
2の値、端子指定レジスタ153と、A/D変換装置200の動作
関係を説明する。

（１） 動作指定レジスタ152が“0"、動作指定レジス
タ151が“0"の時、 （２） 動作指定レジスタ152が“0"、動作指定レジス
タ151が“1"の時、 （３） 動作指定レジスタ152が“1"、動作指定レジス
タ151が“0"の時、 以上の場合については、実施例１における（１），
（２），（３）と同様であるので、説明は省略する。

（４） 動作指定レジスタ152が“1"、動作指定レジス
タ151が“1"の時、 このとき、A/D変換装置200においてCPU080が動作指定
レジスタ152に対して“1"を書込む動作を行うと、検出
回路180が“1"を書込まれたことを検出し、変換信号線1
85をアクティブ（“1"）にする。

これにより、A/D変換装置200は、端子指定レジスタ15
3の指定する入力端子のA/D変換を４回行い、変換結果を
レジスタ140〜143に格納すると、割り込み信号170をア
クティブ（“1"にし、CPU080に、４回変換結果の引き取
りを要求する。

以後A/D変換装置200は、入力端子114〜117を順次A/D
変換する動作に移行し、変換結果は、レジスタ144〜147
に格納する。

但し、入力端子114〜117をA/D変換する動作では、割
り込み信号170はアクティブ（“1"）にしない。

また動作制御部250は、A/D変換要求信号160によって
外部からのA/D変換の要求を受けると、A/D変換装置200
に対して、CPUが動作指定レジスタ152に“1"を書込むこ
とによって起動される動作、すなわち、CPU080が動作指
定レジスタ152に対して“1"を書き込むと、検出回路180
が“1"を書き込まれたことを検出して変換信号線185を
アクティブ（“1"）にし、これにより、A/D変換装置200
は、端子指定レジスタ153の指定する入力端子のA/D変換
を４回行う、という動作と同様の動作をさせる。

即ち、A/D変換装置200は、A/D変換要求信号160がアク
ティブ（“1"）になると、前述の（３）または、（４）
の動作を行う。

次に、本発明のA/D変換装置全体の動作について説明
する。

CPU080は、単に特定端子のA/D変換のみを実行したい
場合は、実施例１と同様に、動作指定レジスタ152に
“0"、動作指定レジスタ151に“0"を設定すればよく、
同様に複数の入力端子のA/D変換のみを実行したい場合
は、動作指定レジスタ152に“0"、動作指定レジスタ151
に“1"を設定すればよい。また、前述の両方の動作を行
わせたい場合は、動作指定レジスタ152に“1"、動作指
定レジスタ151に“0"を設定すればよい。

例えば、CPU080がプログラムを実行中にA/D変換サブ
ルーチンコールによってサブルーチンコール時の特定端
子の状態を知る場合に、入力端子のアナログ値の誤差，
ノイズなどの影響を取り除くために複数のA/D変換結果
を平均化することがある。

この時、CPU080は、動作指定レジスタ151,152ともに
“1"、を設定すればよい。

上記動作指定レジスタ151,152に対する設定を行うだ
けでA/D変換装置200は、端子指定レジスタの指定する入
力端子のA/D変換を４回行った後に複数の入力端子のA/D
変換動作へ移行する。

従ってCPU080は、ただ１回の動作指定レジスタ151,15
2の書き込み操作のみで、A/D変換装置に１つのアナログ
入力端子を４回A/D変換させて、その後に複数の入力端
子をA/D変換する動作に移行させるうえに割り込み信号
のマスク，マスク解除の操作を一切必要としない。

また、同様にしてA/D変換要求信号線160によって、CP
U080の命令実行によらず、外部事象の変化に同期して上
記の動作を行なうことも可能である。この場合、CPUは
単にA/D変換結果を引き取る動作のみを行なう。

次に、本発明の第３の実施例について第３図を参照し
て説明する。マイクロコンピュータ030は、CPU080と、A
/D変換装置300と、前記CPU080とA/D変換装置300とのデ
ータのやりとりを行う内部バス090からなる。

CPU080は、プログラム実行によってA/D変換装置300に
対するデータのリード，ライト動作を行う他にA/D変換
装置からの割り込み信号170を受け付ける処理も行う。

A/D変換装置300は、アナログ信号を入力するための入
力端子110〜117、マルチプレクサ120、マルチプレクサ1
20の出力信号をA/D変換するA/D変換器130、A/D変換器13
0の変換結果を格納するレジスタ140〜147、A/D変換の動
作を制御する動作制御部350、入力端子110〜117につい
てのA/D変換の開始を要求するA/D変換要求信号線160〜1
67、所定のA/D変換動作が終了するとCPU080に対して割
り込み処理を要求するための割り込み信号線170、マル
チプレクサ120に対して選択する入力端子を指定する入
力端子指定信号線190、レジスタ140〜147の内１つを選
択するアドレス指定信号線195、A/D変換の制御を司どる
動作指定レジスタ151,152、変換するべき入力端子を指
定する端子指定レジスタ153、動作指定レジスタ152に
“1"を書込む動作を検出する書込み検出回路（以下検出
回路と略す）180、前記動作制御レジスタ152に“1"が書
込まれたことを示す信号線（以下変換信号線と略す）18
5から構成される。

次にA/D変換装置300の各部の説明をする。

マルチプレクサ120、A/D変換器130、レジスタ140〜14
7、割込み信号線170、入力信号指定線190、アドレス指
定信号線195、検出回路180、変換信号線185の動作は、
実施例１と同様であるため、ここでの説明は省略する。

動作制御部350は、動作指定レジスタ151,152、及び端
子指定レジスタ153を有しており、動作指定レジスタ15
1,152はCPU080からアクセス可能であり、端子指定レジ
スタ153はCPU080からアクセス可能であるとともに、動
作制御部350によっても書き込みが可能である。

端子指定レジスタ153は、その値がそのまま入力端子
を指定していて、例えば、端子指定レジスタ153が“3"
なら入力端子113を指定し、端子指定レジスタ153が“6"
なら入力端子116を指定する。

A/D変換要求信号線160〜167は、動作制御部350に対し
て、入力端子110〜117についてのA/D変換を要求する信
号で、それぞれアナログ信号の入力端子110〜117に対応
している。

例えば、A/D変換要求信号線163は入力端子113に関し
て、A/D変換要求信号線166は入力端子116に関しての変
換の要求を行う。

また動作制御部350はA/D変換要求信号線160〜167によ
るA/D変換の要求によって、その要求に対応する入力端
子の値を端子指定レジスタ153に書き込み、A/D変換装置
300に対して、CPU080が動作指定レジスタ152に対して
“1"を書き込む動作と同様の動作を行なわせる。

例えば、動作制御部350にA/D変換要求信号162が入力
されると、動作制御部350は端子指定レジスタ153に“2"
を書き込み、A/D変換要求信号165が入力されると、端子
指定レジスタ153に“5"を書き込む。

上記の動作と同時に動作制御部350は、この端子指定
レジスタ153の値に対応する入力端子のA/D変換を起動す
る。

以下では本実施例における、動作指定レジスタ151,15
2の値、A/D変換要求信号線160〜167と端子指定レジスタ
153およびA/D変換装置300の間の動作関係を説明する。

（１） 動作指定レジスタ152が“0"、動作指定レジス
タ151が“0"の時、 A/D変換装置300は前述の端子指定レジスタ153の指定
する単一のアナログ入力端子を継続してA/D変換し続け
る。この場合は、A/D変換要求信号線160〜167の入力は
無視される。

この時の基本動作は、実施例１の（１）の場合におけ
る動作と同様であるので説明は省略する。

（２） 動作指定レジスタ152が“0"、動作指定レジス
タ151が“1"の時、 A/D変換装置300は、全アナログ入力端子を順次A/D変
換して行く動作を行い、この場合、端子指定レジスタ15
3は無効となる。従って、A/D変換要求信号線160〜167の
状態には影響を受けない。

この時の基本動作は、実施例１の（２）の場合におけ
る動作と同様であるので説明は省略する。

（３） 動作指定レジスタ152が、“1"、動作指定レジ
スタ151が、“0"の時、 まずCPU080は、A/D変換しようとする入力端子の値を
あらかじめ端子指定レジスタ153に書き込んでおく。

そして、CPU080が動作指定レジスタ152に対して“1"
を書込む動作を行うと、検出回路180が“1"を書込まれ
たことを検出し、変換信号線185をアクティブ（“1"）
にする。

これにより、A/D変換装置300は、CPU080が端子指定レ
ジスタ153に書込むことにより指定した入力端子のA/D変
換を１回行う。

さらに、A/D変換終了後、A/D変換結果を入力端子に対
応したレジスタ140〜147の何れかの１つに格納すると、
割り込み信号170をアクティブ（“1"）にしてCPU080
に、変換結果の引き取りを要求する。

次に全入力端子をA/D変換する動作に移行する。

但し、全入力端子をA/D変換する動作では、割り込み
信号170はインアクティブ（“0"）のままである。

また、A/D変換要求信号線160〜167は、端子指定レジ
スタ153で指定した入力端子に対応するA/D変換要求信号
線だけが受け付けを許可されていて、この時、端子指定
レジスタ153で指定した入力端子に対応するA/D変換要求
信号線がアクティブ（“1"）になることでその入力端子
についてのA/D変換の要求が行われ、この要求により動
作制御部350はA/D変換装置300に対して、CPU080が動作
指定レジスタ152に“1"を書込むことによって起動され
る動作、すなわち、CPU080が動作指定レジスタ152に
“1"を書き込むと、検出回路180が“1"を書込まれたこ
とを検出して変換信号線185をアクティブ（“1"）に
し、これによりA/D変換装置300は端子指定レジスタ153
で指定される入力端子のA/D変換を１回行なう、という
動作と同様の動作をさせる。

即ち、A/D変換装置300は、端子指定レジスタ153で指
定した入力端子に対応するA/D変換要求信号がアクティ
ブ（“1"）になると、端子指定レジスタ153の指定する
入力端子のA/D変換を行い、１変換が終了すると再び全
入力端子を順次A/D変換する動作に移行する。その後、
端子指定レジスタ153によって受付けが許可されているA
/D変換要求信号線がアクティブになる毎に上記の動作を
くりかえす。

（４） 動作指定レジスタ152が、“1"、動作指定レジ
スタ152が、“1"の時、 まずCPU080は、A/D変換しようとする入力端子の値を
あらかじめ端子指定レジスタ153に書き込んでおく。

そして、CPU080が動作指定レジスタ152に対して“1"
を書き込む動作を行うと、検出回路180が“1"を書き込
まれたことを検出し、変換信号線185をアクティブ
（“1"）にする。

これにより、A/D変換装置300は、端子指定レジスタ15
3で指定される入力端子のA/D変換１回行う。

さらにA/D変換結果を、入力端子に対応したレジスタ1
40〜147のいずれかの１つに格納すると、割り込み信号1
70をアクティブ（“1"）にして、CPU080に変換結果の引
き取りを要求する。

この時、CPU080はまず端子指定レジスタ153の内容を
読み込み、直前に行ったA/D変換の入力端子を特定する
ことによって、変換結果の格納位置を知り変換結果の読
み出しを行う。

次に、全入力端子をA/D変換する動作に移行する。

但し、全入力端子をA/D変換する動作では、割り込み
信号線170は、インアクティブ（“0"）のままである。

また、A/D変換要求信号線160〜167はすべて動作制御
部350で受け付けが許可されており、A/D変換要求信号線
がアクティブ（“1"）になり外部からある入力端子に対
してのA/D変換の要求がなされた場合、動作制御部350
は、端子指定レジスタ153に対して、A/D変換の要求がな
された入力端子の値を書き込む。

例えば、入力端子115に対してA/D変換の要求がなされ
た場合には“5"という値を、入力端子117に対してA/D変
換の要求がなされた場合には“7"という値を、端子指定
レジスタ153に書き込む。

さらに、上記の動作と同期して、A/D変換装置300に対
し、CPU080が動作指定レジスタ152に“1"を書き込むこ
とによって起動される動作、すなわち、CPU080が動作指
定レジスタ152に“1"を書き込むと、検出回路180が“1"
を書込まれたことを検出して変換信号線185をアクティ
ブ（“1"）にし、これによりA/D変換装置300は端子指定
レジスタ153で指定される入力端子のA/D変換を１回行な
う、という動作と同様の動作をさせ、A/D変換の要求の
あった入力端子の値を書き込まれている、端子指定レジ
スタ153の示す入力端子についてのA/D変換を起動する。

そして、１回のA/D変換の後、全入力端子をA/D変換す
る動作に移行する。

すなわち、A/D変換装置300は、任意のA/D変換要求信
号線がアクティブ（“1"）になると、この要求を受けた
動作制御部350が要求のあった入力端子の値を端子指定
レジスタ153に書込み、この端子指定レジスタ153の指定
する入力端子のA/D変換を行い、１変換が終了すると再
び全入力端子をA/D変換する動作に移行する。

その後、A/D変換要求信号線160〜167のうち、いずれ
かのA/D変換要求信号線がアクティブになる毎に上記の
動作を繰り返す。

最後に本実施例のA/D変換装置全体の動作について説
明する。

CPU080は、 （１） 単に端子指定レジスタ153で指定する入力端子
をA/D変換する動作のみを実行したい場合は、 動作指定レジスタ152に“0"、動作指定レジスタ151に
“0"を設定する。

（２） 複数の入力端子を順次A/D変換する動作のみを
実行したい場合は、 動作指定レジスタ152に“0"、動作指定レジスタ151に
“1"を設定する。

（３） 端子指定レジスタ153で指定する特定の入力端
子を内外部からのA/D変換の要求によってA/D変換する動
作と、全入力端子を順次A/D変換する動作を併せて実行
したい場合は、 動作指定レジスタ152に“1"、動作指定レジスタ151に
“0"を設定する。

（４） CPU080が端子指定レジスタ153に指定する特定
の入力端子または外部の複数のA/D変換要求信号線によ
ってA/D変換の要求のなされた入力端子をA/D変換する動
作と、全入力端子を順次A/D変換動作を併せて実行した
い場合は、 動作指定レジスタ152に“1"、動作指定レジスタ151に
“1"を設定する。

次に、本発明の第４の実施例について第４図を参照し
て説明する。マイクロコンピュータ040は、CPU080と、A
/D変換装置400と、前記CPU080とA/D変換装置400とのデ
ータのやりとりを行う内部バス090からなる。

CPU080は、プログラム実行によってA/D変換装置400に
対するデータのリード，ライト動作を行う他にA/D変換
装置400からの割り込み信号170を受け付ける処理も行
う。

A/D変換装置400は、アナログ信号を入力するための入
力端子110〜117、マルチプレクサ120、マルチプレクサ1
20の出力信号をA/D変換するA/D変換器130、A/D変換器13
0の変換結果を格納するレジスタ140〜147、A/D変換の動
作を制御する動作制御部450、入力端子110〜117につい
てのA/D変換の開始を要求するA/D変換要求信号線160〜1
67、所定のA/D変換動作が終了するとCPU080に対して割
り込み処理を要求するための割り込み信号線170、マル
チプレクサ120に対して選択する入力端子を指定する入
力端子指定信号線190、レジスタ140〜147の内１つを選
択するアドレス指定信号線195、A/D変換の制御を司どる
動作指定レジスタ151,152、変換するべき入力端子を指
定する端子指定レジスタ153、A/D変換要求信号線160〜1
67によるA/D変換要求のうち優先的に受け付けるべきA/D
変換要求を判定する優先順位判定回路（以下判定回路と
略す）154、判定回路154による判定の結果である判定結
果信号（以下判定信号と略す）155、端子指定レジスタ1
53の内容を判定回路154に表示する内容表示信号（以下
表示信号と略す）156、動作指定レジスタ152に“1"を書
込む動作を検出する書込み検出回路（以下検出回路と略
す）180、動作制御レジスタ152に“1"が書込まれたこと
を示す信号線（以下変換信号線と略す）185から構成さ
れる。

次にA/D変換装置400の各部の説明をする。

マルチプレクサ120、A/D変換器130、レジスタ140〜14
7、割込み信号線170、入力信号指定線190、アドレス信
号線195、検出回路180、変換信号線185の動作は、実施
例１と同様であるため、ここでの説明は省略する。

A/D変換要求信号線160〜167は、動作制御部450に対し
て、入力端子110〜117のA/D変換を要求する信号線で、
それぞれアナログ信号の入力端子110〜117に対応してい
る。

例えば、A/D変換要求信号線163は入力端子113につい
て、A/D変換要求信号線166は入力端子116についての変
換の要求を行う。

動作制御部450は、動作指定レジスタ151,152、端子指
定レジスタ153、および判定回路154を有している。

動作指定レジスタ151,152はCPU080からアクセス可能
であり、端子指定レジスタ153はCPU080からアクセス可
能であるとともに、動作制御部450によっても書き込み
が可能である。

端子指定レジスタ153は、その値がそのまま入力端子
を指定していて、例えば、端子指定レジスタ153が“3"
なら入力端子113を指定し、端子指定レジスタ153が“6"
なら入力端子116を指定する。

判定回路154は、A/D変換要求信号線160〜167によっ
て、 異なる入力端子についてのA/D変換要求が同時にな
された場合、あるいは、 A/D変換の要求によって起動された、ある入力端子
についてのA/D変換実行中に、新たに別の入力端子につ
いてのA/D変換要求がなされた場合に、 それらのA/D変換要求の中から受け付けるべきA/D変換
要求をあらかじめ各入力端子に規定された優先順位に基
ずいて判定し、その結果を判定信号155として端子指定
レジスタ153に伝える。

説明を簡単にするため、本実施例では、A/D変換の優
先順位が、A/D変換要求信号線160が一番低く、161,…,1
67の順で優先順位が高くなる場合について説明するが、
本発明における優先順位の設定がこの場合に限られるわ
けではない。

また、判定回路154の動作を説明するために、A/D変換
要求信号線160〜167に対しそれぞれ数値“0"〜“7"を割
当て、入力端子110〜117を表わすものとして説明する。

判定回路154は、上記のの場合には、要求を行なっ
た複数のA/D変換要求信号線に対応した入力端子の値に
よりその優先順位を判定して、その結果受け付けを行な
ったA/D変換要求に対応する入力端子の値を判定信号155
として端子指定レジスタ153に書き込む。

上記のの場合には、A/D変換要求がなされた入力端
子の値と、端子指定レジスタ153の内容を示している表
示信号156の値とを比較して、 ａ） 新たにA/D変換の要求がなされた入力端子の値
が、表示信号156の値より大、すなわち優先順位がより
高いときには、その入力端子の値を判定信号155として
出力して端子指定レジスタ153に書き込み、 ｂ） 新たにA/D変換の要求がなされた入力端子の値
が、表示信号156の値より小、すなわち優先順位がより
低いときには、表示信号156の値を判定信号155として出
力するが、端子指定レジスタ153には書き込みを行なわ
ない。

との両方の場合には、それぞれの動作を併せて行
なう。

具体的には、A/D変換要求信号163によるA/D変換の要
求により、入力端子113についてのA/D変換を実行してい
る時に、A/D変換要求信号線165による入力端子115につ
いてのA/D変換の要求と、A/D変換要求信号線166による
入力端子116についてのA/D変換の要求が同時になされた
場合には、入力端子115の値“5"と入力端子116の値“6"
および端子指定レジスタ153の内容を示す表示信号156の
値“3"とを比較して、より大きな値をもつすなわちより
優先順位の高い入力端子116についてのA/D変換の要求を
受け付け、判定結果である判定信号155として“6"とい
う値を出力し、これを端子指定レジスタ153に書き込
む。

また動作制御部450は、判定回路154によって端子指定
レジスタ153の書き換えを行った時には、A/D変換装置40
0に対して、CPU080が動作指定レジスタ152に“1"を書込
むことによって起動される動作と同様の動作をさせる。

以下では実施例における、A/D変換要求信号線160〜16
7、動作制御部450における動作指定レジスタ151,152、
端子指定レジスタ153、およびA/D変換装置400の間の動
作関係を説明する。

（１） 動作指定レジスタ152が“0"、動作指定レジス
タ151が“0"の時、 （２） 動作指定レジスタ152が“0"、動作指定レジス
タ151が“1"の時、 （３） 動作指定レジスタ152が“1"、動作指定レジス
タ151が“0"の時、 このとき、動作制御部450の判定回路154はなにも動作
しないため、基本的動作は、実施例１の（１），（２）
及び実施例３の（２）の場合における動作と同様である
ので説明は省略する。

（４） 動作指定レジスタ152が“1"、動作指定レジス
タ151が“1"の時、 この時、CPU080が動作指定レジスタ152に対して“1"
を書き込む動作を行うと、検出回路180が“1"を書き込
まれたことを検出し、変換信号線185をアクティブ
（“1"）にする。

またCPU080は端子指定レジスタ153に、最低位の優先
順位の入力端子110を示す“0"という値を書き込むこと
で、すべてのA/D変換の要求を受け付けられる状態にし
ておく。

これにより、A/D変換装置400は入力端子110のA/D変換
を１回行う。

さらに、A/D変換結果を、入力端子に対応したレジス
タ140に格納すると、割り込み信号170をアクティブ
（“1"）にして、CPU080に変換結果の引き取りを要求す
る。

次に、全入力端子をA/D変換する動作に移行する。

但し、全入力端子をA/D変換する動作では、割り込み
信号線170は、インアクティブ（“0"）のままである。

また、A/D変換要求信号線160〜167はすべて動作制御
部450で受け付けが許可されており、この状態におい
て、任意の入力端子に対して外部からのA/D変換の要求
が生じた場合、動作制御部450は、判定回路154で、その
A/D変換の要求のあった入力端子の値からその要求を受
け付けの可否を判定して、要求を受け付ける場合には、
その要求に対応する入力端子の値を端子指定レジスタ15
3に書き込み、これと同期してA/D変換装置400に対し
て、CPU080が動作指定レジスタ152に“1"を書き込むこ
とによって起動される動作、すなわち、CPU080が動作指
定レジスタ152に対して“1"を書込むと、検出回路180が
“1"を書込まれたことを検出して変換信号線185をアク
ティブ（“1"）にし、これによりA/D変換装置400は端子
指定レジスタ153で指定される入力端子のA/D変換を１回
行う、という動作と同様の動作をさせて、要求のあった
入力端子のA/D変換を起動し、要求を受け付けない場合
には、A/D変換装置400に対してなにも変化を与えさせな
い。

そして、１回のA/D変換の後、A/D変換装置400に対し
て、全入力端子を順次A/D変換する動作に移行させる。

CPU080は、外部からのA/D変換の要求により、特定端
子についてのA/D変換を行った場合には、その変換終了
後に、まず端子指定レジスタ153の内容を読み込み、直
前に行ったA/D変換の入力端子を知ることによって、変
換結果格納レジスタ140〜147からの読み出し位置すなわ
ちアドレス指定信号線195を決定し、変換結果の読み出
しを行う。

その後、A/D変換要求信号線160〜167のうち、いずれ
かのA/D変換要求信号線がアクティブになり、これによ
ってA/D変換の要求がなされる毎に、上記の動作を繰り
返す。

最後に本実施例のA/D変換装置全体の動作について説
明する。

CPU080は、 （１） 単に端子指定レジスタ153で指定する入力端子
をA/D変換する動作のみを実行したい場合は、 動作指定レジスタ152に“0"、動作指定レジスタ151に
“0"を設定する。

（２） 複数の入力端子を順次A/D変換する動作のみを
実行したい場合は、 動作指定レジスタ152に“0"、動作指定レジスタ151に
“1"を設定する。

（３） 端子指定レジスタ153で指定する特定の入力端
子を内外部からのA/D変換の要求によってA/D変換する動
作と、全入力端子を順次A/D変換する動作を併せて実行
したい場合は、 動作指定レジスタ152に“1"、動作指定レジスタ151に
“0"を設定する。

（４） CPU080が端子指定レジスタ153に指定する特定
の入力端子または、外部からの複数のA/D変換要求の中
から規定の優先順位を基に選んだA/D変換の要求に対応
する入力端子についてのA/D変換をする動作と、全入力
端子を順次A/D変換動作を併せて実行したい場合は、 動作指定レジスタ152に“1"、動作指定レジスタ151に
“1"を設定する。

次に、本発明の第５の実施例について第５図を参照し
て説明する。マイクロコンピュータ050は、CPU080と、A
/D変換装置500と、前記CPU080とA/D変換装置500とのデ
ータのやりとりを行う内部バス090からなる。

CPU080は、プログラム実行によってA/D変換装置500に
対するデータのリード，ライト動作を行う他にA/D変換
装置500からの割り込み信号170を受け付ける処理も行
う。

A/D変換装置500は、アナログ信号を入力するための入
力端子110〜117、マルチプレクサ120、マルチプレクサ1
20の出力信号をA/D変換するA/D変換器130、A/D変換器13
0の変換結果を格納するレジスタ140〜147、A/D変換の動
作を制御する動作制御部550、入力端子110〜117につい
てのA/D変換の開始を要求するA/D変換要求信号線160〜1
67、所定のA/D変換動作が終了するとCPU080に対して割
り込み処理を要求するための割り込み信号線170、マル
チプレクサ120に対して選択する入力端子を指定する入
力端子指定信号線190、レジスタ14〜147の内１つを選択
するアドレス指定信号線195、A/D変換の制御を司どる動
作指定レジスタ151,152、変換するべき入力端子を指定
する端子指定レジスタ153、A/D変換要求信号線160〜167
によるA/D変換要求を受け付ける優先順位を指定する優
先順位指定レジスタ158、A/D変換要求号線160〜167によ
るA/D変換要求のうち優先的に受け付けるべきA/D変換要
求を判定する優先順位判定回路（以下判定回路と略す）
154、判定回路154による判定の結果である判定結果信号
（以下判定信号と略す）155、端子指定レジスタ153の内
容を判定回路154に表示する内容表示信号（以下表示信
号と略す）156、優先順位指定レジスタ158の内容を判定
回路154に表示する内容表示信号（以下表示信号と略
す）157、動作指定レジスタ152に“1"を書込む動作を検
出する書込み検出回路（以下検出回路と略す）180、動
作制御レジスタ152に“1"が書込まれたことを示す信号
線（以下変換信号線と略す）185から構成される。

次にA/D変換装置500の各部の説明をする。

マルチプレクサ120、A/D変換器130、レジスタ140〜14
7、割込み信号線170、入力信号指定線190、アドレス信
号線195、検出回路180、変換信号線185の動作は、実施
例１と同様であるため、ここでの説明は省略する。

A/D変換要求信号線160〜167は、動作制御部550に対し
て、入力端子110〜117のA/D変換を要求する信号線で、
それぞれアナログ信号の入力端子110〜117に対応してい
る。

例えば、A/D変換要求信号線163は入力端子113につい
て、A/D変換要求信号線166は入力端子116についての変
換の要求を行う。

動作制御部550は、動作指定レジスタ151,152、端子指
定レジスタ153、優先順位指定レジスタ158、および判定
回路154を有している。

動作指定レジスタ151,152、優先順位指定レジスタ158
はCPU080からアクセス可能であり、端子指定レジスタ15
3はCPU080からアクセス可能であるとともに、動作制御
部550によっても書き込みが可能である。

端子指定レジスタ153は、その値がそのまま入力端子
を指定していて、例えば、端子指定レジスタ153が“3"
なら入力端子113を指定し、端子指定レジスタ153が“6"
なら入力端子116を指定する。

実施例3,4で記したように、動作指定レジスタ152に
“1"、動作指定レジスタ151に“1"が設定されることに
より、特定の入力端子をA/D変換する動作と、全入力端
子を順次A/D変換する動作を併せて実行する場合に於い
て、判定回路154は、A/D変換要求信号線160〜167によっ
て、 異なる入力端子についてのA/D変換要求が同時にな
された場合、あるいは、 A/D変換の要求によって起動された、ある入力端子
についてのA/D変換実行中に、新たに別の入力端子につ
いてのA/D変換要求がなされた場合に、 それらのA/D変換要求の中から優先順位指定レジスタ1
58により指定された優先順位に基づいて、より高い優先
順位を持つ入力端子を判定し、その結果優先順位の高い
方の入力端子の値を判定信号155として端子指定レジス
タ153に伝える。

判定回路154は、上記のの場合には、要求を行なっ
た複数のA/D変換要求信号線に対応した入力端子の値を
優先順位指定レジスタ158に指定した優先順位に基づい
てその優先順位を判定して、その結果より高い優先順位
を持つ入力端子の値を判定信号155として端子指定レジ
スタ153に書き込む。

上記のの場合には、A/D変換要求がなされた入力端
子の値と、端子指定レジスタ153の内容を示している表
示信号156の値とを優先順位指定レジスタ158に指定され
た優先順位に基づき、どちらの優先順位がより高いかを
判定して、 ａ） 新たにA/D変換の要求がなされた入力端子より、
表示信号156に示された入力端子の方が、優先順位指定
レジスタ158に指定された優先順位が低いときには、そ
の入力端子の値を判定信号155として出力して端子指定
レジスタ153に書き込み、 ｂ） 新たにA/D変換の要求がなされた入力端子より、
表示信号156に示された入力端子の方が、優先順位指定
レジスタ158に指定された優先順位が高いときには、表
示信号156の値を判定信号155として出力するが、端子指
定レジスタ153には書き込みを行なわない。

との両方の場合には、それぞれの動作を併せて行
なう。

具体的には、優先順位指定レジスタ158に優先順位の
最も高い入力端子として入力端子110、２番目に優先順
位の高い入力端子として入力端子111、３番目優先順位
の高い入力端子として入力端子115、４番目に優先順位
の高い入力端子として入力端子112、５番目に優先順位
の高い入力端子として入力端子116、６番目に優先順位
の高い入力端子として入力端子114、７番目優先順位の
高い入力端子として入力端子113、８番目優先順位の高
い入力端子として入力端子117と指定されており、A/D変
換要求信号線163によるA/D変換の要求により、入力端子
113についてのA/D変換を実行している時に、A/D変換要
求信号線165による入力端子115についてのA/D変換の要
求と、A/D変換要求信号線166による入力端子116につい
てのA/D変換の要求が同時になされた場合には、入力端
子115と、入力端子116、および端子指定レジスタ153の
内容を示す表示信号156の示す入力端子113とを優先順位
指定レジスタ158に基づき、どの入力端子がより優先順
位が高いかを判定して、その判定の結果より優先順位の
高い入力端子115についてのA/D変換の要求を受け付け、
判定結果である判定信号155として入力端子115を表す
“5"という値を出力し、これを端子指定レジスタ153に
書き込む。

また動作制御部550は、判定回路154によって端子指定
レジスタ153の書き換えを行った時には、A/D変換装置50
0に対して、CPU080が動作指定レジスタ152に“1"を書込
むことによって起動される動作と同様の動作をさせる。

以下では本実施例における、A/D変換要求信号線160〜
167、動作制御部550における動作指定レジスタ151,15
2、端子指定レジスタ153、優先順位指定レジスタ158、
およびA/D変換装置500の間の動作関係を説明する。

（１） 動作指定レジスタ152が“0"、動作指定レジス
タ151が“0"の時、 （２） 動作指定レジスタ152が“0"、動作指定レジス
タ151が“1"の時、 （３） 動作指定レジスタ152が“1"、動作指定レジス
タ151が“0"の時、 このとき、動作制御部550の判定回路154はなにも動作
しないため、基本的動作は、実施例１の（１），（２）
及び実施例３の（２）の場合における動作と同様である
ので説明は省略する。

（４） 動作指定レジスタ152が“1"、動作指定レジス
タ151が“1"の時、 この時、CPU080が動作指定レジスタ152に対して“1"
を書き込む動作を行うと、検出回路180が“1"を書き込
まれたことを検出し、変換信号線185をアクティブ
（“1"）にする。

またCPU080は端子指定レジスタ153に、優先順位指定
レジスタ158で指定した最低位の優先順位の入力端子を
示す値を書き込むことで、すべてのA/D変換の要求を受
け付けられる状態にしておく。

これにより、A/D変換装置500は入力端子110のA/D変換
を１回行う。

さらに、A/D変換結果を、入力端子に対応したレジス
タ140に格納すると、割り込み信号170をアクティブ
（“1"）にして、CPU080に変換結果の引き取りを要求す
る。

次に、全入力端子をA/D変換する動作に移行する。

但し、全入力端子をA/D変換する動作では、割り込み
信号線170は、インアクティブ（“0"）のままである。

また、A/D変換要求信号線160〜167はすべて動作制御
部550で受け付けが許容されており、この状態におい
て、任意の入力端子に対して外部からのA/D変換の要求
が生じた場合、動作制御部550は、判定回路154で、その
A/D変換の要求のあった入力端子の値からその要求の受
け付けの可否を判定して、要求を受け付ける場合には、
その要求に対応する入力端子の値を端子指定レジスタ15
3に書き込み、これと同期してA/D変換装置500に対し
て、CPU080が動作指定レジスタ152に“1"を書き込むこ
とによって、検出回路180が“1"を書込まれたことを検
出して変換信号線185をアクティブ（“1"）にし、これ
によりA/D変換装置500は端子指定レジスタ153で指定さ
れる入力端子のA/D変換を１回行う、という動作と同様
の動作をさせて、要求のあった入力端子のA/D変換を起
動し、要求を受け付けない場合には、A/D変換装置500に
対してなにも変化を与えさせない。

そして、１回のA/D変換の後、A/D変換装置500に対し
て、全入力端子を順次A/D変換する動作に移行させる。

CPU080は、外部からのA/D変換の要求により、特定端
子についてのA/D変換を行った場合には、その変換終了
後に、まず端子指定レジスタ153の内容を読み込み、直
前に行ったA/D変換の入力端込を知ることによって、変
換結果格納レジスタ140〜147からの読み出し位置すなわ
ちアドレス指定信号線195を決定し、変換結果の読み出
しを行う。

その後、A/D変換要求信号線160〜167のうち、いずれ
かのA/D変換要求信号線がアクティブになり、これによ
ってA/D変換の要求がなされる毎に、上記の動作を繰り
返す。

〔発明の効果〕

以上説明した様に、本発明は、 1. A/D変換装置が単一の入力端子のA/D変換終了後に自
動的に複数の入力端子を順次A/D変換する動作に移行す
る機能を有することにより、単一の入力端子のA/D変換
動作と、複数の入力端子のA/D変換動作が制御プログラ
ム内に混在した場合に、A/D変換の動作切り換え、割込
み信号のマスク，割込み信号のマスク解除といった諸々
の操作を不要にすることにより、CPUの命令実行効率が
低下することなく複雑なA/D変換動作に対応することが
できる。

2. A/D変換動作の切り替えを起動する外部からのA/D変
換要求信号線を、個々のアナログ入力端子に割当てるこ
とによって、個々の入力端子ごとに独立した外部からの
A/D変換要求タイミングに同期してA/D変換を実行するこ
とができ、個々の入力端子毎に最適なタイミングでA/D
変換処理の実行が可能である。

3. 外部からの要求によって起動される、特定の入力端
子についてのA/D変換を実行しようとする時、すべての
入力端子について、外部から個々の入力端子についての
A/D変換が要求される毎に、それぞれのA/D変換を、CPU
の操作を介することなく、自動的にA/D変換を実行する
ことができるため、A/D変換を要求するタイミングをCPU
の操作によって発生しない、予めA/D変換しようとする
入力端子を指定することが困難であるような、外部から
のA/D変換要求のタイミングをもつアナログソース群に
対しても、すべての入力端子についてのA/D変換処理を
実行することが可能である。

4. 外部から特定の入力端子についてのA/D変換の要求
が同時になされた場合や、あるA/D変換の要求によって
起動されたA/D変換の実行中に、新たにA/D変換の要求が
なされた場合に、CPUがその要求の受け付けに関する判
断を行わなくとも、自動的に、優先度の高いアナログ入
力端子についてのA/D変換の要求を選択できる機能を有
することにより、外部からの特定の入力端子についての
A/D変換の要求に対して、全ての入力端子の中から、常
に、より重要度の高いアナログ入力端子についてのA/D
変換を優先的に実行することが可能である。

5. 外部から特定の入力端子についてのA/D変換の要求
が同時になされた場合や、あるA/D変換の要求によって
起動されたA/D変換の実行中に、新たにA/D変換の要求が
なされた場合に、CPUがプログラマブルに要求を受付け
る優先順位を指定し、その優先順位に従って、優先度の
高いアナログ入力端子についてのA/D変換の要求を選択
できる機能を有することにより、外部からの特定の入力
端子についてのA/D変換の要求に対して、全ての入力端
子の中から、常にCPUが要求する、より重要度の高いア
ナログ入力端子についてのA/D変換を優先的に実行する
ことが可能である。

【図面の簡単な説明】

第１図は本発明の第１の実施例のブロック図、 第２図は本発明の第２の実施例のブロック図、 第３図は本発明の第３の実施例のブロック図、 第４図は本発明の第４の実施例のブロック図、 第５図は本発明の第５の実施例のブロック図、 第６図は従来例のブロック図である。

Claims (4)

【特許請求の範囲】
1. 【請求項１】中央処理装置と、複数のアナログ入力端子
   と、A/D変換器と、A/D変換動作指定レジスタと、前記複
   数のアナログ入力端子の内の１つを選択し当該選択した
   アナログ入力を前記A/D変換器によりA/D変換させる第１
   の動作、前記複数のアナログ入力端子を順次選択してそ
   れぞれ前記A/D変換器にA/D変換させる第２の動作および
   前記第１の動作を行うとともに前記第２の動作を行う第
   ３の動作の中から１つの動作を、前記中央処理装置で書
   き換えられる前記A/D変換動作指定レジスタの内容に基
   づき選択して実行させるA/D変換動作制御手段とを有す
   ることを特徴とするA/D変換装置内蔵マイクロコンピュ
   ータ。
2. 【請求項２】特許請求の範囲第１項記載のA/D変換装置
   内蔵マイクロコンピュータにおいて、前記A/D変換器にA
   /D変換の開始を要求するA/D変換起動要求手段をさらに
   有し、前記A/D変換動作制御手段は、前記A/D変換起動要
   求手段によるA/D変換開始要求にさらに基づき前記第３
   の動作を選択し実行させることを特徴とするA/D変換装
   置内蔵マイクロコンピュータ。
3. 【請求項３】特許請求の範囲第１項記載のA/D変換装置
   内蔵マイクロコンピュータにおいて、前記複数のアナロ
   グ入力端子にそれぞれ対応して設けられそれぞれ前記A/
   D変換器にA/D変換の開始を要求する複数A/D変換起動要
   求手段と、前記複数のA/D変換起動要求手段から所定の
   優先順位に基づき、A/D変換起動要求手段を１つ選択す
   るA/D変換起動要求判定手段とをさらに有し、前記A/D変
   換動作制御手段は、前記選択されたA/D変換起動要求手
   段によるA/D変換起動要求にさらに対応して、前記選択
   されたA/D変換起動要求手段に対応する前記アナログ入
   力端子のアナログ入力に対し前記第３の動作を選択し実
   行させることを特徴とするA/D変換装置内蔵マイクロコ
   ンピュータ。
4. 【請求項４】特許請求の範囲第３項記載のA/D変換装置
   内蔵マイクロコンピュータにおいて、前記所定の優先順
   位を示す情報を格納する優先順位指定レジスタをさらに
   有し、前記優先順位指定レジスタは前記中央処理装置に
   よってこの内容が書き換え可能となっていることを特徴
   とするA/D変換装置内蔵マイクロコンピュータ。