JPH08211101A - 全ウェハ試験用の多ポート薄膜プローブ - Google Patents

全ウェハ試験用の多ポート薄膜プローブ

Info

Publication number
JPH08211101A
JPH08211101A JP7267178A JP26717895A JPH08211101A JP H08211101 A JPH08211101 A JP H08211101A JP 7267178 A JP7267178 A JP 7267178A JP 26717895 A JP26717895 A JP 26717895A JP H08211101 A JPH08211101 A JP H08211101A
Authority
JP
Japan
Prior art keywords
test
probe
chips
thin film
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7267178A
Other languages
English (en)
Inventor
Jr John Pasiecznik
ジョン・パゼツニック
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Raytheon Co
Original Assignee
Hughes Aircraft Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hughes Aircraft Co filed Critical Hughes Aircraft Co
Publication of JPH08211101A publication Critical patent/JPH08211101A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/06Measuring leads; Measuring probes
    • G01R1/067Measuring probes
    • G01R1/073Multiple probes
    • G01R1/07307Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/0735Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card arranged on a flexible frame or film

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Measuring Leads Or Probes (AREA)

Abstract

(57)【要約】 【課題】 本発明は、集積回路チップの多数のチップを
同時に試験することができる試験用プローブを提供する
ことを目的とする。 【解決手段】 チップの横方向の寸法の1.5 倍より大き
くない幅の複数の細長いポート14a,c,e,g が形成されて
いる剛性の基体12と、それら細長いポートを横切って延
在するフレキシブルで透明な薄膜18と、この薄膜18上に
形成された複数の導電性のトレース22と、トレースの選
択されたものの上に形成され、前記薄膜の細長いポート
内に配置されているコンタクトパッド30とを具備してい
ることを特徴とする。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、集積回路の試験に
関し、特に改良された薄膜プローブに関する。
【0002】
【従来の技術】導電性トレース、電気素子および能動装
置を含む集積回路またはチップは、単一のウェハ上の非
常に多数の類似したまたは同一の回路のバッチにおいて
製造され、その後使用のためにウェハから個々のチップ
に切断される。生産技術およびプロセスは正確さおよび
再現性に限界があるため、単一のウェハ上に製造された
回路の中には許容不可能であるか、或は動作不可能なも
のがかなりある。したがって、意図する使用のために多
数の素子回路にウェハを切断することによって各回路が
他のものから分離される前に、各回路を個別に試験する
ことが望ましい。
【0003】依然としてウェハ上の集積回路の試験に現
在使用されているプローブカードは、一般にプローブカ
ードと試験回路との間を接続するために回路板等に機械
的におよび電気的に取付けられ、プローブカードの外側
エッジに扇状に広がる導線を有している非常に小さいブ
レードまたは針の形態の多数のプローブコンタクト素子
を使用する。プローブカードの接触ブレードまたは針は
移動されて特定の領域、すなわち試験されている集積回
路またはチップのパッドと接触させられ、選択された入
力信号を供給し、試験されている装置から出力信号を読
取るように電気的に接続されることができる。このよう
にして、チップは意図する使用のために接続される前
に、動作信号を供給し、結果的な出力を監視および評価
することによってウェハ上で試験される。
【0004】
【発明が解決しようとする課題】このようなプローブカ
ードの使用時、プローブカードブレードまたは針と回路
チップとの間の接触は、こすりつける研磨(scru
b)動作によって頻繁に行われ、それは細長いプローブ
素子をタッチダウンごとに数ミル程度変位させる傾向が
ある。さらに、各試験時に繰返し発生するこの変位は素
子の所望の位置決めを変化させる傾向がある。
【0005】プローブは50乃至数百個のコンタクトを有
することが可能であり、回路チップとの接触時に全ての
プローブコンタクトが試験されているチップの全てのパ
ッドに接触するように、各コンタクトはその他全てのも
のに関して正確に個々に位置を定められなければならな
い。これは全て現在使用されているプローブカードが著
しく高価であり、高度の保守を必要とし、多数のエラー
にさらされることを意味する。
【0006】集積回路の動作速度が増加すると、試験に
かかわる問題もまた難しく、その程度も大きくなる。こ
のような問題は隣接した信号トレース間の混信、信号損
失および試験されている回路の容量性負荷による劣化に
よって発生させられ、試験固定装置および試験ヘッドに
おける信号ラインの遮蔽およびインピーダンス整合の必
要性をさらに増加させる。高周波プローブ伝送ラインは
適切に終端されなければならない。高周波ハードウェア
は試験ヘッド自身に応じて提供されることができるが、
露出された金属ブレードまたは針に依存する試験ヘッド
と集積回路パッドとの間の物理的な接続は、不良な高周
波特性および著しく壊れ易い素子を提供する。したがっ
て、プローブ伝送ラインの最終的な部分は適切に終端さ
れることができない。
【0007】集積回路チップの寸法および間隔が減少
し、チップコンタクトの密度が高まると、機械的なブレ
ードまたは針コンタクトを最新の集積回路チップの適切
な試験に必要とされる程度に小さくし、近接した間隔に
することはかなり困難になる。さらに、従来技術のプロ
ーブカードの大きいかさばった複雑な構造は処理の自動
化および蓄積の簡単化を容易には許さない。
【0008】本出願人の米国特許第5,148,103 号明細書
に記載されている集積回路の試験用装置は、フレキシブ
ルな薄膜、導電性コンタクトパッド、およびフレキシブ
ルな薄膜の一側に圧力を与えて、試験されているダイま
たはチップのパッドに対するプローブパッドの自己平坦
化接触を達成する装置の使用を含む多数の特徴が認めら
れる。この米国特許第5,148,103 号明細書にはまた、通
常のピック・アンド・プレイスローディング、および薄
膜プローブおよび試験ウェハの両者のカセット蓄積装置
を使用するウェハ試験処理において使用するためのプロ
ーブに適合するプローブ装置が示されている。
【0009】しかしながら、この米国特許第5,148,103
号明細書に記載された装置およびその他の既知の装置の
いずれも高温での経済的で迅速な全ウェハ試験を行うこ
とはできず、本明細書に記載されている方法および装置
による多数の有効な改良を実現しない。従来技術の薄膜
は単一のポートを有しており、それは大きい単一の薄膜
の変位または弛みがウェハ上で広く離れたチップにとっ
ておよびコンタクトにとってさえ非常に深刻であるた
め、全ウェハのバーンイン試験、すなわち直径が3,6
または8インチのウェハ上の数百個のチップ全てまたは
可成の個数の同時的な試験に適していない。個々のチッ
プの試験時における過度の弛みを回避する種々の試みが
他の者によって行われている(例えば、本出願人に譲渡
されたWoith 氏他による米国特許第5,264,747 号明細書
を参照されたい)が、複数のチップの同時試験の問題に
対する適切な解決方法はこれまで得られていない。さら
に、単一の大開口プローブにおける薄膜のダイヤグラム
特性は、その中央開口内において減結合キャパシタおよ
び分離抵抗等のそれより重い回路素子を試験コンタクト
に近い点に取付けることを妨げる。したがって、本発明
の目的は、集積回路チップの多チップ試験を行ない、一
方において上記の問題を回避または最小化することであ
る。
【0010】
【課題を解決するための手段】本発明の1つの特徴によ
ると、試験プローブセットを提供することによって単一
のウェハ上に形成された集積回路チップの複数の列また
は行が同時に試験される。試験プローブセットは、2以
上の試験ヘッドから構成される。特定の実施例におい
て、完全なプローブセットにただ2つの試験ヘッドを使
用し、一方の試験ヘッドはウェハ上のチップのひとつ置
きの列または行の1つのグループのチップを試験するよ
うに構成され、他方の試験ヘッドは同じウェハ上のチッ
プのひとつ置きの残りのほうの列または行のチップを試
験するように構成されている。異なるウェハの構造に対
応したプローブセットがカセットに蓄積されている。薄
膜プローブ試験固定挿入部は、それぞれの試験ヘッド構
造に対して固定装置に取付けられる。試験されるべきチ
ップを含むウェハは固定装置に隣接して位置され、カセ
ットから選択されたプローブ試験ヘッドを選択的に取出
して、それが機械および電気的に同時に着脱可能に接続
される固定装置にそれを移動して、プローブ試験ヘッド
が試験されるべきチップの1つのグループのチップに接
触することを可能にするためにピック・アンド・プレイ
ス装置が使用される。
【0011】本発明の別の特徴によると、プローブセッ
トの個々の試験ヘッドは、試験されるべきウェハ上のチ
ップのひとつ置きの列または行に空間的に対応した、互
いに間隔を隔てられた細長いポートと、薄膜上に形成さ
れた導電トレースのパターンを有する透明でフレキシブ
ルな薄膜とを有する基体から形成される。複数のコンタ
クトパッドは、トレースの選択されたものの上に形成さ
れ、基体の細長いポートを通して視覚的にアクセス可能
である。薄膜上のコネクタパッドは、試験固定装置に対
する迅速な着脱可能な電気接続を容易にするようにトレ
ースに接続されている。
【0012】本発明のさらに別の特徴によると、試験ヘ
ッド薄膜は、高周波伝送ラインを終端する終端抵抗を有
していてもよく、また高いインピーダンス、低いキャパ
シタンスの負荷を提供するためにバッファチップを有し
ていてもよい。これらおよびその他の回路素子は、基体
のリブすなわち細長いポートの間のそれらを分離してい
る材料上に取付けられることができる。試験ヘッド薄膜
の多数の層は、プローブコンタクトパッドおよびトレー
スパターンの複雑な幾何学形状を得るために使用される
ことができる。
【0013】
【発明の実施の形態】図1のa乃至cは、本発明の原理
を使用した薄膜プローブを示す。このプローブは、上記
の米国特許第5,148,103 号明細書に記載されているダイ
ヤグラム試験プローブの改良された形式のものである。
フレキシブルなダイヤグラム、導電性のコンタクトパッ
ド、およびフレキシブルなダイヤグラムの一側を加圧し
て、試験されているダイまたはチップのパッドに対して
プローブパッドを自己平坦化接触(self planarizing co
ntact)させる装置は、通常のピック・アンド・プレイス
ローディング、および薄膜プローブおよび試験ウェハの
両方のカセット蓄積装置を使用するウェハ試験処理にお
いて使用するためのプローブに適合するプローブ装置の
ような、米国特許第5,148,103 号明細書の特徴である。
【0014】本発明の従来技術にまさる顕著な改良部分
は、薄膜の弛みまたは垂れ下がりを克服して、ウェハ上
の集積回路チップの奇数または偶数のいずれかの列また
は行全体、或は列または行全体のグループがプローブ試
験ヘッドの1度の大量タッチダウン中に接触され、試験
されることを可能にするプローブ試験ヘッドの多ポート
構造を含んでいることである。さらに、プローブポート
を包囲して分離するプローブ中央領域の剛性な性質は、
高電流導線、減結合キャパシタおよび分離抵抗等の回路
素子をその支持するプローブ中央領域内に取付けること
を可能にする。
【0015】例えば直径が3乃至8インチの典型的なウ
ェハは、それぞれが約 500ミルの幅Wd (図4)を有し
ている数百個の個々のダイによって形成されており、そ
れらは常にそうとは限らないが通常は全てウェハ上で隣
接する列から間隔を有しているダイの列のアレイで位置
されている。ウェハ上のこれらのダイをできるだけ短時
間で試験することが望ましい。したがって、ウェハ上の
全てのダイの、或は少なくともウェハ上のダイのグルー
プの全てのダイの同時的な試験を可能にすることが望ま
しい。
【0016】本発明を説明するために、2つの動作だけ
で全てのダイを試験するように構成された薄膜プローブ
試験ヘッドの一例が図1のa乃至cに示されている。ウ
ェハ上のダイは2つの試験ヘッドプローブセット、また
はプローブ対の使用のために2つのグループに分割され
る(物理的にではなく、動作的に)。第1のグループ
は、図4において56a、56c、56eおよび56gとして示
された奇数符号を付けられた列のような1つ置きのダイ
の列から構成され、第2のグループは、奇数符号を付け
られた列の間に挿入されている残りのダイ、すなわち偶
数符号を付けられた列(図5の56b、56dおよび56f)
から構成される。プローブ対は、第1のダイのグループ
の全てのダイを同時に試験するために特有に構成された
第1の試験ヘッド10と、第2のダイのグループの全ての
ダイを同時に試験するために特有に(異なって)構成さ
れた第2の試験ヘッド110 を含んでいる。このようにし
て、プローブ対10,110 は、プローブ対の各試験ヘッド
に対して1度づつの、プローブの2度のタッチダウンだ
けでウェハ全体の上の全チップを完全に試験する。プロ
ーブ対の試験ヘッド10,110 は、図4および5にそれぞ
れ示されている。
【0017】各プローブ試験ヘッド10,110 は、ほぼ平
坦な薄いディスク形状の構造の非導電性の剛性または半
剛性で自立性の基体12,112 から形成され、それは、ポ
リイミド層16,116 および18,118 等の透明なフレキシ
ブルな誘電体の薄い層を両側に有し、基体およびクラッ
ドを完全に貫通して延在する多数の細長いポート14,11
4 を有する。第1の試験ヘッド10上のポートは、試験ヘ
ッドの1つ置きの行の構成をよく表わすために14a,14
c,14eおよび14gの符号を付けられている。したがっ
て、第2の試験ヘッド110 上のポートは、図5に示され
ているように同様にして 114b, 114dおよび 114fの
符号を付けられている。
【0018】以下、説明を簡単にするために試験ヘッド
10だけを説明し、2つの試験ヘッドがそれらの細長いポ
ートの配置および構成の違い(以下に説明される)を除
いて同一であるため、この説明は相補的な試験ヘッド11
0 の対応した特徴に対して同様に適用されることが理解
される。
【0019】外側層18は各ポート14を横切って延在する
が、内側層16はそうではなく、図1のaに示されている
ように基体の細長いポート14と一致して形成された開口
を有する基体12と合致した形状である。したがって、各
ポートは、以下説明するように層によって基体の一側
(外側)で閉じているが、大気圧を導くように基体の他
方の側(内側)では開放している。ポート14の直ぐ隣り
の基体12の直線部分をリブ部分20と呼び、隣接したポー
トを互いに分離する基体部分を含んでいる。導電性のコ
ンタクト導体22のパターンは、ポリイミド層18上で基体
の一側(外側)に形成される。コンタクト導体は、各基
体ポート14の境界内において薄膜18上に選択されたパタ
ーンで配置されたコンタクト導体端部から延在する。導
体22は、図1のbにおいて認められるように、基体リブ
部分20にほぼ直交するように設けられ、基体および各側
のポリイミド層を通って延在する複数の金属化されたビ
アホール(導管)24まで延在している。プローブ試験ヘ
ッドの内側はポリイミド層16を支持し、リブ部分20に沿
って延在する信号トレース28に接続された複数の比較的
短い放射状に延在した導電性のコネクタパッド26(図1
のaおよびc)を試験ヘッドの周囲上に支持している。
これらの各信号トレースは、適切に配置された金属化さ
れた基体ビアホール24によって1以上のコンタクト導体
22に接続されてもよい。その代りに、コネクタパッド26
は、層16を取除いて基体12上に直接形成されてもよい。
基体のビアホールと反対側の各コンタクト導体の端部
は、試験されるべき回路ダイのパッドに整合する形態で
位置されたパッド30等の軸方向に突出したコンタクトパ
ッドを支持する。したがって、コンタクトパッドは各ポ
ート内において薄膜の支持されていない領域上に位置さ
れる。プローブの使用時、外側層18は下方を向き、コン
タクトパッド30がプローブの最下点になるため、特にフ
レキシブルな薄膜を外向きに屈曲するように各ポートに
与えられた空気圧力によってパッドが外向きに変位され
た後、これらのパッドだけが試験されるべきチップに接
触する。
【0020】基体12は、以下説明するように、良く知ら
れたピック・アンド・プレイス装置による処理および方
向付けを可能にするように、その一側に形成された平坦
なエッジ部分31(図1のa)を有する薄い剛性のフォト
セラム(photoceram)材料から形成されていることが好ま
しい。薄膜プローブ全体は、試験されるべきウェハを処
理するように構成された装置と実質的に同一である既知
のピック・アンド・プレイス装置によって処理されるよ
うな寸法にされ、構成され、配列されている。
【0021】説明された薄膜プローブ試験ヘッドの製造
時、固体であって実質的に剛性の自立性のディスクの形
態のフォトセラム基体12は、ビアホール24として使用さ
れる多数の貫通孔を設けられる。フォトセラムディスク
は、標準的なウェハの直径より大きい直径を有してもよ
く、直径が 6インチ乃至10インチであり、例えば約90乃
至125 ミルの厚さTs (図1のc)を有している。さら
に薄い基体は、各ポートを横切って引張られた状態の薄
膜セグメントを支持するには十分ではなく、一方もっと
厚い基体では以下に説明するように導電性材料でビアホ
ールを充填した時に問題が生じる。薄膜16,18の層は、
少量のポリイミドがフォトセラムの表面に置かれて、デ
ィスクがポリイミドを外向きに均一に放射状に遠心力に
よって分配するように回転される標準的なスピニング技
術を使用することによってフォトセラム基体の各側に設
けられる。このスピニングプロセスの数回の反復は、薄
膜の厚さを増加させて、フォトセラム基体の各側に約1
ミルの厚さの完成したポリイミド薄膜を提供する。ポリ
イミドは、試験されているウェハダイの適切なパッドと
薄膜プローブのコンタクトパッド30との視覚的な整合を
可能にするために、本出願人の上記の米国特許第5,148,
103 号明細書に記載されているように高度に透明であ
る。ポリイミド薄膜は種々の方法で供給されてよいが、
スピニングプロセスが好ましい。これは、以下説明する
ように、薄膜がポート14内において軸方向にフレキシブ
ルであるが、その水平面で寸法的に安定しているように
ポート14の比較的狭い横方向の長さを横切って横方向に
ぴんと張ることができ、しかも空気圧によって外向きに
収縮されることができる薄膜が生成されるためである。
【0022】ポリイミド薄膜の両側への供給後、コンタ
クト導体22およびコンタクトパッド30は薄膜18上におい
て基体の一側に形成される。その後、コネクタパッド26
が他方の側に形成され、ポート14がフォトセラム基体お
よび内側のポリイミド層16中に形成されるが、外側の層
18には形成されない。これらのステップを実行するため
に、外側のポリイミド層18にレジストを適切なパターン
でフォトリソグラフ的に供給した後、タングステンと少
量のチタニウムとの混合物W(Ti)等の金属がレジス
トおよびビアホールを含む表面全体にわたってスパッタ
リングされ、レジスト(およびスパッタリングされた金
属の一部分)が、ポリイミド層18上にコンタクト導体22
のパターンを形成する薄いスパッタリングされたトレー
スのパターンを残すようにリフトオフされる。コンタク
ト導体22は例えば銅から形成されてもよく、その後スパ
ッタリングされた金属トレースのパターン上で電気めっ
きされ、同時にビアホール24の内部を金属化する。ビア
ホールは、優れた導電性を提供するように銀・ガラス・
フリットで充填される。その後、下面全体は、コンタク
トパッド30によってカバーされる導体22の端部の領域を
除いて、導電性トレース表面を効果的に絶縁するよう
に、ポリイミドであってもよい誘電性のパシベーション
層(示されていない)で被覆される。ここでフォトリソ
グラフィ、マスキングおよびレジストの供給を使用し
て、コンタクトパッド30がコンタクト導体22の端部上で
めっきされる(例えば導体22より高い1ミルの高さま
で)。必要または望ましいと思われる場合には、コンタ
クトパッドは最終的にニッケル・金フラッシュ被覆等の
高度に安定した材料でフラッシュ被覆されてもよい。
【0023】同様に、レジストの適切な供給、レジスト
の現像、現像されないレジストの除去等を使用するフォ
トリソグラフィ処理がコネクタパッド26の所望のパター
ンで内側層16上に薄い金属被覆を最初にスパッタリング
するために使用され、このコネクタパッド26は図1のa
に最もよく示されているように、薄膜プローブの内側周
囲に沿って近接した間隔を置いて延在する複数の接続パ
ッド(高さが約1ミル)を提供するように銅めっきされ
てもよい。これらの各パッドは、少なくともいくつかの
周辺コネクタパッドがこのようなビアホールによってコ
ンタクト導体22の関連したものに電気的に接続されるよ
うに、金属化されたビアホール24に延在する信号トレー
ス28に接続される。さらに、電源および接地トレース
(示されていない)は、ポリイミド層16の表面、隣接し
たポリイミド層(示されていない)、または外側薄膜18
に隣接した層の上に形成されてもよい。その後、これら
の電源および接地トレースは、上述された方法でコネク
タパッド26に接続される。さらに、電気回路素子はプロ
ーブ10上に取付けられ、例えば短絡されたチップ37(図
4)から電源またはデータトレースを分離する薄膜抵抗
29(図1のb)等の基体12の剛性の表面によって支持さ
れてもよい。
【0024】適切なマスキングおよびレジストの供給に
よって、薄膜プローブの両側に導電性トレースを形成し
た後、いくつかの細長いポート14は基体12の中央領域を
通して(および層16を通して)エッチングされ、結果的
に図1のaおよびbに示されている最終的なプローブ構
造を生成する。自動処理装置により方向付けするための
直線状のエッジ31を有する薄い比較的剛性の自立性のデ
ィスクと、試験されるべきダイの1つ置きの列のグルー
プ上のパッドのパターンと整合した選択されたパターン
で突出したプローブコンタクトパッド30がその外側に形
成されている薄くフレキシブルでぴんと張った透明なポ
ート薄膜18が結果的に得られる。例えば、ダイの列の各
ダイが1組の50個のコンタクトパッドを有し、1列に50
個のダイが存在している場合、ダイの特定の列に対応し
たそのポートを横切って引張って設置された薄膜18の部
分は各組中に50個のパッドを備えた50組の薄膜コンタク
トパッドを有し、それらは全て列の各ダイの各パッドが
試験ヘッドのウェハに対する1度のタッチダウンで薄膜
パッドによって接触されるように構成されている。
【0025】プローブ試験ヘッドの他方の側(内側)
は、試験ヘッドの周囲上の単一平面に全て位置したコネ
クタパッド26の環状アレイを有し、平坦なポートを囲む
表面32(図4)がコネクタパッド26と細長いポート14と
の間で試験ヘッド領域を限定し、ポート間の領域を含ん
でいる。パッド26およびポート(およびそれらの密封O
リング)によって占有された領域を除くプローブ基体表
面全てを含む表面32は、以下説明するようにプローブ試
験ヘッドの真空結合のために使用される。
【0026】4個の対向した並列するポートが示されて
いるが、必要または所望に応じて、それ以外の個数およ
び構造のポートが使用されてもよい。ポートおよびそれ
らのグループの形態は、示されている配列でダイの列の
形態およびひとつ置きの列のグループの形態に整合する
ように特に選択される。例えば、ウェハ上のダイのアス
ペクト比はダイの幅(Wd )が実質的にその長さより小
さく、列(すなわち図4の垂直方向の配列)が同じダイ
の行(水平方向の配列)の間の距離より比較的狭いよう
に定められる。その結果、ひとつ置きの列上に間隔を隔
てて配置されたポート14(図4)の配列は、ひとつ置き
の行上に間隔を隔てて配置されたポート14の配列の結果
得られたものより狭いリブ幅(Wr )を生成する。した
がって、プローブ10はひとつ置きの列上ではなく、ひと
つ置きの行上にポート14を間隔を隔てて配置し、上述さ
れた条件の下に望ましい広いリブ20を提供するように構
成されている。説明を簡単にするために、ここでは全体
的にダイの列を参照するが、この説明はダイの行に対し
て同様に適用されることが理解されるであろう。
【0027】示された薄膜プローブは、多数の異なるタ
イプのテスターおよび試験固定装置と共に使用されても
よい。それは、細長いポート14内においてフレキシブル
な透明薄膜18の内面に対して気圧等の適切な圧力を与え
られて使用されることが好ましい。しかしながら、示さ
れたプローブは特に、プローブが手動または自動装置の
いずれかにより機械的および電気的に容易に接続および
解放される試験固定装置における使用のために設計され
ている。示されてプローブ構造において、プローブの試
験固定装置に対する電気的および機械的な両接続は、プ
ローブの内側表面の構造と協同して行われる。プローブ
試験ヘッドのこの内側表面は、試験ヘッドの内側の周辺
に実質的に円形のアレイを形成するコネクタパッド26
と、コネクタパッド26と基体を通って延在する細長いポ
ート14の境界との間に延在するポリイミド層16の平坦な
内側を向いた表面32(図4)とを含んでいる。この平面
32は、図2のa、bおよびcに示されているように試験
固定装置50の試験固定挿入部34に対する薄膜の真空結合
を可能にするように構成され、配列されている。
【0028】図3には、符号50により試験固定装置が全
体的に示されており、薄膜プローブ試験ヘッド10によっ
て試験されるべきダイを支持した試験ウェハ56が取付け
られている可動作業台54を支持する支持部52上に固定的
に取付けられる。このヘッド10は、図1のaおよびbに
示された構造であってもよい。作業台は、適切な手動制
御手段(示されていない)によってX、YおよびZ、す
なわち水平面の2つの直交した方向および1つの垂直方
向に移動可能である。
【0029】図2のbおよび3に示されるように、剛性
の取付けプレート58は、支持部52上に固定的に支持さ
れ、半径方向内側に向いたリップ59によって限定された
中央開口を有し、このリップが気体室容器62を含む試験
固定挿入部34の周辺に半径方向外向きに延在するフラン
ジ60を支持する。容器62は水平断面が円形であり、試験
ヘッド10の細長いポート14に対応し、水平方向の断面で
それより全体的に少し大きい細長い連通圧力室94の壁92
を形成する垂直な区画部材90を含んでいる。圧力室94は
保持リング72によって位置を保持された透明なウインド
ウによってそれらの上端部で閉じられて密封される。気
体室容器62は、周辺の環状リム66を限定する平坦な環状
の下面を有し、このリム66はプローブ試験ヘッド10の表
面部分32、すなわちコネクタパッド26とポート間のプロ
ーブ面を含む試験ヘッドの細長いポート14の境界部との
間に放射状に位置するプローブ面の部分と一致している
凹部70を限定している。
【0030】凹部70は気体室容器62の下面リム66によっ
て閉じられており、試験ヘッド表面部分32は、真空が導
管を通って供給されたときに、気密式に容器62の下面に
プローブ試験ヘッド10をしっかり結合するように、導管
74により真空源(示されていない)に接続されている。
したがって、薄膜試験ヘッドは、試験固定装置に対して
容易に着脱可能に結合される。
【0031】角度を付けられた気体導管76はハウジング
62の一側で形成され、それを通って全ての圧力室94の内
部に接続されている。導管76は空気のような加圧された
気体源に固定部78によって接続されるように構成されて
おり、それは1平方インチ当り2乃至4ポンド程度で全
ての連通している圧力室94内に圧力を与え、それによっ
てフレキシブルな薄膜層18を細長い各ポート内において
外向きに屈曲させる。全ての圧力室94は、ウインドウと
区画部材90との間に位置したウインドウOリングシール
69によってウインドウ68に密封される。圧力室は、図2
のbに示されているように入力区画部材90を通って延在
している導管76のアクセス可能な部分によって互いと流
体が連通している。大面積の真空室70は、試験固定装置
34において区画部材90中に取付けられ、試験ヘッドポー
トの周辺エッジ上に支持されている真空Oリングシール
71によって加圧された連通した圧力室94から分離され
る。したがって、真空を結合したプローブはポートの周
辺およびそれらの間に延在し、一方薄膜拡張正圧力がポ
ート内の領域に閉込められる。
【0032】試験ヘッドの試験固定装置への着脱可能な
電気接続を容易にするために、図3に示されているよう
な多レベルの印刷回路板80が機械的な固定具、クランプ
または接着剤(示されていない)等によって固定装置取
付けプレート58に固定される。印刷回路板80上の導線
は、環状MOEとして知られている環状のメタル・オン
エラストマーリングの形態の弾性体電気コネクタ84に接
続される。MOEは、本出願人の米国特許第5,148,103
号明細書に記載されているような、周囲に沿って近接し
た間隔を置いて位置された複数の狭い金属コネクタ素子
を有するシリコンスポンジ等の適切な弾性体を含んでい
る。MOEのコネクタ素子およびプローブ試験ヘッドの
コネクタパッド26は、薄膜プローブ試験ヘッドが環状の
凹部70の真空状態によって試験固定装置ハウジング62に
固定されたときに、互いに結合するように位置される。
【0033】印刷回路板80の中間レベルは、図3からよ
く理解できるようにMOE84を受ける凹部を提供するよ
うに半径方向に凹んでいる。MOE84は、薄膜プローブ
のコネクタパッド26と接触するその下面上の細長い導電
性のコネクタ素子86(図1のc)および多レベル印刷回
路板の信号導線を含んでいる。MOE84はまた、印刷回
路板の接地トレースと接触し、それによって試験固定装
置に薄膜プローブを電気的に接続するその上面上の細長
い接触ストリップを含んでいる。MOEを通って延在す
るビアホールの形態の適切な電気接続(示されていな
い)は、上面上の細長いストリップを薄膜プローブ試験
ヘッド上の関連したコネクタパッド26に接続する。回路
板の信号導線および接地導線は、回路コネクタ82(図
3)によって試験回路に結合される。
【0034】プローブ試験ヘッド10および作業台54は、
図4の分解図で示されている。作業台54は、試験される
ウェハ56を一時的ではあるが固定的に支持する。ウェハ
56上において符号36で示された小さい方形の点は、試験
されるチップまたはダイ37のダイパッドを表す。ダイ
は、個別に切り離されることができるように実際にはウ
ェハ上で互いに分離している。各ダイのダイパッドは、
試験ヘッド10のコンタクトパッドの各パターンのそれぞ
れによって厳密に整合されるパターンを有している。1
つの試験ヘッドの全てのポート上の試験ヘッドコンタク
トパッドの個数およびパターンは、ウェハ上のダイのひ
とつ置きの列の全てのダイのダイパッドの個数およびパ
ターンと同じであるため、薄膜プローブ対の各試験ヘッ
ド10,110に対して1度づつの、2度の薄膜プローブの
タッチダウンで全てのダイに接触することができる。例
えば、図4において破線で示されているように、示され
た構造例において、ポート14aがダイの列56aをカバー
し、ポート14cがダイの列56cをカバーし、ポート14e
がダイの列56eをカバーし、ポート14gがダイの列56g
をカバーする。1対の第2の試験ヘッド110 のポート
は、第1の試験ヘッド10のポートによってカバーされな
いダイの各列をそれぞれカバーする。
【0035】最初に述べられたように、ポート内の薄膜
のスパンを狭くする主要な目的は、従来技術の広いスパ
ンに特有の薄膜の弛みまたは垂れ下りを克服することで
ある。したがって、このようなポート14の幅Wp (図1
のc)は、最小に、好ましくはポートによってカバーさ
れるダイの列中の単一のダイの幅をあまり越えない程度
の大きさに維持することが望ましい。しかしながら、薄
膜コンタクトパッドはポートの両エッジ間の薄膜セグメ
ント上に位置していなければならないため、ポートはこ
のようなダイのコンタクトパッド間の幅より狭くてはな
らず、実際に空気圧が試験ヘッドポートに対して挿入部
を介して与えられた場合に、薄膜がダイパッドに向かっ
て下方に屈曲することを可能にするように、ポートは少
なくともそのエッジとダイコンタクトパッドとの間に十
分な距離を提供するように十分に広くなければならな
い。図4は、この説明した臨界距離を示している。
【0036】典型的な 500ミルのダイの幅Wd (図4)
に対して、ポート(例えば14c)の一方のエッジからそ
れに隣接したダイの列(例えば56c)のエッジまでの薄
膜距離Dd は、実施例において薄膜を十分に下方に移動
させるために約60ミルであることが好ましい。ダイパッ
ド37はダイのエッジから 5乃至10ミル程度ダイ内に入っ
た位置にあるため、ポートのエッジからダイパッドの中
心までの距離Dc はDd プラス 5乃至10ミルのダイ縁か
ら入った距離、すなわち合計約65乃至70ミルのDc であ
り、これは図1のcにおけるポートエッジからコンタク
トパッド30までのコンタクト導体22の長さを決定し、そ
れに対応する。
【0037】図4から認められるように、薄膜距離Dd
はダイの列56cの両側で必要とされるため、例えばポー
ト14cの合計幅Wp は、ダイの列56cの幅(500 ミル)
プラスダイの列56cの両側の各薄膜距離Dd の和(120
ミル)、すなわち約620 ミルである。したがって、例え
ばポート14cおよび14eを分離する典型的なリブ20は、
ダイの幅Wd マイナスリブの両側の各薄膜距離Dd の和
に等しい幅Wr を有する。すなわち典型的なリブ20の幅
は、Wr =Wd −2Dd =500 −120 =380 ミルであ
る。これらの寸法は、薄膜コンタクトパッド30がダイコ
ンタクトパッド37と積極的に結合するように圧力下で移
動されることを可能にするために一方において最適な薄
膜の弛みの最小化および素子の支持のために増加された
基体の剛性と、他方で必要な薄膜フレキシビリティとの
間において必要なバランスを提供する。一般に、垂れ下
がりを最小にし、さらに多数のダイの同時試験を可能に
するように、ポート幅はダイ幅の1.5 倍より大きくな
く、ポートの長さはダイの長さの整数倍より短くはな
い。
【0038】図3を再度参照すると、メタル・オンエラ
ストマー(MOE)固定コネクタ84は、試験固定装置の
印刷回路板80と薄膜プローブ試験ヘッド10上のコネクタ
パッドとの間に簡単で迅速に取外し可能な電気接続を提
供する。試験ヘッド10はその円形の周囲に沿ってコネク
タパッド26のアレイを形成され、このアレイはMOEの
コネクタ素子の円形アレイと結合する。MOEの弾性
は、試験ヘッドが供給された真空によって固定装置に対
して上方に押付けられたとき、全てのコネクタパッドを
確実に良好に電気接触させる。MOEコネクタ素子は、
弾性的に支持および取付けられているため、満足できる
安定性と強固性を提供する一方で取外し可能である試験
ヘッドの試験固定装置に対する電気接続を保証し、また
全てのコネクタパッドが良好に電気接触する平面性を確
保するように、薄膜プローブ試験ヘッドの関連したコネ
クタパッド26によって接触されたときに互いに関して個
別に容易に偏位することができる。
【0039】上述の固定装置および薄膜プローブの配列
は、良く知られているピック・アンド・プレイスシステ
ムの自動的な試験動作に適している。このような自動シ
ステムにおいて、ウェハカセット蓄積装置は、通常のタ
イプのピック・アンド・プレイス装置によって選択的に
取出されることができる複数の試験ウェハ(試験される
べきダイを支持した)を蓄積する。試験ウェハはウェハ
蓄積カセットから取出され、試験固定装置の作業台54上
に配置される。
【0040】同様に、第2のカセット蓄積装置は多数の
異なる薄膜プローブ試験ヘッドを蓄積し、これら全ての
試験ヘッドは機械的な大きさが同じであるが、トレース
およびコンタクトパッドのパターンが互いに異なってい
る。選択された試験ヘッド10または110 に対応した試験
固定挿入部34または134 は、図3に示されているように
試験固定装置50において適切な機械的固定具(示されて
いない)等によって手動で設置される。第2のピック・
アンド・プレイス装置、すなわちウェハ56の配置に使用
されたものと同じ装置は、プローブ蓄積カセットから選
択された薄膜プローブ試験ヘッドを取出し、図3および
4に示された方法で接続するために試験固定装置50の試
験固定挿入部34にそれを位置するように構成される。試
験プローブがエラストマープローブコネクタ(MOE)
と接触した状態で位置された後、試験固定装置にプロー
ブ試験ヘッドを機械的に取付けるために導管74を介して
真空が供給され、試験ヘッドコンタクトパッドとの接触
が非常に軽く行われるように試験ウェハが上方に移動さ
れる。この時、オペレータはコンタクトパッドを目で観
察し、プローブポート14およびコンタクトパッドが取付
けられている透明な薄膜18を通して容易に観察できる。
オペレータがプローブコンタクトパッド30のダイパッド
36との相対的な整合を観察しながら、作業台54およびそ
の上のウェハ56は各チップ37のダイパッドとプローブコ
ンタクトパッドを正確に整列するように移動される。そ
の時、作業台はコンタクトパッドがダイパッドと僅かに
またはほとんど接触している地点まで少し上昇され、さ
らに試験固定装置に連通している圧力室94に空気圧力が
加えられる。細長い各ポート14を横切って引張られたフ
レキシブルなポリイミド薄膜に与えられた空気圧力は、
プローブコンタクトパッドをウェハダイパッドと接触さ
せ、薄膜の横方向にぴんと張った部分、すなわちポート
の狭い寸法の部分を横切っている部分により、高い接触
圧力およびすぐれた整合を提供し、一方でコンタクトパ
ッド30を支持する薄膜のフレキシビリティがコンタクト
パッドに自己平坦化を行わせて、各プローブコンタクト
パッドとその関連したウェハダイパッドとの間における
良好な安定した強固な電気接触を確実にする。
【0041】典型的なウェハは数十または数百個のダイ
を含むことが可能であり、したがって数十または数百の
グループのダイパッドを含むことができる。各プローブ
薄膜試験ヘッドは、試験されているウェハ上のチップの
ひとつ置きの列の1グループが所定の時間に試験される
ように、十分なグループのコンタクトパッドを含んでい
る。1グループのダイ(例えば、ダイのひとつ置きの列
の1グループの中の全てのダイ)の試験の終了後、ガス
圧力は圧力室94から取除かれ、プローブ対の第2の試験
ヘッドが同様にして、第2の試験ヘッド中のポートのパ
ターンに一致したパターンで複数の圧力室94により特有
に構成されたその対応した試験固定挿入部と共に試験固
定装置に配置される。試験固定挿入部が連通した気体室
の再加圧後、残りのダイのグループ(ひとつ置きのダイ
の列)の試験が行われる。
【0042】試験工程自身は、試験固定装置と試験され
るべきウェハとの間で適切な接触が行われた後に非常に
短い時間で行われることができる。これは、単一の試験
ヘッドのタッチダウンを1度だけ使用してダイの複数の
列の全てのダイが(例えば、ウェハ上のダイの総数の実
質的に半分)が同時にまたは一時に1列または1個のダ
イづつ試験されることができるためである。それと対照
的に、試験プローブおよび試験されているウェハを適切
に位置するために必要とされる時間は、実際の試験に要
する時間よりはるかに長い。したがって、単一プローブ
の位置決めを努力するだけで多数のダイを試験する能力
は時間を大きく節約する。
【0043】2つの試験固定装置が迅速な並列動作のた
めに使用されることは容易に理解されるであろう。奇数
の列試験に対する試験固定挿入部34(図4)がこのよう
な試験装置の一方に配置され、また偶数の列試験に対す
る試験固定挿入部134 (図5)がこのような試験装置の
他方に配置される。したがって、試験されるウェハは第
1の試験固定装置に位置され、上記のように試験され、
その後そのピック・アンド・プレイス装置によって第2
の試験固定装置に移動され、チップの残りの列の試験が
終了する。このようにして、各プローブ対の一方の試験
ヘッドだけが指定されたカセットに蓄積され、1つのピ
ック・アンド・プレイス装置によって処理されることを
必要とし、試験の速度を大幅に高めるように位置決めお
よび整合時間を大幅に減少させ、視覚的整合を著しく容
易にする。
【0044】さらに、試験固定装置に薄膜プローブ試験
ヘッドを強固に固定する別の方法を検討する。例えば、
薄膜の偏位のための本発明の加圧技術は、プローブの真
空結合ではなく機械的固定具を特徴とするウェハおよび
プローブ接続手段が実現可能である。
【0045】試験プローブおよび固定装置、並びに上述
された試験方法は、非常に多数の利点を有することが容
易に理解されるであろう。これらの利点は、薄膜プロー
ブ対の2度の大量タッチダウンでバーンイン試験を含
む、10,000乃至30,000個の接触子を有するウェハ全体を
試験する能力を有することであり、それは試験ウェハ上
の広く分離されたダイおよびダイパッドに同時に接続で
きなかったためにこれまで利用できなかった能力であ
る。薄膜の弛みの問題を克服し、一方において従来のプ
ローブカードの針またはブレード接触子に比較してダイ
パッドに与えられる損傷が少ないソフトなパッド接触が
保持されることのできる、試験ヘッド上の多数の細長い
ポートの新しい使用により、このようなダイパッドに成
功的に接触する能力が得られる。このような多ポートの
使用は、トレースおよび回路素子がポートを囲む基体の
リブ部分上においてプローブ試験コンタクトパッドに非
常に近接した位置に配置されることを可能にする付加的
な利点を提供する。
【0046】各ポートは、ウェハ上の単一のダイの幅の
約1.5 倍を越えない寸法を少なくとも1つ有しているこ
とが重要である。この非常に小さい横方向の寸法および
単一のダイの寸法より数倍大きい(例えば、最初に説明
されたようにダイの1列全体、またはダイの1行全体を
カバーするように十分に大きい)縦方向の寸法により、
試験ヘッドは単一のタッチダウンだけで多数のダイの試
験を可能にするが、そうでなければ薄膜の支持されてい
ない大面積を弛ませて、結果的に別のウェハ部分および
試験されているダイ以外のダイと接触させる薄膜の垂れ
下がりまたは弛みの問題を依然として回避している。さ
らに、ウェハ上の複数のダイに対する数組の接触子を備
えた薄膜の支持されていない大面積の区域を使用する場
合には、薄膜の外向きの加圧が、変化する無制御の相対
的な横方向の変位を異なる薄膜領域に生じさせ、したが
って正確な整列を妨げる。
【0047】基体の膨脹の温度係数は、広範囲の温度に
わたる試験が可能であるように、試験されているウェハ
の膨脹の温度係数に整合されることができる。このよう
な膨脹の温度係数の整合を使用しない場合、試験プロー
ブ基体とウェハの異なる膨脹率が深刻な不整合を生じさ
せるか、或は異なる温度で異なるプローブを使用するこ
とが要求される。
【0048】使用されるフォトリソグラフ技術に適切し
たダイおよびマスクを製造してしまえば、非常に多数の
薄膜プローブを製造するのは比較的簡単であるため、こ
こに記載されたプローブの製造は非常に迅速で効率的で
あり、安価である。これは、各プローブ上で個別に調節
されなければならない針およびブレードを使用したプロ
ーブと区別される特徴である。さらに重要なことは、本
発明の多ポート特性は薄膜の過度の垂れ下がりまたは弛
みを最小にし、またプローブのコンタクトパッドとダイ
パッドとの間のソフトな接触によって、調節および再調
節を頻繁に行う必要がなく、日常的な洗浄しか必要とし
ないためにプローブ接触子の消耗を著しく軽減すること
ができることである。
【0049】上記の薄膜プローブに関して、試験されて
いるウェハの正確なX,Y運動を可能にする非常に正確
なプローブステーションにより、1乃至2ミクロンの整
列の正確度が可能である。このような高い正確度の整列
により、直径が1ミルより小さいプローブパッドを形成
し、使用することができる。
【図面の簡単な説明】
【図1】本発明の原理を使用した1対の試験ヘッドの1
つの隔膜プローブ試験ヘッドの斜視図、部分的拡大断面
図、およびその周辺部分の断面図。
【図2】本発明の試験固定挿入部の斜視図およびライン
2b−2bにおける断面図。
【図3】ウェハの集積回路チップを試験する試験固定装
置および作業台の断面図。
【図4】プローブ対およびその挿入部の2つの試験ヘッ
ドの一方を示した図3の試験固定装置および作業台の分
解斜視図。
【図5】図4に類似しているが、プローブ対およびその
挿入部の2つの試験ヘッドの他方を示した図3の試験固
定装置および作業台の分解斜視図。

Claims (10)

    【特許請求の範囲】
  1. 【請求項1】 半導体ウェハ上にグループで互いに隣接
    して形成された集積回路チップのグループを同時に試験
    するプローブにおいて、 前記チップ横方向の寸法の1.5 倍より大きくない幅を有
    する細長いポートが1以上形成されている実質的に剛性
    の基体と、 少なくともそのセグメントが前記細長いポートを横切っ
    て延在するフレキシブルで透明な薄膜と、 前記薄膜上に形成された複数の導電性のトレースと、 前記トレースの選択されたものの上に形成され、前記薄
    膜のセグメント内に配置されているコンタクトパッドと
    を具備していることを特徴とするプローブ。
  2. 【請求項2】 前記ポートは、前記チップの縦方向の寸
    法の整数倍より小さくない長さを有している請求項1記
    載のプローブ。
  3. 【請求項3】 前記チップのグループは、ひとつ置きの
    列の距離だけ横方向に間隔を隔てられた前記チップの2
    以上のひとつ置きの列を含んでおり、前記基体はさらに
    互いに間隔を隔てられ、前記チップのひとつ置きの列に
    対応する第1および第2の細長いポートを含み、前記第
    2のポートはまたそれを横切って延在する前記フレキシ
    ブルな薄膜のセグメントを有し、前記各基体の前記ポー
    トは少なくとも1つのリブを有する前記基体のリブ領域
    によって分離され、前記各リブは前記ひとつ置きの列の
    距離より小さい幅を有し、 さらに、前記第2のポートの前記薄膜セグメント上に形
    成された第2の複数の導電性トレースと、 前記第2の複数のトレース上に形成された第2の複数の
    接触子とを具備している請求項1記載のプローブ。
  4. 【請求項4】 前記チップのグループは、ひとつ置きの
    行の距離だけ横方向に間隔を隔てられた前記チップの2
    以上のひとつ置きの行を含んでおり、前記基体はさらに
    互いに間隔を隔てられ、前記チップのひとつ置きの行に
    対応する第1および第2の細長いポートを含み、前記第
    2のポートはまたそれを横切って延在する前記フレキシ
    ブルな薄膜のセグメントを有し、前記各基体の前記ポー
    トは少なくとも1つのリブを有する前記基体のリブ領域
    によって分離され、前記各リブは前記ひとつ置きの行の
    距離より小さい幅を有し、 さらに、前記第2のポートの前記薄膜セグメント上に形
    成された第2の複数の導電性トレースと、 前記第2の複数のトレース上に形成された第2の複数の
    接触子とを具備している請求項1記載のプローブ。
  5. 【請求項5】 さらに、少なくとも1つの前記基体のリ
    ブに沿って配置された少なくとも1つの電気回路素子を
    具備している請求項3または4記載のプローブ。
  6. 【請求項6】 半導体ウェハ上にグループで互いに隣接
    して形成された全ての集積回路チップを同時に試験する
    方法において、 前記チップの横方向の寸法の1.5 倍より大きくない幅を
    有する1以上の細長いポートが形成されており、前記ポ
    ートを横切って延在するそのセグメントを含み、そのセ
    グメント上に形成されたプローブコンタクトパッドを有
    している薄膜のセグメントを含む実質的に剛性の試験プ
    ローブを設け、 前記ポートが前記グループのチップと一致するように前
    記ウェハに隣接して前記プローブを位置させ、 前記チップのグループ中の全てのチップに前記プローブ
    コンタクトパッドを同時に接触させるように前記プロー
    ブおよび前記ウェハを相対的に移動するステップを含ん
    でいる試験方法。
  7. 【請求項7】 さらに、前記ウェハ上において前記チッ
    プの第1および第2のグループを定めるステップを含
    み、前記試験プローブを設けるステップにおいて前記ウ
    ェハ上の前記両グループを順次に試験し、前記第1のグ
    ループ中の全てのチップに同時に接触する第1の試験ヘ
    ッドと、前記第2のグループ中の全てのチップに同時に
    接触する第2の試験ヘッドとを具備するように構成され
    たプローブ試験ヘッド対を提供する請求項6記載の方
    法。
  8. 【請求項8】 試験固定装置を設け、 前記第1の試験ヘッドと共同するように構成された第1
    の試験固定挿入部と、前記第2の試験ヘッドと共同する
    ように構成された第2の試験固定挿入部とを設け、 前記試験固定装置に第1の試験固定挿入部を取付け、 前記第1の試験ヘッドを前記試験固定装置に結合し、 試験されるべき前記第1のグループのチップに前記第1
    の試験ヘッドを接触させるように前記試験固定装置およ
    びウェハを相対的に移動させ、 前記試験固定装置から前記第1の試験ヘッドを取除き、 前記試験固定装置に第2の試験固定挿入部を取付け、 前記第2の試験ヘッドを前記試験固定装置に結合するス
    テップを含んでいる請求項7記載の方法。
  9. 【請求項9】 前記プローブ試験ヘッド対を設けるステ
    ップは、 複数の互いに間隔を隔てられた細長いポートが形成され
    た第1の基体を形成し、 前記ポートを横切って延在するセグメントを有し、その
    セグメントの外側にトレースおよびコンタクトパッドが
    設けられているフレキシブルな薄膜を前記第1の基体に
    固定し、前記ポートが前記ウェハ上の第1の組のひとつ
    置きの列のチップに対応したパターンで配列され、 前記ウェハ上の第2の組のひとつ置きの列のチップに対
    応した第2のパターンで配列されたポートを有する第2
    の基体を同様にして形成する請求項7記載の方法。
  10. 【請求項10】 少なくとも2つのチップグループに分
    けられたチップの予め定められた配列を有する半導体ウ
    ェハ上の集積回路チップを試験する装置において、 試験回路接続端子を有する試験固定装置と、 各試験ヘッドが複数のポートおよびそれら各ポートを横
    切って引張られて設置された薄膜セグメントを有する少
    なくとも2つのプローブ試験ヘッドを有し、前記各薄膜
    セグメント上に複数のコンタクトパッドを支持し、各試
    験ヘッドの前記ポートが前記チップの前記グループの異
    なるものを試験するように構成されている薄膜試験プロ
    ーブセットと、 前記各プローブ試験ヘッドにそれぞれ対応した2つの挿
    入セット部材とを有する試験固定挿入セットとを具備
    し、前記挿入セット部材が前記試験固定装置に交換可能
    に取付けられ、前記各挿入セット部材が前記プローブ試
    験ヘッドの1つの個々のポートにそれぞれ対応した複数
    のガス圧力室を提供するように構成されていることを特
    徴とする装置。
JP7267178A 1994-10-14 1995-10-16 全ウェハ試験用の多ポート薄膜プローブ Pending JPH08211101A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US32329094A 1994-10-14 1994-10-14
US323290 1994-10-14

Publications (1)

Publication Number Publication Date
JPH08211101A true JPH08211101A (ja) 1996-08-20

Family

ID=23258543

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7267178A Pending JPH08211101A (ja) 1994-10-14 1995-10-16 全ウェハ試験用の多ポート薄膜プローブ

Country Status (4)

Country Link
US (1) US5623214A (ja)
EP (1) EP0707214A3 (ja)
JP (1) JPH08211101A (ja)
TW (1) TW274636B (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0964125A (ja) * 1995-08-24 1997-03-07 Nippon Maikuronikusu:Kk プローブカード
JP2000227446A (ja) * 1998-11-30 2000-08-15 Japan Electronic Materials Corp プローブカード
JP2006343182A (ja) * 2005-06-08 2006-12-21 Renesas Technology Corp 半導体集積回路装置の製造方法
US8174793B2 (en) 2010-06-22 2012-05-08 Tdk Corporation Thin film magnetic head and magnetic disk device and electronic component

Families Citing this family (61)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6232789B1 (en) 1997-05-28 2001-05-15 Cascade Microtech, Inc. Probe holder for low current measurements
JP3135825B2 (ja) * 1995-09-27 2001-02-19 株式会社東芝 プローブカードおよびそのプローブカードを使用した半導体集積回路のプロービング試験方法
US5914613A (en) 1996-08-08 1999-06-22 Cascade Microtech, Inc. Membrane probing system with local contact scrub
JP3142801B2 (ja) * 1997-09-04 2001-03-07 松下電器産業株式会社 半導体集積回路の検査方法、プローブカード及びバーンイン用ボード
JPH1197494A (ja) * 1997-09-18 1999-04-09 Hitachi Ltd 半導体装置およびその製造方法
US6256882B1 (en) 1998-07-14 2001-07-10 Cascade Microtech, Inc. Membrane probing system
US6081110A (en) * 1998-09-30 2000-06-27 Credence Systems Corporation Thermal isolation plate for probe card
US6441315B1 (en) * 1998-11-10 2002-08-27 Formfactor, Inc. Contact structures with blades having a wiping motion
US6233184B1 (en) 1998-11-13 2001-05-15 International Business Machines Corporation Structures for wafer level test and burn-in
US6137297A (en) * 1999-01-06 2000-10-24 Vertest Systemsn Corp. Electronic test probe interface assembly and method of manufacture
JP3565086B2 (ja) * 1999-04-16 2004-09-15 富士通株式会社 プローブカード及び半導体装置の試験方法
US6578264B1 (en) 1999-06-04 2003-06-17 Cascade Microtech, Inc. Method for constructing a membrane probe using a depression
JP2001091543A (ja) * 1999-09-27 2001-04-06 Hitachi Ltd 半導体検査装置
US6262582B1 (en) 1999-10-15 2001-07-17 International Business Machines Corporation Mechanical fixture for holding electronic devices under test showing adjustments in multiple degrees of freedom
US6437587B1 (en) * 1999-11-04 2002-08-20 Agilent Technologies, Inc. ICT test fixture for fine pitch testing
US6838890B2 (en) * 2000-02-25 2005-01-04 Cascade Microtech, Inc. Membrane probing system
US6603323B1 (en) * 2000-07-10 2003-08-05 Formfactor, Inc. Closed-grid bus architecture for wafer interconnect structure
US6690184B1 (en) * 2000-08-31 2004-02-10 Micron Technology, Inc. Air socket for testing integrated circuits
US6437364B1 (en) * 2000-09-26 2002-08-20 United Microelectronics Corp. Internal probe pads for failure analysis
DE10143173A1 (de) 2000-12-04 2002-06-06 Cascade Microtech Inc Wafersonde
DE10130976C2 (de) * 2001-06-27 2003-06-12 Infineon Technologies Ag Verfahren zum Anordnen von Nadelsätzen auf einer Nadelkarte
US6912778B2 (en) 2001-07-19 2005-07-05 Micron Technology, Inc. Methods of fabricating full-wafer silicon probe cards for burn-in and testing of semiconductor devices
WO2003052435A1 (en) 2001-08-21 2003-06-26 Cascade Microtech, Inc. Membrane probing system
US7127550B1 (en) * 2001-10-31 2006-10-24 Sandisk Corporation Multi-module simultaneous program, erase test, and performance method for flash memory
JP2005527823A (ja) 2002-05-23 2005-09-15 カスケード マイクロテック インコーポレイテッド デバイスのテスト用プローブ
US6724205B1 (en) 2002-11-13 2004-04-20 Cascade Microtech, Inc. Probe for combined signals
US7057404B2 (en) 2003-05-23 2006-06-06 Sharp Laboratories Of America, Inc. Shielded probe for testing a device under test
DE202004021093U1 (de) 2003-12-24 2006-09-28 Cascade Microtech, Inc., Beaverton Aktiver Halbleiterscheibenmessfühler
US6943573B1 (en) * 2004-03-23 2005-09-13 Texas Instruments Incorporated System and method for site-to-site yield comparison while testing integrated circuit dies
US7368927B2 (en) 2004-07-07 2008-05-06 Cascade Microtech, Inc. Probe head having a membrane suspended probe
KR20070058522A (ko) 2004-09-13 2007-06-08 캐스케이드 마이크로테크 인코포레이티드 양측 프루빙 구조
US7282933B2 (en) * 2005-01-03 2007-10-16 Formfactor, Inc. Probe head arrays
US7414418B2 (en) * 2005-01-07 2008-08-19 Formfactor, Inc. Method and apparatus for increasing operating frequency of a system for testing electronic devices
US7535247B2 (en) 2005-01-31 2009-05-19 Cascade Microtech, Inc. Interface for testing semiconductors
US7656172B2 (en) 2005-01-31 2010-02-02 Cascade Microtech, Inc. System for testing semiconductors
US7449899B2 (en) 2005-06-08 2008-11-11 Cascade Microtech, Inc. Probe for high frequency signals
JP5080459B2 (ja) 2005-06-13 2012-11-21 カスケード マイクロテック インコーポレイテッド 広帯域能動/受動差動信号プローブ
TWD119070S1 (zh) * 2005-09-08 2007-09-21 東京應化工業股份有限公司 支撐板
USD544452S1 (en) * 2005-09-08 2007-06-12 Tokyo Ohka Kogyo Co., Ltd. Supporting plate
JP2007101373A (ja) * 2005-10-05 2007-04-19 Renesas Technology Corp プローブシート接着ホルダ、プローブカード、半導体検査装置および半導体装置の製造方法
JP2007121180A (ja) * 2005-10-31 2007-05-17 Fujitsu Ltd 半導体装置の試験装置及び半導体装置の試験方法
DE202007018733U1 (de) 2006-06-09 2009-03-26 Cascade Microtech, Inc., Beaverton Messfühler für differentielle Signale mit integrierter Symmetrieschaltung
US7764072B2 (en) 2006-06-12 2010-07-27 Cascade Microtech, Inc. Differential signal probing system
US7403028B2 (en) 2006-06-12 2008-07-22 Cascade Microtech, Inc. Test structure and probe for differential signals
US7723999B2 (en) 2006-06-12 2010-05-25 Cascade Microtech, Inc. Calibration structures for differential signal probing
US7443186B2 (en) 2006-06-12 2008-10-28 Cascade Microtech, Inc. On-wafer test structures for differential signals
US7649366B2 (en) 2006-09-01 2010-01-19 Formfactor, Inc. Method and apparatus for switching tester resources
US7852094B2 (en) * 2006-12-06 2010-12-14 Formfactor, Inc. Sharing resources in a system for testing semiconductor devices
US7764076B2 (en) * 2007-02-20 2010-07-27 Centipede Systems, Inc. Method and apparatus for aligning and/or leveling a test head
WO2008120302A1 (ja) * 2007-03-28 2008-10-09 Fujitsu Microelectronics Limited 半導体装置の試験装置
US7876114B2 (en) 2007-08-08 2011-01-25 Cascade Microtech, Inc. Differential waveguide probe
US7888957B2 (en) 2008-10-06 2011-02-15 Cascade Microtech, Inc. Probing apparatus with impedance optimized interface
WO2010059247A2 (en) 2008-11-21 2010-05-27 Cascade Microtech, Inc. Replaceable coupon for a probing apparatus
US8278958B2 (en) * 2009-05-01 2012-10-02 Cambridge Silicon Radio Ltd. Semiconductor test system and method
US8347689B2 (en) * 2009-12-08 2013-01-08 GM Global Technology Operations LLC Tool for assisting leak testing of an enclosed volume and method incorporating the tool
TWI473189B (zh) * 2012-06-15 2015-02-11 Powertech Technology Inc 已單離晶粒堆疊封裝件之晶圓級測試方法
JP5928203B2 (ja) * 2012-07-10 2016-06-01 三菱電機株式会社 検査装置
US9891266B2 (en) * 2014-02-25 2018-02-13 Taiwan Semiconductor Manufacturing Co., Ltd. Test circuit and method
TWI790515B (zh) * 2020-12-21 2023-01-21 矽品精密工業股份有限公司 測試裝置及測試方法
CN114966139B (zh) * 2022-07-22 2022-10-25 威海双丰物探设备股份有限公司 水听器用阻抗匹配器参数测量装置
CN117590183A (zh) * 2022-08-19 2024-02-23 西安航思半导体有限公司 用于dfn封装器件的测试装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS51121268A (en) * 1975-04-17 1976-10-23 Seiko Epson Corp Semiconductor wafer measuring device
JPS6377129A (ja) * 1986-09-19 1988-04-07 Oki Electric Ind Co Ltd プロ−ブカ−ド
JPH04266043A (ja) * 1990-10-31 1992-09-22 Hughes Aircraft Co 集積回路の試験用装置および方法

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2194108B3 (ja) * 1972-07-27 1975-09-05 Itt Produits Ind
US4161692A (en) * 1977-07-18 1979-07-17 Cerprobe Corporation Probe device for integrated circuit wafers
JPS5929151B2 (ja) * 1981-08-03 1984-07-18 日本電子材料株式会社 半導体ウエハ−試験装置
US4649339A (en) * 1984-04-25 1987-03-10 Honeywell Inc. Integrated circuit interface
US4697143A (en) * 1984-04-30 1987-09-29 Cascade Microtech, Inc. Wafer probe
US4721198A (en) * 1985-11-13 1988-01-26 Ando Electric Co., Ltd. Probe card clamping and changing mechanism
EP0230348A2 (en) * 1986-01-07 1987-07-29 Hewlett-Packard Company Test probe
JPS62169341A (ja) * 1986-01-21 1987-07-25 Tokyo Electron Ltd プロ−ブカ−ド自動交換プロ−バ
US4733172A (en) * 1986-03-08 1988-03-22 Trw Inc. Apparatus for testing I.C. chip
JPS62263647A (ja) * 1986-05-12 1987-11-16 Tokyo Electron Ltd ウエハプロ−バ
US4943767A (en) * 1986-08-21 1990-07-24 Tokyo Electron Limited Automatic wafer position aligning method for wafer prober
US4783625A (en) * 1986-08-21 1988-11-08 Tektronix, Inc. Wideband high impedance card mountable probe
JPS6362245A (ja) * 1986-09-02 1988-03-18 Canon Inc ウエハプロ−バ
EP0259163A3 (en) * 1986-09-05 1989-07-12 Tektronix, Inc. Semiconductor wafer probe
US4912399A (en) * 1987-06-09 1990-03-27 Tektronix, Inc. Multiple lead probe for integrated circuits in wafer form
EP0304868A3 (en) * 1987-08-28 1990-10-10 Tektronix Inc. Multiple lead probe for integrated circuits in wafer form
US4791363A (en) * 1987-09-28 1988-12-13 Logan John K Ceramic microstrip probe blade
US4820976A (en) * 1987-11-24 1989-04-11 Advanced Micro Devices, Inc. Test fixture capable of electrically testing an integrated circuit die having a planar array of contacts
JPH0833433B2 (ja) * 1987-11-30 1996-03-29 東京エレクトロン株式会社 プローブ装置
US5034685A (en) * 1988-05-16 1991-07-23 Leedy Glenn J Test device for testing integrated circuits
US4924589A (en) * 1988-05-16 1990-05-15 Leedy Glenn J Method of making and testing an integrated circuit
US4922192A (en) * 1988-09-06 1990-05-01 Unisys Corporation Elastic membrane probe
US4849689A (en) * 1988-11-04 1989-07-18 Cascade Microtech, Inc. Microwave wafer probe having replaceable probe tip
US4972143A (en) * 1988-11-30 1990-11-20 Hughes Aircraft Company Diaphragm test probe
US4928061A (en) * 1989-03-29 1990-05-22 International Business Machines Corporation Multi-layer printed circuit board
US5012187A (en) * 1989-11-03 1991-04-30 Motorola, Inc. Method for parallel testing of semiconductor devices
US4975638A (en) * 1989-12-18 1990-12-04 Wentworth Laboratories Test probe assembly for testing integrated circuit devices
US5027063A (en) * 1990-04-24 1991-06-25 John Fluke Mfg. Co., Inc. Vacuum-actuated test fixture for testing electronic components
US5090118A (en) * 1990-07-31 1992-02-25 Texas Instruments Incorporated High performance test head and method of making
JP2932674B2 (ja) 1990-10-31 1999-08-09 ソニー株式会社 ステツピングモータの製造方法
EP0508707A1 (en) * 1991-04-12 1992-10-14 Texas Instruments Incorporated System for testing on-wafer devices

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS51121268A (en) * 1975-04-17 1976-10-23 Seiko Epson Corp Semiconductor wafer measuring device
JPS6377129A (ja) * 1986-09-19 1988-04-07 Oki Electric Ind Co Ltd プロ−ブカ−ド
JPH04266043A (ja) * 1990-10-31 1992-09-22 Hughes Aircraft Co 集積回路の試験用装置および方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0964125A (ja) * 1995-08-24 1997-03-07 Nippon Maikuronikusu:Kk プローブカード
JP2000227446A (ja) * 1998-11-30 2000-08-15 Japan Electronic Materials Corp プローブカード
JP2006343182A (ja) * 2005-06-08 2006-12-21 Renesas Technology Corp 半導体集積回路装置の製造方法
US8174793B2 (en) 2010-06-22 2012-05-08 Tdk Corporation Thin film magnetic head and magnetic disk device and electronic component

Also Published As

Publication number Publication date
EP0707214A2 (en) 1996-04-17
EP0707214A3 (en) 1997-04-16
US5623214A (en) 1997-04-22
TW274636B (ja) 1996-04-21

Similar Documents

Publication Publication Date Title
JPH08211101A (ja) 全ウェハ試験用の多ポート薄膜プローブ
US5872459A (en) Method of testing integrated circuits
US5642054A (en) Active circuit multi-port membrane probe for full wafer testing
US4518914A (en) Testing apparatus of semiconductor wafers
US5416429A (en) Probe assembly for testing integrated circuits
US6060891A (en) Probe card for semiconductor wafers and method and system for testing wafers
US6025730A (en) Direct connect interconnect for testing semiconductor dice and wafers
US6798224B1 (en) Method for testing semiconductor wafers
US4623839A (en) Probe device for testing an integrated circuit
US5623213A (en) Membrane probing of circuits
EP1286389B1 (en) Method and apparatus for testing semiconductor wafers
US7629804B2 (en) Probe head assembly for use in testing multiple wafer die
EP0230348A2 (en) Test probe
US6137297A (en) Electronic test probe interface assembly and method of manufacture
US5847571A (en) Membrane probing of circuits
US5629630A (en) Semiconductor wafer contact system and method for contacting a semiconductor wafer
US5336992A (en) On-wafer integrated circuit electrical testing
EP0304868A2 (en) Multiple lead probe for integrated circuits in wafer form
JP2009541715A (ja) プローブ・カード基板上のタイル角部のソーイング
US20030052319A1 (en) Fixture for multiple known good die processing
WO2017075599A1 (en) Magnetically shielded probe card
EP0107327A1 (en) Probe device for testing an integrated circuit and method of making same
KR20000027658A (ko) 수직형 탐침 카드
IL106890A (en) Method and device for testing integrated circuits
US5900316A (en) Flexible conductive sheet