JPH0823029A - 半導体集積回路装置及びその設計方法 - Google Patents

Abstract

(57)【要約】 【目的】 半導体集積回路装置を正常に動作させ、エレ
クトロマイグレーション耐性を向上し、効率良く信号配
線の引き回しをする。 【構成】 半導体基板１の主面上に半導体素子が設けら
れ、その上層に枝電源配線５、幹電源配線６及び信号配
線等の配線を配置する積層構造の配線層が設けられ、半
導体素子が配線で結線されて所定の機能を有する基本回
路セル群を構成し、基本回路セル群が複数の給電エリア
４に分割され、給電エリア４毎に枝電源配線５が接続さ
れ、枝電源配線５が幹電源配線６を通じて外部電源に接
続される半導体集積回路装置であって、前記枝電源配線
５の配線幅は、各給電エリア４に配置された基本回路セ
ルの種類及び数によって異なる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、半導体集積回路装置に
関し、特にＡＳＩＣ（Ａpplication Ｓpecific Ｉntegr
ated Ｃircuit又はＡpplication Ｓpecific Ｓtandard
Ｐroduct：特定用途向けＩＣ）に適用して有効な技術に
関するものである。

【０００２】

【従来の技術】ＡＳＩＣとは、ゲートアレイ方式、スタ
ンダードセル方式、カスタム方式等の特定用途向け半導
体集積回路装置の設計方式のことであり、ＡＳＩＣの概
念には、これらの方式のうちいずれかを採用する半導体
集積回路装置のすべてが含まれる。

【０００３】ＡＳＩＣを採用する半導体集積回路装置
は、基本的にコンピュータを利用した自動配線配置シス
テム（ＤＡ：Ｄesign Ａutomation）の支援に基づき、
設計開発が行われる。例えば、前記スタンダードセル方
式を採用する半導体集積回路装置は、一般に、予め最適
な設計がなされた複数種類の機能を有する基本回路セル
（マクロセル）を自動配置配線システムに登録し、必要
に応じて該基本回路セルを配置し、この基本回路セル間
の夫々を結線する方式である。

【０００４】前記スタンダードセル方式を採用する半導
体集積回路装置は、平面形状が方形状の半導体基板を主
体にして構成される。この基板の主面上には、複数の給
電エリアがＸ及びＹ方向に行列状に配置される。給電エ
リア内には、論理回路セル、入出力回路セル及び診断回
路セル等の基本回路セルが配置されるとともに、これら
の基本回路セルに電源を供給する電源回路セルが配置さ
れる。

【０００５】前記給電エリア内の論理回路セルは、他の
論理回路セルと結線され、内部論理回路を構成する。ま
た、給電エリア内の入出力回路は、論理回路セルに結線
され、外部との信号の入出力を行う。

【０００６】前記給電エリア内及び給電エリア間の結線
は、多層配線構造の配線層に形成された配線により行わ
れる。例えば、６層配線構造の場合、第６層目の配線
層、所謂最上層の配線層は、例えばＹ方向に延在する幹
電源配線の配線層として使用され、低電圧幹電源配線、
終端幹電源配線及び接地幹電源配線とが交互に配置され
る。

【０００７】第５層目の配線層は、前記幹電源配線の枝
線として使用される枝電源配線の配線層として使用され
る。この枝電源配線は、Ｘ方向に整列する給電ブロック
列の夫々の上部に、低電圧枝電源配線、終端枝電源配線
及び接地枝電源配線とが列方向に延在して配置され、給
電ブロックに配置された論理回路セル、入出力回路セ
ル、診断回路セル、電源回路セルの夫々に接続される。

【０００８】また、前記枝電源配線は、エレクトロンマ
イグレーション及び枝電源配線での電位降下を考慮し、
流れる電流量の最も多い給電エリアに合わせて配線幅が
設定される。

【０００９】

【発明が解決しようとする課題】しかしながら、本発明
者は、前記従来技術を検討した結果、以下のような問題
点を見出した。

【００１０】前述した半導体集積回路装置によると、前
記幹電源配線は、流れる電流量の最も多い給電エリアに
合わせて、その配線幅を設定しているので、夫々の給電
エリアに接続される前記枝電源配線の配線幅は同じであ
るが、給電エリアは、配置された基本回路セルの種類や
数によって、流れる電流量が異なる。このため、前記枝
電源配線での電位降下に差があり、給電エリア毎に印加
される電位が異なり、半導体集積回路装置が誤動作する
という問題があった。

【００１１】また、従来、前記枝電源配線は、最大の電
流が流れる給電エリアの電流量に合わせて配線幅を決定
しているので、最大の電流が流れる給電エリアに給電す
る枝電源配線は、エレクトロンマイグレーションが発生
しない線幅を満足してはいるが、他の枝電源配線ほど配
線幅に余裕が無い。このため、エレクトロンマイグレー
ション現象による断線が発生する可能性があった。

【００１２】また、流れる電流量が最も多い給電エリア
に合わせて、枝電源配線の配線幅を設定しているので、
流れる電流量の少ない給電エリアでは、必要以上に配線
幅の広い幹電源配線が配置されることになり、配線チャ
ネル領域を無駄に占領し、信号配線の引き回しが効率良
く行えないという問題があった。

【００１３】本発明の目的は、半導体集積回路装置にお
ける電源電圧の抵抗による電圧降下を防止することがで
きる技術を提供することにある。

【００１４】本発明の他の目的は、半導体集積回路装置
の電源配線のエレクトロマイグレーション耐性を向上す
ることができる技術を提供することにある。

【００１５】本発明の他の目的は、半導体集積回路装置
の設計において、効率良く信号配線の引き回しをするこ
とができる技術を提供することにある。

【００１６】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述及び添付図面によって明らか
になるであろう。

【００１７】

【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
下記のとおりである。

【００１８】（１）半導体基板の主面上に半導体素子が
設けられ、その上層に枝電源配線、幹電源配線及び信号
配線等の配線を配置する積層構造の配線層が設けられ、
該半導体素子が前記配線で結線されて所定の機能を有す
る基本回路セル群を構成し、該基本回路セル群が複数の
給電エリアに分割され、該給電エリア毎に前記枝電源配
線が接続され、該枝電源配線が前記幹電源配線を通じて
外部電源に接続される半導体集積回路装置であって、前
記枝電源配線の配線幅は、各給電エリアに配置された基
本回路セルの種類及び数によって異なる。

【００１９】（２）行列状に配置された複数の給電エリ
アに所定の基本回路セルを配置し、該給電エリアに電流
を供給する枝電源配線を配置する半導体集積回路装置の
設計方法であって、前記各給電エリアに配置された該基
本回路セルの種類及び数をもとに各給電エリアに流れる
電流量及び各給電エリアでの電位降下を算出し、該算出
結果に基づいて前記枝電源配線の配線幅を設定する。

【００２０】

【作用】前述した手段（１）によれば、本発明の半導体
集積回路装置は、前記枝電源配線の配線幅が、各給電エ
リアに配置された基本回路セルの種類及び数によって異
なる。つまり、夫々の給電エリアに電位降下が同じにな
るように配線幅を設定するので、各回路セルに所定の電
位を供給することができ、各基本回路セルを安定に動作
させることができる。

【００２１】また、電流量の少ない給電エリアの配線幅
を狭くした分、最大の電流量の流れる給電エリアに接続
される枝電源配線の配線幅に余裕を持たせることができ
るので、従来、配線幅に余裕が無かった電流量の多い給
電エリアにおいても、エレクトロンマイグレーション耐
性を向上することができる。

【００２２】また、前述した手段（２）によれば、本発
明の半導体集積回路装置の設計方法は、前記各給電エリ
アに配置された該回路セルの種類及び数をもとに各給電
エリアに流れる電流量及び各給電エリアでの電位降下を
算出し、該算出結果に基づいて前記枝電源配線の配線幅
を設定する。つまり、各給電エリアに、エレクトロンマ
イグレーション規定を満たす配線幅の枝電源配線が接続
されるので、流れる電流量の少ない給電エリアに接続さ
れる枝電源配線は、従来より配線幅が狭くなり、配線チ
ャネル領域に信号配線を配置する余裕ができる。この結
果、信号配線の引き回しを効率良く行うことができる。

【００２３】以下、本発明の構成について、スタンダー
ドセル方式を採用する半導体集積回路装置に本発明を適
用した一実施例とともに説明する。

【００２４】なお、実施例を説明するための全図におい
て、同一機能を有するものは同一符号を付け、その繰り
返しの説明は省略する。

【００２５】

【実施例】本実施例は、スタンダードセル方式で設計さ
れた半導体集積回路装置に本発明を適用した一実施例で
ある。

【００２６】図１は、本発明の一実施例である半導体集
積回路装置のチップレイアウト図である。

【００２７】図２は、前記半導体集積回路装置の給電エ
リアの構成を示す模式図である。

【００２８】図３は、前記半導体集積回路装置の第５層
目の配線層に配置された枝電源配線のレイアウト図であ
る。

【００２９】図４は、前記半導体集積回路装置の第６層
目の配線層に配置された幹電源配線のレイアウト図であ
る。

【００３０】図５は、前記枝電源配線の構成を示す要部
レイアウト図である。

【００３１】図１に示すように、スタンダードセル方式
を採用する半導体集積回路装置は、平面形状が方形状の
単結晶珪素からなる基板１を主体に構成される。該基板
１の主面の中央領域には、内部論理回路２ａ、入出力回
路２ｂ及び診断回路２ｃ等が配置される。

【００３２】また、図２に示すように、基板１の主面上
に配置された基本回路セル群は、複数の給電エリア４に
分割される。該給電エリア４は、論理回路セル３ａと、
該論理回路セル３ａに隣接して配置された入出力回路セ
ル３ｂ、診断回路セル３ｃ及び電源回路セル３ｄで構成
される。基板１の主面上は、Ｘ及びＹ方向に給電エリア
４が整列する。

【００３３】前記内部論理回路２ａは図１中、Ｘ方向、
Ｙ方向のいずれにも規則的に配置された複数個の論理回
路セル３ａで構成される。論理回路セル３ａは所定の論
理機能（又は記憶機能）を備えたマクロセル（機能回路
ブロック）又はこのマクロセルの一部を構成する繰り返
しの基本となる回路が配置される。論理回路セル３ａに
は、フリップフロップ回路、ＮＡＮＤゲート、ＮＯＲゲ
ート、ＯＲゲート、ＮＯＴゲート回路等の論理回路（マ
クロセル又はマクロセルの一部）が配置される。

【００３４】前記論理回路セル３ａは、バイポーラトラ
ンジスタを主体に構成される。バイポーラトランジスタ
は、例えば高速回路動作性能に優れた縦型構造のｎｐｎ
型で構成される。論理回路セル３ａには、バイポーラト
ランジスタの他に複数個の抵抗素子等が配置される。

【００３５】前記内部論理回路２ａは、図１中、Ｙ方向
に複数個に分割され配置される。この複数個に分割され
た内部論理回路２ａの夫々の間には入出力回路２ｂ、診
断回路２ｃが配置される。

【００３６】前記入出力回路２ｂは、図１中、Ｘ方向、
Ｙ方向のいずれにも規則的に配置された複数個の入出力
回路セル３ｂで構成される。この入出力回路２ｂは、外
部装置と前記内部論理回路２ａに配置された論理回路セ
ル３ａとのインターフェイス回路として使用され、主に
入力信号、出力信号のレベル変換を行う。

【００３７】前記入出力回路セル３ｂは、バイポーラト
ランジスタやＭＩＳＦＥＴを主体に構成され、繰り返し
の基本となる回路例えばＮＯＴゲート回路、ＡＮＤゲー
ト回路等が配置される。

【００３８】また、前記内部論理回路２ａは、図１中、
Ｘ方向に複数個に分割され配置される。この複数個に分
割された内部論理回路２ａの夫々の間には電源回路２ｄ
が配置される。この電源回路２ｄは複数個に分割されて
おり、参照電圧発生回路が配置される。

【００３９】前記電源回路２ｄは、前述の内部論理回路
２ａ及び入出力回路２ｂと同様に、Ｘ方向、Ｙ方向に複
数個に分割される。電源回路２ｄは、論理回路セル３
ａ、入出力回路セル３ｂ等の夫々で使用される参照電圧
を発生する。

【００４０】論理回路セル３ａは、主に同じ給電エリア
４内に配置された論理回路セル３ａと接続されて内部論
理回路２ａの一部を構成し、この内部論理回路２ａに
は、主に同じ給電エリア４内に配置された入出力回路セ
ル３ｂが接続される。また、給電エリア４内に配置され
る基本回路セルには、同じ給電エリア４に配置される電
源回路セル３ｄにより参照電圧が給電される。

【００４１】また、前記半導体集積回路装置は、前述の
ように単結晶珪素からなる基板１を主体に構成される。
基板１の一主面には前述のバイポーラトランジスタやＭ
ＩＳＦＥＴ等の半導体素子が設けられ、この半導体素子
の上層であって、基板１の上部には多層構造の配線層が
積層される。

【００４２】例えば、配線層を６層備える、所謂６層配
線構造を採用する半導体集積回路装置の場合、第１層目
の配線層は、前記半導体素子の上部に層間絶縁膜を介在
して積層され、第１層目配線が配置される。第１層目配
線は、層間絶縁膜に形成された接続孔（コンタクトホー
ル）を通して前記半導体素子の各電極に電気的に接続さ
れ、主に半導体素子間の結線、所謂セル内結線として使
用される。

【００４３】第２層目の配線層は、第１層目の配線層の
上部に層間絶縁膜を介在して積層され、Ｙ方向に延在す
る第２層目配線が配置される。第２層目配線は、層間絶
縁膜に形成された接続孔（スルーホール）を通して第１
層目配線に電気的に接続し、主にセル内結線として使用
される。

【００４４】第３層目の配線層、第４層目の配線層は、
主に基本回路セル間を結線するセル間配線層（信号配線
層）として使用される。

【００４５】第３層目の配線層は、第２層目の配線層の
上部に層間絶縁膜を介在して積層され、Ｘ方向に延在す
る第３層目配線が配置される。第３層目配線は、層間絶
縁膜に形成された接続孔（スルーホール）を通して第２
層目配線に電気的に接続する。

【００４６】第４層目の配線層は、第３層目の配線層の
上部に層間絶縁膜を介在して積層され、Ｙ方向に延在す
る第４層目配線が配置される。第４層目配線は、層間絶
縁膜に形成された接続孔（スルーホール）を通して第３
層目配線に電気的に接続する。

【００４７】第５層目の配線層、第６層目の配線層の夫
々は、主に電源配線層として使用される。

【００４８】図３に示すように、第５層目の配線層は、
第４層目の配線層の上部に層間絶縁膜を介在して積層さ
れる。該第５層目の配線層には、枝電源配線５がＸ方向
に延在して配置される。

【００４９】枝電源配線５には、終端枝電源配線５ｔ、
低電圧枝電源配線５ｅ及び接地枝電源配線５ｃの３種類
があり、第５層目の配線層にＹ方向に終端枝電源配線５
ｔ、低電圧枝電源配線５ｅ及び接地枝電源配線５ｃの順
番に繰り返し配置される。枝電源配線５は、Ｘ方向に整
列した給電エリア列の夫々の上部に一組づつ配置され
る。

【００５０】前記枝電源配線５の夫々は、層間絶縁膜に
形成された接続孔を通して下層の配線層に配置された電
源配線を通して、各給電エリア４の論理回路セル３ａ、
入出力回路セル３ｂ、診断回路セル３ｃ、電源回路セル
３ｄに接続される。

【００５１】図４に示すように、第６層目の配線層は、
第５層目の配線層の上部に層間絶縁膜を介在して積層さ
れる。該第６層目の配線層には、幹電源配線６がＹ方向
に延在して配置される。該幹電源配線６には、接地幹電
源配線６ｃ、終端幹電源配線６ｅ及び低電圧幹電源配線
６ｔとがあり、該幹電源配線６は、接地幹電源配線６
ｃ、終端幹電源配線６ｔ及び低電圧幹電源配線６ｅの順
番でＹ方向に繰り返し配置される。

【００５２】幹電源配線６の夫々は、層間絶縁膜に形成
された接続孔（スルーホール）を通して枝電源配線５に
（低電圧幹電源配線６ｅは低電圧枝電源配線５ｅに、終
端幹電源配線６ｔは終端枝電源配線５ｔに、接地幹電源
配線６ｃは接地枝電源配線５ｃに）接続される。

【００５３】図５に示すように、幹電源配線６は接続孔
７ａを通して枝電源配線に接続され、該枝電源配線５
は、接続孔７ｂを通して給電エリア４に終端電圧、低電
圧、接地電圧を給電している。枝電源配線５は、矢印Ｐ
が指し示すように、各給電エリア４に流れる電流量によ
って配線幅が異なっている。流れる電流量の多い給電エ
リア４には、配線幅の広い枝電源配線５が接続され、流
れる電流量が少ない給電エリア４には、配線幅の狭い枝
電源配線５が接続されているので、枝電源配線５での電
位降下を一定にでき、エレクトロンマイグレーション耐
性を向上できる。

【００５４】また、第６層目の配線層の上層に最終保護
膜が積層される。第６層目の配線層には、前記信号配線
や幹電源配線６に電気的につながる外部端子が設けら
れ、最終保護膜に形成された開孔を通して、最終保護膜
の表面上に引き出される。

【００５５】前記半導体集積回路装置は、マザーボー
ド、ベビーボード、プリント配線基板（ＰＣＢ）等の実
装基板にフェースダウンボンディング法（ＣＣＢ法）で
実装される。

【００５６】次に、本発明をスタンダードセル方式に適
用した半導体集積回路装置の設計方法を説明する。

【００５７】図６は、本発明をスタンダードセル方式に
適用した半導体集積回路装置の設計方法を説明するフロ
ーチャートである。

【００５８】スタンダードセル方式を採用する半導体集
積回路装置は、コンピュータの支援に基づく自動配線配
置システム（ＤＡ：Ｄesign Ａutomation）でほぼ全面
的に自動的に設計される。

【００５９】図６に示すように、自動配線配置システム
による半導体集積回路装置の設計の順序は、まず、コン
ピュータのメモリ上に基板１主面及び配線層に対応した
２次元平面を仮想する。そして、基板主面に対応する該
２次元平面上に基本回路セルを配置する（ステップ６
１）。この基本回路セルは、予め設計され、コンピュー
タに登録されている。

【００６０】次に、配置した基本回路セルを複数の給電
エリア４に分割する（ステップ６２）。該給電エリア４
は、論理回路セル３ａと、該論理回路セル３ａに隣接し
て配置された入出力回路セル３ｂ、診断回路セル３ｃ及
び電源回路セル３ｄで構成される。

【００６１】次に、配線層に対応した２次元平面上にセ
ル内配線、セル間配線（信号配線）、電源配線等を配置
する（ステップ６３）。例えば６層配線構造の配線層を
備える半導体集積回路装置を設計する場合、第１層目の
配線層、第２層目の配線層には主にセル内配線が配置さ
れ、第３層目の配線層、第４層目の配線層には、主にセ
ル間配線が配置される。第５層目の配線層には、主に枝
電源配線５が配置され、第６層目の配線層には幹電源配
線６が配置される。

【００６２】前記枝電源配線５は、前記各給電エリア４
に電源を供給するための配線であり、基本回路セルの実
装率が標準的な給電エリア４に合わせて、エレクトロン
マイグレーション及び電位降下を考慮した配線幅で配置
する。

【００６３】前記セル間配線（信号配線）は、主に第３
層目の配線層、第４層目の配線層に配置されるが、効率
良く接続するため、前記セル間配線の一部を第５層目の
配線層、第６層目の配線層に配置する。

【００６４】次に、配置された基本回路セルの種類及び
数にをもとに、各給電エリア４に必要な電流量及び各給
電エリア４での電位降下を算出する（ステップ６４）。

【００６５】次に、（ステップ６４）の算出結果に基づ
き、枝電源配線５の配線幅を各給電エリア４毎に設定す
る（ステップ６５）。つまり、流れる電流量の多い給電
エリア４に接続される枝電源配線５の配線幅を太くし、
エレクトロマイグレーション耐性を向上させ、全ての給
電エリア４での電位降下量を一定にする。

【００６６】次に、（ステップ６５）で設定した枝電源
配線５を前記２次元平面上に再配置する（ステップ６
６）。このように所定の動作をする半導体集積回路装置
を設計する。

【００６７】以上説明したように、本発明の半導体集積
回路装置は、前記枝電源配線５の配線幅が、各給電エリ
ア４に配置された基本回路セルの種類及び数によって異
なる。つまり、夫々の給電エリア４に電位降下が同じに
なるように配線幅が設定されているので、各基本回路セ
ルに所定の電位を供給することができ、各基本回路セル
を安定に動作させることができる。

【００６８】また、前記枝電源配線５の配線幅は、各給
電エリア４に配置された基本回路セルの種類及び数によ
って異なる。つまり、電流量の少ない給電エリア４の配
線幅が狭くなった分、最大の電流量の流れる給電エリア
４に接続される枝電源配線の配線幅を太くして、余裕を
持たせることができるので、従来、配線幅に余裕の無か
った給電エリア４においても、エレクトロンマイグレー
ション耐性を向上することができる。

【００６９】また、本発明の半導体集積回路装置は、前
記各給電エリア４に配置された該基本回路セルの種類及
び数をもとに各給電エリア４に流れる電流量を算出し、
該電流量に基づいて前記枝電源配線５の配線幅を決定す
る。つまり、各給電エリア４に、エレクトロンマイグレ
ーション規定を満たす配線幅の枝電源配線５が接続され
るので、流れる電流量の少ない給電エリア４に接続され
る枝電源配線５は、従来より配線幅が狭くなり、配線チ
ャネル領域に空き領域が出来るので、そこに信号配線を
配置することができる。この結果、信号配線の引き回し
を効率良く行うことができる。

【００７０】以上、本発明者によってなされた発明を、
前記実施例に基づき具体的に説明したが、本発明は、前
記実施例に限定されるものではなく、その要旨を逸脱し
ない範囲において種々変更可能であることは勿論であ
る。

【００７１】例えば、本発明は、ゲートアレイ方式、ス
タンダードセル方式、カスタム方式、セミカスタム方
式、マスタスライス方式のいずれの方式を採用する半導
体集積回路装置にも適用できる。

【００７２】

【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、下
記のとおりである。

【００７３】１．半導体集積回路装置を正常に動作させ
ることができる。

【００７４】２．半導体集積回路装置の電源配線のエレ
クトロマイグレーション耐性を向上することができる。

【００７５】３．半導体集積回路装置の設計において、
効率良く信号配線の引き回しをすることができる。

【図面の簡単な説明】

【図１】本発明の一実施例である半導体集積回路装置の
チップレイアウト図、

【図２】前記半導体集積回路装置の給電エリアの構成を
示す模式図、

【図３】前記半導体集積回路装置の第５層目の配線層に
配置された枝電源配線のレイアウト図、

【図４】前記半導体集積回路装置の第６層目の配線層に
配置された幹電源配線のレイアウト図、

【図５】前記半導体集積回路装置の電源配線の構成を示
す要部レイアウト図、

【図６】本発明をスタンダードセル方式に適用した半導
体集積回路装置の設計方法を説明するフローチャート。

【符号の説明】

１…基板、２ａ…内部論理回路、２ｂ…入出力回路、２
ｃ…診断回路、２ｄ…電源回路、３ａ…論理回路セル、
３ｂ…入出力回路セル、３ｃ…診断回路セル、３ｄ…電
源回路セル、４…給電エリア、５ｅ…低電圧枝電源配
線、５ｔ…終端枝電源配線、５ｃ…接地枝電源配線、６
ｅ…低電圧枝電源配線、６ｔ…終端枝電源配線、６ｃ…
接地枝電源配線、７…接続孔。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 宮本 和久 東京都青梅市今井2326番地 株式会社日立 製作所デバイス開発センタ内

Claims (2)

【特許請求の範囲】
1. 【請求項１】 半導体基板の主面上に半導体素子が設け
   られ、その上層に枝電源配線、幹電源配線及び信号配線
   等の配線を配置する積層構造の配線層が設けられ、該半
   導体素子が前記配線で結線されて所定の機能を有する基
   本回路セル群を構成し、該基本回路セル群が複数の給電
   エリアに分割され、該給電エリア毎に前記枝電源配線が
   接続され、該枝電源配線が前記幹電源配線を通じて外部
   電源に接続される半導体集積回路装置であって、前記枝
   電源配線の配線幅は、各給電エリアに配置された基本回
   路セルの種類及び数によって異なることを特徴とする半
   導体集積回路装置。
2. 【請求項２】 行列状に配置された複数の給電エリアに
   所定の基本回路セルを配置し、該給電エリアに電流を供
   給する枝電源配線を配置する半導体集積回路装置の設計
   方法であって、前記各給電エリアに配置された該基本回
   路セルの種類及び数をもとに各給電エリアに流れる電流
   量及び各給電エリアでの電位降下を算出し、該算出結果
   に基づいて前記枝電源配線の配線幅を設定することを特
   徴とする半導体集積回路装置の設計方法。