JPH08234152A - 液晶表示パネルの製造方法 - Google Patents
液晶表示パネルの製造方法Info
- Publication number
- JPH08234152A JPH08234152A JP3731595A JP3731595A JPH08234152A JP H08234152 A JPH08234152 A JP H08234152A JP 3731595 A JP3731595 A JP 3731595A JP 3731595 A JP3731595 A JP 3731595A JP H08234152 A JPH08234152 A JP H08234152A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- layer
- glass substrate
- transparent substrate
- crystal cell
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/24—Reinforcing of the conductive pattern
Landscapes
- Liquid Crystal (AREA)
Abstract
(57)【要約】
【目的】製造コストの低減
【構成】順次Ａ工程〜Ｈ工程から成る液晶表示パネルの
製造方法。Ａ工程：ガラス基板１３上とガラス基板１４
上にＩＴＯ透明電極１７、１８を形成して表示領域１６
を設ける。Ｂ工程：ガラス基板１３およびガラス基板１
４の各表示領域１６上に配向膜を形成し、配向膜の表面
をラビング処理する。Ｃ工程：ガラス基板１３とガラス
基板１４とを表示領域１６の周囲にそって配したシール
部１５を介して貼り合わせて空セルを形成する。Ｄ工
程：空セルにおける表示領域１６内に液晶材を注入して
液晶セル１２を形成する。Ｅ工程：液晶セル１２におけ
るガラス基板１３上の非表示領域のＩＴＯ透明電極１７
上（Ａ）に無電解めっきによりＮｉ−Ｐ層１９を設け
る。Ｆ工程：Ｎｉ−Ｐ層１９上に無電解めっきによりＡ
ｕ層２０を設ける。Ｇ工程：液晶セル１２をシアン化物
溶液２１に浸漬する。Ｈ工程：ガラス基板１３上に駆動
用半導体素子を搭載する。
製造方法。Ａ工程：ガラス基板１３上とガラス基板１４
上にＩＴＯ透明電極１７、１８を形成して表示領域１６
を設ける。Ｂ工程：ガラス基板１３およびガラス基板１
４の各表示領域１６上に配向膜を形成し、配向膜の表面
をラビング処理する。Ｃ工程：ガラス基板１３とガラス
基板１４とを表示領域１６の周囲にそって配したシール
部１５を介して貼り合わせて空セルを形成する。Ｄ工
程：空セルにおける表示領域１６内に液晶材を注入して
液晶セル１２を形成する。Ｅ工程：液晶セル１２におけ
るガラス基板１３上の非表示領域のＩＴＯ透明電極１７
上（Ａ）に無電解めっきによりＮｉ−Ｐ層１９を設け
る。Ｆ工程：Ｎｉ−Ｐ層１９上に無電解めっきによりＡ
ｕ層２０を設ける。Ｇ工程：液晶セル１２をシアン化物
溶液２１に浸漬する。Ｈ工程：ガラス基板１３上に駆動
用半導体素子を搭載する。
Description
【０００１】
【産業上の利用分野】本発明はガラス基板や有機フィル
ム等の上に形成した透明導電層上に更に無電解めっきに
よりめっき層を被覆した液晶表示パネルの製造方法に関
するものである。
ム等の上に形成した透明導電層上に更に無電解めっきに
よりめっき層を被覆した液晶表示パネルの製造方法に関
するものである。
【０００２】
【従来の技術】近年、ガラス基板の上に駆動用半導体素
子を搭載したＣＯＧ（Ｃｈｉｐ ＯｎＧｌａｓｓ、チッ
プ・オン・グラス）方式の液晶モジュールが提案され、
すでに実用化されている。ＣＯＧ方式の液晶モジュール
によれば、インジウム・スズ・オキサイド（略してＩＴ
Ｏと称する）を透明導電材として用いて、透明導電層を
形成しているが、そのＩＴＯ自体の抵抗値が大きくなる
ために（シート抵抗：１０〜２００Ω／□）、駆動用半
導体素子を駆動させるだけの十分なる電流量を確保する
ことができなかった。
子を搭載したＣＯＧ（Ｃｈｉｐ ＯｎＧｌａｓｓ、チッ
プ・オン・グラス）方式の液晶モジュールが提案され、
すでに実用化されている。ＣＯＧ方式の液晶モジュール
によれば、インジウム・スズ・オキサイド（略してＩＴ
Ｏと称する）を透明導電材として用いて、透明導電層を
形成しているが、そのＩＴＯ自体の抵抗値が大きくなる
ために（シート抵抗：１０〜２００Ω／□）、駆動用半
導体素子を駆動させるだけの十分なる電流量を確保する
ことができなかった。
【０００３】そこで、ＩＴＯ透明導電層の上にＮｉ−Ｐ
系もしくはＮｉ−Ｂ系等のめっき膜およびそれらを組み
合わせた膜の上にＡｕ等の貴金属を蒸着法やスパッタ法
もしくは無電解めっき法等により形成する構造が提案さ
れ、これによって配線抵抗を下げることがおこなわれて
いる（特公平３−６４８６９号、特開昭６３−２５５３
７７号参照）。そして、上記成膜法のうち、選択的に成
膜でき、かつ製造コストが低減できる無電解めっき法を
採用する傾向にある。
系もしくはＮｉ−Ｂ系等のめっき膜およびそれらを組み
合わせた膜の上にＡｕ等の貴金属を蒸着法やスパッタ法
もしくは無電解めっき法等により形成する構造が提案さ
れ、これによって配線抵抗を下げることがおこなわれて
いる（特公平３−６４８６９号、特開昭６３−２５５３
７７号参照）。そして、上記成膜法のうち、選択的に成
膜でき、かつ製造コストが低減できる無電解めっき法を
採用する傾向にある。
【０００４】また、ＣＯＧ方式液晶モジュールにおい
て、上記無電解めっき法をおこなう場合には、（１）２
枚のガラス基板の貼り合わせ前の段階の各ガラス基板
（ウェハー）に対してめっきする方法、あるいは（２）
２枚のガラス基板を貼り合わせした後（液晶セル）にめ
っきする方法、とがあるが、生産効率や工程内不良損失
を低減するために、後者（２）の方法を採用する傾向に
ある。
て、上記無電解めっき法をおこなう場合には、（１）２
枚のガラス基板の貼り合わせ前の段階の各ガラス基板
（ウェハー）に対してめっきする方法、あるいは（２）
２枚のガラス基板を貼り合わせした後（液晶セル）にめ
っきする方法、とがあるが、生産効率や工程内不良損失
を低減するために、後者（２）の方法を採用する傾向に
ある。
【０００５】
【発明が解決しようとする問題点】しかしながら、上記
（２）の方法にしたがって、無電解めっきをおこなった
場合には、ブリッジショートが生じるという問題点があ
る。以下、この問題点を図５により説明する。同図のＡ
とＢはそれぞれ液晶表示パネル１の要部拡大断面図およ
び要部拡大平面図である。２は走査側ガラス基板、３は
信号側ガラス基板であり、両ガラス基板２、３の間にシ
ール部４を介して液晶材５を封入して表示領域６を成し
ている。また、両ガラス基板２、３の各内面には透明電
極パターン７、８を形成し、透明電極パターン８を信号
側ガラス基板３の非表示領域９にまで延在させ、この延
在された透明電極パターン１０上に無電解めっきにより
金属層１１を積層する。金属層１１はたとえばＮｉ−Ｐ
系層とＡｕ層との積層構造である。
（２）の方法にしたがって、無電解めっきをおこなった
場合には、ブリッジショートが生じるという問題点があ
る。以下、この問題点を図５により説明する。同図のＡ
とＢはそれぞれ液晶表示パネル１の要部拡大断面図およ
び要部拡大平面図である。２は走査側ガラス基板、３は
信号側ガラス基板であり、両ガラス基板２、３の間にシ
ール部４を介して液晶材５を封入して表示領域６を成し
ている。また、両ガラス基板２、３の各内面には透明電
極パターン７、８を形成し、透明電極パターン８を信号
側ガラス基板３の非表示領域９にまで延在させ、この延
在された透明電極パターン１０上に無電解めっきにより
金属層１１を積層する。金属層１１はたとえばＮｉ−Ｐ
系層とＡｕ層との積層構造である。
【０００６】しかしながら、上記構成の液晶表示パネル
１によれば、走査側ガラス基板２と信号側ガラス基板３
との隙間ｓにめっき液が侵入して、滞留し、同図Ｂに示
すように各金属層１１間にコロイド状のＡｕが発生し、
その後、これが乾燥されることによって粉状のＡｕから
成る金属層１１ａができ、そして、各金属層１１が金属
層１１ａでもって接続された状態となり、これによっ
て、所謂、ブリッジショートが生じるという問題点があ
る。
１によれば、走査側ガラス基板２と信号側ガラス基板３
との隙間ｓにめっき液が侵入して、滞留し、同図Ｂに示
すように各金属層１１間にコロイド状のＡｕが発生し、
その後、これが乾燥されることによって粉状のＡｕから
成る金属層１１ａができ、そして、各金属層１１が金属
層１１ａでもって接続された状態となり、これによっ
て、所謂、ブリッジショートが生じるという問題点があ
る。
【０００７】上記問題点を解決するため、隙間ｓに樹脂
やレジストを塗布して、めっき液が侵入しないようにし
たマスキング技術が提案されているが、このマスキング
技術によれば、塗布工程およびその樹脂等の除去工程が
付加され、更に設備が増すことで、製造コストが高くな
るという問題点があった。
やレジストを塗布して、めっき液が侵入しないようにし
たマスキング技術が提案されているが、このマスキング
技術によれば、塗布工程およびその樹脂等の除去工程が
付加され、更に設備が増すことで、製造コストが高くな
るという問題点があった。
【０００８】したがって、本発明は上記事情に鑑みて完
成されたものであって、その目的は液晶セルに樹脂やレ
ジストを塗布するマスキング技術を用いることなく、ブ
リッジショートを生じなくして、無電解めっきにおける
製造歩留りを改善し、これによって製造コストを低減さ
せることにある。
成されたものであって、その目的は液晶セルに樹脂やレ
ジストを塗布するマスキング技術を用いることなく、ブ
リッジショートを生じなくして、無電解めっきにおける
製造歩留りを改善し、これによって製造コストを低減さ
せることにある。
【０００９】
【問題点を解決するための手段】本発明の液晶表示パネ
ルの製造方法は、順次下記Ａ工程〜Ｈ工程から成ること
を特徴とする。 Ａ工程：一方の透明基板上と他方の透明基板上に透明電
極パターンを形成して正方形もしくは矩形状の表示領域
を設ける。 Ｂ工程：一方の透明基板および他方の透明基板の各表示
領域上に配向膜を形成し、これらの配向膜の表面をラビ
ング処理する。 Ｃ工程：一方の透明基板と他方の透明基板とを表示領域
の周囲にそって配した接着用樹脂から成るシール部材を
介して貼り合わせて空セルを形成する。 Ｄ工程：空セルにおける２枚の透明基板間の表示領域内
に液晶材を注入して液晶セルを形成する。 Ｅ工程：液晶セルにおける一方の透明基板上の非表示領
域の透明電極パターン上に無電解めっきによりＮｉめっ
き層を設ける。 Ｆ工程：Ｎｉめっき層の上に無電解めっきによりＡｕめ
っき層を設ける。 Ｇ工程：液晶セルをシアン化物溶液に浸漬する。 Ｈ工程：一方の透明基板上に駆動用半導体素子を搭載
し、この駆動用半導体素子の端子とＡｕめっき層との間
を電気的に接続する。
ルの製造方法は、順次下記Ａ工程〜Ｈ工程から成ること
を特徴とする。 Ａ工程：一方の透明基板上と他方の透明基板上に透明電
極パターンを形成して正方形もしくは矩形状の表示領域
を設ける。 Ｂ工程：一方の透明基板および他方の透明基板の各表示
領域上に配向膜を形成し、これらの配向膜の表面をラビ
ング処理する。 Ｃ工程：一方の透明基板と他方の透明基板とを表示領域
の周囲にそって配した接着用樹脂から成るシール部材を
介して貼り合わせて空セルを形成する。 Ｄ工程：空セルにおける２枚の透明基板間の表示領域内
に液晶材を注入して液晶セルを形成する。 Ｅ工程：液晶セルにおける一方の透明基板上の非表示領
域の透明電極パターン上に無電解めっきによりＮｉめっ
き層を設ける。 Ｆ工程：Ｎｉめっき層の上に無電解めっきによりＡｕめ
っき層を設ける。 Ｇ工程：液晶セルをシアン化物溶液に浸漬する。 Ｈ工程：一方の透明基板上に駆動用半導体素子を搭載
し、この駆動用半導体素子の端子とＡｕめっき層との間
を電気的に接続する。
【００１０】
【実施例】以下、本発明を図１〜図４により詳述する。
図１と図２はＣＯＧ方式の液晶表示パネルの駆動用半導
体素子を搭載する前の構成を示し、これを液晶セルを称
する。図１はこの液晶セル１２の正面図であり、図２は
図１に示す切断面線Ｘ−Ｘによる断面図である。図３は
無電解めっきにより形成された積層構造を示す断面図で
ある。図４はＧ工程におけるシアン化物溶液に液晶セル
１２を浸漬させた状態図である。
図１と図２はＣＯＧ方式の液晶表示パネルの駆動用半導
体素子を搭載する前の構成を示し、これを液晶セルを称
する。図１はこの液晶セル１２の正面図であり、図２は
図１に示す切断面線Ｘ−Ｘによる断面図である。図３は
無電解めっきにより形成された積層構造を示す断面図で
ある。図４はＧ工程におけるシアン化物溶液に液晶セル
１２を浸漬させた状態図である。
【００１１】まず、図１と図２の液晶セル１２によれ
ば、前記一方の透明基板としての（信号側）ガラス基板
１３と前記他方の透明基板としての（走査側）ガラス基
板１４とをシール部１５でもって貼り合わせた構造であ
り、そのシール部１５によって囲まれた内部領域に液晶
材が封入され、表示領域１６をなす。各ガラス基板１
３、１４のそれぞれの内主面に前記透明電極パターンと
してのＩＴＯ透明電極１７、１８（シート抵抗：１０Ω
／□）が配列されている。これらＩＴＯ透明電極１７、
１８は相互に直交するように配列し、その上に配向膜
（図示せず）を形成し、更にこの配向膜の表面をラビン
グ処理して液晶分子の向きを所定の方向に設定する。な
お、本実施例においては、両ガラス基板１３、１４間を
６μｍに設定した。
ば、前記一方の透明基板としての（信号側）ガラス基板
１３と前記他方の透明基板としての（走査側）ガラス基
板１４とをシール部１５でもって貼り合わせた構造であ
り、そのシール部１５によって囲まれた内部領域に液晶
材が封入され、表示領域１６をなす。各ガラス基板１
３、１４のそれぞれの内主面に前記透明電極パターンと
してのＩＴＯ透明電極１７、１８（シート抵抗：１０Ω
／□）が配列されている。これらＩＴＯ透明電極１７、
１８は相互に直交するように配列し、その上に配向膜
（図示せず）を形成し、更にこの配向膜の表面をラビン
グ処理して液晶分子の向きを所定の方向に設定する。な
お、本実施例においては、両ガラス基板１３、１４間を
６μｍに設定した。
【００１２】また、図３はガラス基板１３上の非表示領
域に無電解めっきにより積層しためっき層であって（無
電解めっきにより積層する領域を同図中Ａでもって表示
する）、１９はＮｉめっき層としてのＮｉ−Ｐ層であ
り、２０はＡｕ層である。
域に無電解めっきにより積層しためっき層であって（無
電解めっきにより積層する領域を同図中Ａでもって表示
する）、１９はＮｉめっき層としてのＮｉ−Ｐ層であ
り、２０はＡｕ層である。
【００１３】次に液晶セル１２を作製する工程を詳述す
る。Ａ工程 ：ガラス基板１４の一主面上にスパッタリングも
しくは蒸着によりＩＴＯ膜（厚み５００〜３，０００
Å）を形成し、フォトエッチングにより正方形もしくは
矩形状の表示領域１６に複数のＩＴＯ透明電極１８をラ
イン状に配列する。なお、図示しないが、ガラス基板１
４のＩＴＯ透明電極１８をガラス基板１３上に導電する
ための銀ペーストを塗布する。
る。Ａ工程 ：ガラス基板１４の一主面上にスパッタリングも
しくは蒸着によりＩＴＯ膜（厚み５００〜３，０００
Å）を形成し、フォトエッチングにより正方形もしくは
矩形状の表示領域１６に複数のＩＴＯ透明電極１８をラ
イン状に配列する。なお、図示しないが、ガラス基板１
４のＩＴＯ透明電極１８をガラス基板１３上に導電する
ための銀ペーストを塗布する。
【００１４】他方、ガラス基板１３の一主面上にもＩＴ
Ｏ膜を形成し、フォトエッチングにより表示領域１６に
複数のＩＴＯ透明電極１７をライン状に配列するととも
に、このＩＴＯ透明電極１７をガラス基板１３の非表示
領域にまで延在させる。その後にＩＴＯ透明電極１７の
全体にわたって無電解めっきによりＮｉ−Ｐ層（厚み
０．３〜１．０μｍ）を設け、次いで表示領域１６上の
Ｎｉ−Ｐ層をエッチングにより除去し、図３に示す通
り、Ａ領域上にＮｉ−Ｐ層１９を設ける。その後、オー
ブンを用いて１７０〜２５０℃の温度でもって約１時間
加熱することで、Ｎｉ−Ｐ層の密着力を高める。
Ｏ膜を形成し、フォトエッチングにより表示領域１６に
複数のＩＴＯ透明電極１７をライン状に配列するととも
に、このＩＴＯ透明電極１７をガラス基板１３の非表示
領域にまで延在させる。その後にＩＴＯ透明電極１７の
全体にわたって無電解めっきによりＮｉ−Ｐ層（厚み
０．３〜１．０μｍ）を設け、次いで表示領域１６上の
Ｎｉ−Ｐ層をエッチングにより除去し、図３に示す通
り、Ａ領域上にＮｉ−Ｐ層１９を設ける。その後、オー
ブンを用いて１７０〜２５０℃の温度でもって約１時間
加熱することで、Ｎｉ−Ｐ層の密着力を高める。
【００１５】Ｂ工程：ガラス基板１３、１４の各表示領
域１６上に配向膜（図示せず）を形成し、この配向膜の
表面をラビング処理する。
域１６上に配向膜（図示せず）を形成し、この配向膜の
表面をラビング処理する。
【００１６】Ｃ工程：各ガラス基板１３、１４を各ＩＴ
Ｏ透明電極ライン１７、１８が交差するように、かつ対
向するように配置し、次いで表示領域１６の周囲をシー
ル部１５を介して貼り合わせて空セルを形成する。
Ｏ透明電極ライン１７、１８が交差するように、かつ対
向するように配置し、次いで表示領域１６の周囲をシー
ル部１５を介して貼り合わせて空セルを形成する。
【００１７】Ｄ工程：この空セルにおいて、表示領域５
内に液晶材を注入する。なお、本工程後に点灯検査をお
こなって不良品を除くことができる。
内に液晶材を注入する。なお、本工程後に点灯検査をお
こなって不良品を除くことができる。
【００１８】Ｅ工程：ガラス基板１３上の非表示領域に
おけるＩＴＯ透明電極ライン１７上に無電解めっきによ
りＮｉ−Ｐ層１９を形成する。
おけるＩＴＯ透明電極ライン１７上に無電解めっきによ
りＮｉ−Ｐ層１９を形成する。
【００１９】Ｆ工程：Ｎｉ−Ｐ層１９上に無電解めっき
によりＡｕ層２０を形成する。
によりＡｕ層２０を形成する。
【００２０】Ｇ工程：図４に示すように、シアン化物溶
液２１（たとえばＫＣＮまたはＮａＣＮの溶解液）が入
った容器２２に液晶セル１２を投入し、液晶セル１２を
シアン化物溶液２１に浸漬する。
液２１（たとえばＫＣＮまたはＮａＣＮの溶解液）が入
った容器２２に液晶セル１２を投入し、液晶セル１２を
シアン化物溶液２１に浸漬する。
【００２１】ただし、上記Ａｕ層２０が置換Ａｕめっき
層と厚付けＡｕめっき層とを順次積層した構成である場
合には、各Ａｕめっき層を形成した後に（Ｆ工程）に、
それぞれＧ工程を経る。すなわち、Ｎｉ−Ｐ層１９の上
に無電解めっきにより厚み０．２〜１．５μｍのＡｕ層
２０を形成し、このＡｕ層２０が置換Ａｕめっき層と厚
付けＡｕめっき層とを順次積層したものである場合にお
いて、置換Ａｕめっき層は、その下地にあるＮｉ−Ｐ層
１９との置換反応によりＡｕが析出することで形成され
るものであって、通常、膜厚０．１μｍ以下である。ま
た、厚付けＡｕめっき層は自己触媒タイプであって、置
換Ａｕめっき層の上に自己触媒作用によりＡｕが析出す
ることで形成されるものであり、これによって、その膜
厚を大きくすることができるとともに、配線抵抗が小さ
くできる。したがって、Ｆ工程を通して置換Ａｕめっき
層を形成し、Ｇ工程を通して液晶セルをシアン化物溶液
２１に浸漬する。次いで、ふたたびＦ工程を通して厚付
けＡｕめっき層を形成し、Ｇ工程を通して液晶セル１２
をシアン化物溶液２１に浸漬する。
層と厚付けＡｕめっき層とを順次積層した構成である場
合には、各Ａｕめっき層を形成した後に（Ｆ工程）に、
それぞれＧ工程を経る。すなわち、Ｎｉ−Ｐ層１９の上
に無電解めっきにより厚み０．２〜１．５μｍのＡｕ層
２０を形成し、このＡｕ層２０が置換Ａｕめっき層と厚
付けＡｕめっき層とを順次積層したものである場合にお
いて、置換Ａｕめっき層は、その下地にあるＮｉ−Ｐ層
１９との置換反応によりＡｕが析出することで形成され
るものであって、通常、膜厚０．１μｍ以下である。ま
た、厚付けＡｕめっき層は自己触媒タイプであって、置
換Ａｕめっき層の上に自己触媒作用によりＡｕが析出す
ることで形成されるものであり、これによって、その膜
厚を大きくすることができるとともに、配線抵抗が小さ
くできる。したがって、Ｆ工程を通して置換Ａｕめっき
層を形成し、Ｇ工程を通して液晶セルをシアン化物溶液
２１に浸漬する。次いで、ふたたびＦ工程を通して厚付
けＡｕめっき層を形成し、Ｇ工程を通して液晶セル１２
をシアン化物溶液２１に浸漬する。
【００２２】Ｈ工程：ガラス基板１３上のＡ領域上（Ａ
ｕ層２０上）に駆動用半導体素子（図示せず）を搭載
し、更にこの駆動用半導体素子の端子をＡｕ層２０の電
極部とワイヤボンディングする。
ｕ層２０上）に駆動用半導体素子（図示せず）を搭載
し、更にこの駆動用半導体素子の端子をＡｕ層２０の電
極部とワイヤボンディングする。
【００２３】かくして、上記一連の工程により液晶セル
１２に駆動用半導体素子を搭載したＣＯＧ方式の液晶表
示パネルが形成できる。そして、このような液晶表示パ
ネルの製造方法によれば、Ｆ工程によりＡｕ層２０を形
成した場合に生じるコロイド状のＡｕを、Ｇ工程のシア
ン化物溶液２１により溶解し、これによってブリッジシ
ョートの要因を除くことができる。
１２に駆動用半導体素子を搭載したＣＯＧ方式の液晶表
示パネルが形成できる。そして、このような液晶表示パ
ネルの製造方法によれば、Ｆ工程によりＡｕ層２０を形
成した場合に生じるコロイド状のＡｕを、Ｇ工程のシア
ン化物溶液２１により溶解し、これによってブリッジシ
ョートの要因を除くことができる。
【００２４】なお、本発明は上記実施例に限定されるも
のではなく、本発明の要旨を逸脱しない範囲内で種々の
変更、改良等は何ら差し支えない。たとえば、上記実施
例のＢ工程によれば、ガラス基板１３にエッチングによ
りＩＴＯ透明電極１７をライン状配列した後に、そのＩ
ＴＯ透明電極１７の全体にわたってＮｉ−Ｐ層を設け、
その後に表示領域１６上のＮｉ−Ｐ層をエッチングによ
り除去したが、その他にガラス基板１３上にＩＴＯ層と
Ｎｉ−Ｐ層とを全面にわたって形成した後に、エッチン
グによりパターニングしてもよい。あるいは上記実施例
によれば、Ｎｉ−Ｐ層１９に代えてＮｉ−Ｂ層、Ｎｉ−
Ｃｏ−Ｐ層、Ｎｉ−Ｃｕ−Ｐ層、Ｎｉ−Ｃｒ−Ｐ層、Ｎ
ｉ−Ｆｅ−Ｐ層、Ｎｉ−Ｃｏ−Ｃｒ−Ｐ層等を形成して
もよい。
のではなく、本発明の要旨を逸脱しない範囲内で種々の
変更、改良等は何ら差し支えない。たとえば、上記実施
例のＢ工程によれば、ガラス基板１３にエッチングによ
りＩＴＯ透明電極１７をライン状配列した後に、そのＩ
ＴＯ透明電極１７の全体にわたってＮｉ−Ｐ層を設け、
その後に表示領域１６上のＮｉ−Ｐ層をエッチングによ
り除去したが、その他にガラス基板１３上にＩＴＯ層と
Ｎｉ−Ｐ層とを全面にわたって形成した後に、エッチン
グによりパターニングしてもよい。あるいは上記実施例
によれば、Ｎｉ−Ｐ層１９に代えてＮｉ−Ｂ層、Ｎｉ−
Ｃｏ−Ｐ層、Ｎｉ−Ｃｕ−Ｐ層、Ｎｉ−Ｃｒ−Ｐ層、Ｎ
ｉ−Ｆｅ−Ｐ層、Ｎｉ−Ｃｏ−Ｃｒ−Ｐ層等を形成して
もよい。
【００２５】
【発明の効果】以上のように、本発明によれば、Ｆ工程
において、Ｎｉめっき層上に無電解めっきによりＡｕ層
を形成し、次いでＧ工程において、液晶セルをシアン化
物溶液に浸漬し、これによってＦ工程を通して生じたコ
ロイド状のＡｕをシアン化物溶液により溶解除去でき、
これによってブリッジショートの要因が除かれる。した
がって、液晶セルに樹脂やレジストを塗布するマスキン
グ技術を用いなくとも、無電解めっきにおける製造歩留
りが改善され、これによって製造コストが低減できた。
において、Ｎｉめっき層上に無電解めっきによりＡｕ層
を形成し、次いでＧ工程において、液晶セルをシアン化
物溶液に浸漬し、これによってＦ工程を通して生じたコ
ロイド状のＡｕをシアン化物溶液により溶解除去でき、
これによってブリッジショートの要因が除かれる。した
がって、液晶セルに樹脂やレジストを塗布するマスキン
グ技術を用いなくとも、無電解めっきにおける製造歩留
りが改善され、これによって製造コストが低減できた。
【図１】実施例の液晶セルの正面図である。
【図２】図１の液晶セルにおける切断面線Ｘ−Ｘによる
断面図である。
断面図である。
【図３】実施例の液晶セルの要部拡大図である。
【図４】シアン化物溶液に液晶セルを浸漬させた状態図
である。
である。
【図５】Ａは従来の液晶表示パネルの要部拡大断面図で
あり、Ｂはその要部拡大平面図である。
あり、Ｂはその要部拡大平面図である。
１２ 液晶セル １３、１４ ガラス基板 １５ シール部 １６ 表示領域 １７、１８ ＩＴＯ透明電極 １９ Ｎｉ−Ｐ層 ２０ Ａｕ層 ２１ シアン化物溶液
Claims (1)
- 【請求項１】 順次下記Ａ工程〜Ｈ工程から成る液晶表
示パネルの製造方法。 Ａ工程：一方の透明基板上と他方の透明基板上に透明電
極パターンを形成して正方形もしくは矩形状の表示領域
を設ける。 Ｂ工程：一方の透明基板および他方の透明基板の各表示
領域上に配向膜を形成し、該配向膜の表面をラビング処
理する。 Ｃ工程：一方の透明基板と他方の透明基板とを表示領域
の周囲にそって配した接着用樹脂から成るシール部材を
介して貼り合わせて空セルを形成する。 Ｄ工程：空セルにおける２枚の透明基板間の表示領域内
に液晶材を注入して液晶セルを形成する。 Ｅ工程：液晶セルにおける一方の透明基板上の非表示領
域の透明電極パターン上に無電解めっきによりＮｉめっ
き層を設ける。 Ｆ工程：Ｎｉめっき層の上に無電解めっきによりＡｕめ
っき層を設ける。 Ｇ工程：液晶セルをシアン化物溶液に浸漬する。 Ｈ工程：一方の透明基板上に駆動用半導体素子を搭載
し、該駆動用半導体素子の端子とＡｕめっき層との間を
電気的に接続する。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3731595A JPH08234152A (ja) | 1995-02-24 | 1995-02-24 | 液晶表示パネルの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3731595A JPH08234152A (ja) | 1995-02-24 | 1995-02-24 | 液晶表示パネルの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08234152A true JPH08234152A (ja) | 1996-09-13 |
Family
ID=12494256
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3731595A Pending JPH08234152A (ja) | 1995-02-24 | 1995-02-24 | 液晶表示パネルの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08234152A (ja) |
-
1995
- 1995-02-24 JP JP3731595A patent/JPH08234152A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4853296A (en) | Electrode plate for color display device | |
| JP2555987B2 (ja) | アクティブマトリクス基板 | |
| KR101182521B1 (ko) | 액정 표시 장치 및 이의 제조 방법 | |
| KR940000143B1 (ko) | 대형 박막 트랜지스터(TFT) 액정 디스플레이 패널(LCD panel)의 제조방법 | |
| KR100377440B1 (ko) | 금속 배선, 그의 제조방법, 금속 배선을 이용한 박막트랜지스터 및 표시장치 | |
| JP3480697B2 (ja) | Ｃｏｇ型液晶表示装置の製造方法 | |
| JP3445402B2 (ja) | 薄膜トランジスタとその製造方法およびアクティブマトリックス基板とその製造方法 | |
| JPH01195285A (ja) | メタライズガラス基板の製造方法 | |
| JPH08234152A (ja) | 液晶表示パネルの製造方法 | |
| JPH04232922A (ja) | 液晶表示装置の製造方法 | |
| JPH08271869A (ja) | 液晶表示パネルの製造方法 | |
| CN1310066C (zh) | 制作具有低接面阻抗的透明导电板的方法 | |
| JPH08320501A (ja) | 液晶表示パネルの製造方法 | |
| US20030173106A1 (en) | Method for manufacturing transparent conductive panels with a low contact surface impedance | |
| JPH1115008A (ja) | 表示パネルのめっき方法 | |
| JPH0434418A (ja) | 液晶パネル | |
| JPH08201831A (ja) | 液晶表示素子の製造方法 | |
| JPH1115009A (ja) | 表示装置の製造方法 | |
| JPH02287433A (ja) | 液晶表示装置 | |
| JPH08144062A (ja) | 透明導電膜上へのめっき方法 | |
| JPH0496022A (ja) | アクティブマトリクス基板とその製造方法並びにこれを用いた液晶表示素子 | |
| JPH02259728A (ja) | 液晶表示装置 | |
| JPS614094A (ja) | 電気光学的機能素子及びその製造方法 | |
| JPH08179338A (ja) | 液晶表示パネルのめっき方法 | |
| JP2718220B2 (ja) | 液晶パネル |