JPH08320501A - 液晶表示パネルの製造方法 - Google Patents
液晶表示パネルの製造方法Info
- Publication number
- JPH08320501A JPH08320501A JP12821895A JP12821895A JPH08320501A JP H08320501 A JPH08320501 A JP H08320501A JP 12821895 A JP12821895 A JP 12821895A JP 12821895 A JP12821895 A JP 12821895A JP H08320501 A JPH08320501 A JP H08320501A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- layer
- transparent substrate
- glass substrate
- display area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
(57)【要約】
【目的】製造コストの低減
【構成】順次Ａ工程〜Ｇ工程から成る液晶表示パネルの
製造方法。Ａ工程：ガラス基板１３、１４上に透明電極
パターン１７、１８を形成して表示領域を設けるととも
に、ガラス基板１３の非表示領域１９上に無電解めっき
によりＮｉ−Ｐ層２０を設ける。Ｂ工程：ガラス基板１
３の非表示領域１９のＮｉ−Ｐ層２０上の一部に絶縁膜
２２を形成する。Ｃ工程：ガラス基板１３の表示領域１
６上に配向膜２２を形成する。Ｄ工程：ガラス基板１
３、１４上各表示領域１６上にある配向膜の表面をラビ
ング処理する。Ｅ工程：ガラス基板１３とガラス基板１
４とを表示領域１６の周囲にそって配したシール部１５
を介して貼り合わせて空セルを形成する。Ｆ工程：空セ
ルにおける表示領域１６内に液晶材を注入して液晶セル
１２を形成する。Ｇ工程：ガラス基板１３の非表示領域
１９にて露出されたＮｉ−Ｐ層２０上に無電解めっきに
よりＡｕ層２１を設ける。Ｈ工程：駆動用半導体素子を
搭載する。
製造方法。Ａ工程：ガラス基板１３、１４上に透明電極
パターン１７、１８を形成して表示領域を設けるととも
に、ガラス基板１３の非表示領域１９上に無電解めっき
によりＮｉ−Ｐ層２０を設ける。Ｂ工程：ガラス基板１
３の非表示領域１９のＮｉ−Ｐ層２０上の一部に絶縁膜
２２を形成する。Ｃ工程：ガラス基板１３の表示領域１
６上に配向膜２２を形成する。Ｄ工程：ガラス基板１
３、１４上各表示領域１６上にある配向膜の表面をラビ
ング処理する。Ｅ工程：ガラス基板１３とガラス基板１
４とを表示領域１６の周囲にそって配したシール部１５
を介して貼り合わせて空セルを形成する。Ｆ工程：空セ
ルにおける表示領域１６内に液晶材を注入して液晶セル
１２を形成する。Ｇ工程：ガラス基板１３の非表示領域
１９にて露出されたＮｉ−Ｐ層２０上に無電解めっきに
よりＡｕ層２１を設ける。Ｈ工程：駆動用半導体素子を
搭載する。
Description
【０００１】
【産業上の利用分野】本発明はガラス基板や有機フィル
ム等の上に形成した透明導電層上に更に無電解めっきに
よりめっき層を被覆した液晶表示パネルの製造方法に関
するものである。
ム等の上に形成した透明導電層上に更に無電解めっきに
よりめっき層を被覆した液晶表示パネルの製造方法に関
するものである。
【０００２】
【従来の技術】近年、ガラス基板の上に駆動用半導体素
子を搭載したＣＯＧ（Ｃｈｉｐ ＯｎＧｌａｓｓ、チッ
プ・オン・グラス）方式の液晶モジュールが提案され、
すでに実用化されている。ＣＯＧ方式の液晶モジュール
によれば、インジウム・スズ・オキサイド（略してＩＴ
Ｏと称する）を透明導電材として用いて、透明導電層を
形成しているが、そのＩＴＯ自体の抵抗値が大きくなる
ために（シート抵抗：１０〜２００Ω／□）、駆動用半
導体素子を駆動させるだけの十分なる電流量を確保する
ことができなかった。
子を搭載したＣＯＧ（Ｃｈｉｐ ＯｎＧｌａｓｓ、チッ
プ・オン・グラス）方式の液晶モジュールが提案され、
すでに実用化されている。ＣＯＧ方式の液晶モジュール
によれば、インジウム・スズ・オキサイド（略してＩＴ
Ｏと称する）を透明導電材として用いて、透明導電層を
形成しているが、そのＩＴＯ自体の抵抗値が大きくなる
ために（シート抵抗：１０〜２００Ω／□）、駆動用半
導体素子を駆動させるだけの十分なる電流量を確保する
ことができなかった。
【０００３】そこで、ＩＴＯ透明導電層の上にＮｉ−Ｐ
系もしくはＮｉ−Ｂ系等のめっき膜およびそれらを組み
合わせた膜の上にＡｕ等の貴金属を蒸着法やスパッタ法
もしくは無電解めっき法等により形成する構造が提案さ
れ、これによって配線抵抗を下げることがおこなわれて
いる（特公平３−６４８６９号、特開昭６３−２５５３
７７号参照）。そして、上記成膜法のうち、選択的に成
膜でき、かつ製造コストが低減できる無電解めっき法を
採用する傾向にある。
系もしくはＮｉ−Ｂ系等のめっき膜およびそれらを組み
合わせた膜の上にＡｕ等の貴金属を蒸着法やスパッタ法
もしくは無電解めっき法等により形成する構造が提案さ
れ、これによって配線抵抗を下げることがおこなわれて
いる（特公平３−６４８６９号、特開昭６３−２５５３
７７号参照）。そして、上記成膜法のうち、選択的に成
膜でき、かつ製造コストが低減できる無電解めっき法を
採用する傾向にある。
【０００４】また、ＣＯＧ方式液晶モジュールにおい
て、上記無電解めっき法をおこなう場合には、（１）２
枚のガラス基板の貼り合わせ前の段階の各ガラス基板
（ウェハー）に対してめっきする方法、あるいは（２）
２枚のガラス基板を貼り合わせした後（液晶セル）にめ
っきする方法、とがあるが、生産効率や工程内不良損失
を低減するために、後者（２）の方法を採用する傾向に
ある。
て、上記無電解めっき法をおこなう場合には、（１）２
枚のガラス基板の貼り合わせ前の段階の各ガラス基板
（ウェハー）に対してめっきする方法、あるいは（２）
２枚のガラス基板を貼り合わせした後（液晶セル）にめ
っきする方法、とがあるが、生産効率や工程内不良損失
を低減するために、後者（２）の方法を採用する傾向に
ある。
【０００５】
【発明が解決しようとする問題点】しかしながら、上記
（２）の方法にしたがって無電解めっきをおこなった場
合には、ブリッジショートが生じるという問題点があ
る。以下、この問題点を図４により説明する。
（２）の方法にしたがって無電解めっきをおこなった場
合には、ブリッジショートが生じるという問題点があ
る。以下、この問題点を図４により説明する。
【０００６】同図のＡとＢはそれぞれ液晶表示パネル１
の要部拡大断面図および要部拡大平面図である。２は走
査側ガラス基板、３は信号側ガラス基板であり、両ガラ
ス基板２、３の間にシール部４を介して液晶材５を封入
して表示領域６を成している。また、両ガラス基板２、
３の各内面には透明電極パターン７、８を形成し、透明
電極パターン８を信号側ガラス基板３の非表示領域９に
まで延在させ、この延在された透明電極パターン１０上
に無電解めっきにより金属層１１を積層する。金属層１
１はたとえばＮｉ−Ｐ系層とＡｕ層との積層構造であ
る。
の要部拡大断面図および要部拡大平面図である。２は走
査側ガラス基板、３は信号側ガラス基板であり、両ガラ
ス基板２、３の間にシール部４を介して液晶材５を封入
して表示領域６を成している。また、両ガラス基板２、
３の各内面には透明電極パターン７、８を形成し、透明
電極パターン８を信号側ガラス基板３の非表示領域９に
まで延在させ、この延在された透明電極パターン１０上
に無電解めっきにより金属層１１を積層する。金属層１
１はたとえばＮｉ−Ｐ系層とＡｕ層との積層構造であ
る。
【０００７】しかしながら、上記構成の液晶表示パネル
１によれば、走査側ガラス基板２と信号側ガラス基板３
との隙間ｓにめっき液が侵入して、滞留し、同図Ｂに示
すように各金属層１１間にコロイド状のＡｕが発生し、
その後、これが乾燥されることによって粉状のＡｕから
成る金属層１１ａができ、そして、各金属層１１が金属
層１１ａでもって接続された状態となり、これによっ
て、所謂、ブリッジショートが生じるという問題点があ
る。
１によれば、走査側ガラス基板２と信号側ガラス基板３
との隙間ｓにめっき液が侵入して、滞留し、同図Ｂに示
すように各金属層１１間にコロイド状のＡｕが発生し、
その後、これが乾燥されることによって粉状のＡｕから
成る金属層１１ａができ、そして、各金属層１１が金属
層１１ａでもって接続された状態となり、これによっ
て、所謂、ブリッジショートが生じるという問題点があ
る。
【０００８】上記問題点を解決するため、隙間ｓに樹脂
やレジストを塗布して、めっき液が侵入しないようにし
たマスキング技術が提案されているが、このマスキング
技術によれば、塗布工程およびその樹脂等の除去工程が
付加され、更に設備が増すことで、製造コストが高くな
るという問題点があった。
やレジストを塗布して、めっき液が侵入しないようにし
たマスキング技術が提案されているが、このマスキング
技術によれば、塗布工程およびその樹脂等の除去工程が
付加され、更に設備が増すことで、製造コストが高くな
るという問題点があった。
【０００９】したがって、本発明は上記事情に鑑みて完
成されたものであって、その目的は液晶セルに樹脂やレ
ジストを塗布するマスキング技術を用いることなく、ブ
リッジショートを生じなくして、無電解めっきにおける
製造歩留りを改善し、これによって製造コストを低減さ
せることにある。
成されたものであって、その目的は液晶セルに樹脂やレ
ジストを塗布するマスキング技術を用いることなく、ブ
リッジショートを生じなくして、無電解めっきにおける
製造歩留りを改善し、これによって製造コストを低減さ
せることにある。
【００１０】
【問題点を解決するための手段】本発明の液晶表示パネ
ルの製造方法は、順次下記Ａ工程〜Ｈ工程から成ること
を特徴とする。 Ａ工程：一方の透明基板上と他方の透明基板上に透明電
極パターンを形成して正方形もしくは矩形状の表示領域
を設けるとともに、一方の透明基板の非表示領域の透明
電極パターン上に無電解めっきによりＮｉめっき層を設
ける。 Ｂ工程：一方の透明基板の非表示領域のＮｉめっき層上
の一部に絶縁膜を形成する。 Ｃ工程：一方の透明基板の表示領域の透明電極パターン
上と、他方の透明基板の表示領域の透明電極パターン上
にそれぞれ配向膜を形成する。 Ｄ工程：一方の透明基板と他方の透明基板との各表示領
域上にある配向膜の表面をラビング処理する。 Ｅ工程：一方の透明基板と他方の透明基板とを表示領域
の周囲にそって配した接着用樹脂から成るシール部材を
介して貼り合わせて空セルを形成する。 Ｆ工程：空セルにおける２枚の透明基板間の表示領域内
に液晶材を注入して液晶セルを形成する。 Ｇ工程：液晶セルにおける一方の透明基板上の非表示領
域にて露出されたＮｉめっき層上に無電解めっきにより
Ａｕ、Ａｇ、Ｐｄ、Ｐｔ、Ｐｈ、Ｐｕから選択した上部
めっき層を設ける。 Ｈ工程：一方の透明基板の上部めっき層上に駆動用半導
体素子を搭載し、その駆動用半導体素子の端子と上部め
っき層との間を電気的に接続する。
ルの製造方法は、順次下記Ａ工程〜Ｈ工程から成ること
を特徴とする。 Ａ工程：一方の透明基板上と他方の透明基板上に透明電
極パターンを形成して正方形もしくは矩形状の表示領域
を設けるとともに、一方の透明基板の非表示領域の透明
電極パターン上に無電解めっきによりＮｉめっき層を設
ける。 Ｂ工程：一方の透明基板の非表示領域のＮｉめっき層上
の一部に絶縁膜を形成する。 Ｃ工程：一方の透明基板の表示領域の透明電極パターン
上と、他方の透明基板の表示領域の透明電極パターン上
にそれぞれ配向膜を形成する。 Ｄ工程：一方の透明基板と他方の透明基板との各表示領
域上にある配向膜の表面をラビング処理する。 Ｅ工程：一方の透明基板と他方の透明基板とを表示領域
の周囲にそって配した接着用樹脂から成るシール部材を
介して貼り合わせて空セルを形成する。 Ｆ工程：空セルにおける２枚の透明基板間の表示領域内
に液晶材を注入して液晶セルを形成する。 Ｇ工程：液晶セルにおける一方の透明基板上の非表示領
域にて露出されたＮｉめっき層上に無電解めっきにより
Ａｕ、Ａｇ、Ｐｄ、Ｐｔ、Ｐｈ、Ｐｕから選択した上部
めっき層を設ける。 Ｈ工程：一方の透明基板の上部めっき層上に駆動用半導
体素子を搭載し、その駆動用半導体素子の端子と上部め
っき層との間を電気的に接続する。
【００１１】
【実施例】以下、本発明を図１〜図３により詳述する。
図１と図２はＣＯＧ方式の液晶表示パネルの駆動用半導
体素子を搭載する前の構成を示し、これを液晶セルと称
する。図１はこの液晶セル１２の正面図であり、図２は
図１に示す切断面線Ｘ−Ｘによる断面図である。図３は
この液晶セル１２の要部拡大断面図である。
図１と図２はＣＯＧ方式の液晶表示パネルの駆動用半導
体素子を搭載する前の構成を示し、これを液晶セルと称
する。図１はこの液晶セル１２の正面図であり、図２は
図１に示す切断面線Ｘ−Ｘによる断面図である。図３は
この液晶セル１２の要部拡大断面図である。
【００１２】まず図１と図２の液晶セル１２によれば、
前記一方の透明基板としての（信号側）ガラス基板１３
と前記他方の透明基板としての（走査側）ガラス基板１
４とをシール部１５でもって貼り合わせた構造であり、
そのシール部１５によって囲まれた内部領域に液晶材Ｌ
が封入され、表示領域１６をなす。各ガラス基板１３、
１４のそれぞれの内主面に前記透明電極パターンとして
のＩＴＯ透明電極１７、１８（膜厚：５００〜３０００
Å、シート抵抗：１０Ω／□）が配列されている。これ
らＩＴＯ透明電極１７、１８は相互に直交するように配
列し、その上に配向膜（図示せず）を形成し、更にこの
配向膜の表面をラビング処理して液晶分子の向きを所定
の方向に設定する。
前記一方の透明基板としての（信号側）ガラス基板１３
と前記他方の透明基板としての（走査側）ガラス基板１
４とをシール部１５でもって貼り合わせた構造であり、
そのシール部１５によって囲まれた内部領域に液晶材Ｌ
が封入され、表示領域１６をなす。各ガラス基板１３、
１４のそれぞれの内主面に前記透明電極パターンとして
のＩＴＯ透明電極１７、１８（膜厚：５００〜３０００
Å、シート抵抗：１０Ω／□）が配列されている。これ
らＩＴＯ透明電極１７、１８は相互に直交するように配
列し、その上に配向膜（図示せず）を形成し、更にこの
配向膜の表面をラビング処理して液晶分子の向きを所定
の方向に設定する。
【００１３】また、図３によれば、ガラス基板１３の非
表示領域１９のＩＴＯ透明電極１７上には前記Ｎｉめっ
き層としてのＮｉ−Ｐ層２０（膜厚：０．５〜１．０μ
ｍ）と、前記上部めっき層としてのＡｕ層２１（膜厚：
０．２〜１．５μｍ）とが順次積層され、このＮｉ−Ｐ
層２０上のＡｕ層２１が積層されていない領域上に絶縁
膜２２を形成する。この絶縁膜２２はアクリル、エポキ
シ、シリコーン、ポリイミドなどの樹脂やシリコン酸化
物やシリコン窒化物などの無機物からなる。この絶縁膜
２２は少なくともシール部１５を除く非表示領域１９上
に設ければよいが、そのほか同図に示すようにシール部
１５にまで、さらには表示領域１６にまで延在させても
よい。
表示領域１９のＩＴＯ透明電極１７上には前記Ｎｉめっ
き層としてのＮｉ−Ｐ層２０（膜厚：０．５〜１．０μ
ｍ）と、前記上部めっき層としてのＡｕ層２１（膜厚：
０．２〜１．５μｍ）とが順次積層され、このＮｉ−Ｐ
層２０上のＡｕ層２１が積層されていない領域上に絶縁
膜２２を形成する。この絶縁膜２２はアクリル、エポキ
シ、シリコーン、ポリイミドなどの樹脂やシリコン酸化
物やシリコン窒化物などの無機物からなる。この絶縁膜
２２は少なくともシール部１５を除く非表示領域１９上
に設ければよいが、そのほか同図に示すようにシール部
１５にまで、さらには表示領域１６にまで延在させても
よい。
【００１４】次に液晶セル１２を作製する工程を詳述す
る。Ａ工程 ：ガラス基板１４の一主面上にスパッタリングも
しくは蒸着によりＩＴＯ膜（厚み５００〜３，０００
Å）を形成し、フォトエッチングにより正方形もしくは
矩形状の表示領域１６に複数のＩＴＯ透明電極１８をラ
イン状に配列する。なお、図示しないが、ガラス基板１
４のＩＴＯ透明電極１８をガラス基板１３上に導電する
ための銀ペーストを塗布する。
る。Ａ工程 ：ガラス基板１４の一主面上にスパッタリングも
しくは蒸着によりＩＴＯ膜（厚み５００〜３，０００
Å）を形成し、フォトエッチングにより正方形もしくは
矩形状の表示領域１６に複数のＩＴＯ透明電極１８をラ
イン状に配列する。なお、図示しないが、ガラス基板１
４のＩＴＯ透明電極１８をガラス基板１３上に導電する
ための銀ペーストを塗布する。
【００１５】他方、ガラス基板１３の一主面上にもＩＴ
Ｏ膜を形成し、フォトエッチングにより表示領域１６に
複数のＩＴＯ透明電極１７をライン状に配列するととも
に、このＩＴＯ透明電極１７をガラス基板１３の非表示
領域にまで延在させる。その後にＩＴＯ透明電極１７の
全体にわたって無電解めっきによりＮｉ−Ｐ層（厚み
０．３〜１．０μｍ）を設け、次いで表示領域１６上の
Ｎｉ−Ｐ層をエッチングにより除去し、図３に示す通
り、非表示領域１９のＩＴＯ透明電極１７上にＮｉ−Ｐ
層２０を設ける。
Ｏ膜を形成し、フォトエッチングにより表示領域１６に
複数のＩＴＯ透明電極１７をライン状に配列するととも
に、このＩＴＯ透明電極１７をガラス基板１３の非表示
領域にまで延在させる。その後にＩＴＯ透明電極１７の
全体にわたって無電解めっきによりＮｉ−Ｐ層（厚み
０．３〜１．０μｍ）を設け、次いで表示領域１６上の
Ｎｉ−Ｐ層をエッチングにより除去し、図３に示す通
り、非表示領域１９のＩＴＯ透明電極１７上にＮｉ−Ｐ
層２０を設ける。
【００１６】その後、オーブンを用いて１７０〜２５０
℃の温度でもって約１時間加熱することで、Ｎｉ−Ｐ層
の密着力を高める。なお、この加熱は後工程において配
向膜を固化する際の加熱処理と兼ねてもよい。
℃の温度でもって約１時間加熱することで、Ｎｉ−Ｐ層
の密着力を高める。なお、この加熱は後工程において配
向膜を固化する際の加熱処理と兼ねてもよい。
【００１７】Ｂ工程：ガラス基板１３の非表示領域１９
のＮｉ−Ｐ層２０上の一部に絶縁膜２２を形成する。こ
の絶縁膜２２が樹脂から成る場合には塗布によって、ま
たシリコン酸化物やシリコン窒化物などの無機物から成
る場合にはスパッタリングや蒸着などの薄膜形成手段に
よって設ける。
のＮｉ−Ｐ層２０上の一部に絶縁膜２２を形成する。こ
の絶縁膜２２が樹脂から成る場合には塗布によって、ま
たシリコン酸化物やシリコン窒化物などの無機物から成
る場合にはスパッタリングや蒸着などの薄膜形成手段に
よって設ける。
【００１８】Ｃ工程：ガラス基板１３、１４の各表示領
域１６の透明電極パターン１７、１８上に配向膜を塗布
形成し、加熱固化する。
域１６の透明電極パターン１７、１８上に配向膜を塗布
形成し、加熱固化する。
【００１９】Ｄ工程：ガラス基板１３、１４の各表示領
域１６上にある配向膜の表面をラビング処理する。
域１６上にある配向膜の表面をラビング処理する。
【００２０】Ｅ工程：各ガラス基板１３、１４を各ＩＴ
Ｏ透明電極ライン１７、１８が交差するように、かつ対
向するように配置し、次いで表示領域１６の周囲をシー
ル部１５を介して貼り合わせて空セルを形成する。
Ｏ透明電極ライン１７、１８が交差するように、かつ対
向するように配置し、次いで表示領域１６の周囲をシー
ル部１５を介して貼り合わせて空セルを形成する。
【００２１】Ｆ工程：この空セルにおいて、表示領域１
６内に液晶材Ｌを注入して液晶セルを形成する。なお、
本工程後に点灯検査をおこなって不良品を除くことがで
きる。
６内に液晶材Ｌを注入して液晶セルを形成する。なお、
本工程後に点灯検査をおこなって不良品を除くことがで
きる。
【００２２】Ｇ工程：液晶セルにおけるガラス基板１３
上の非表示領域１９にて露出されたＮｉ−Ｐ層２０上に
無電解めっきによりＡｕ層２１を設ける。
上の非表示領域１９にて露出されたＮｉ−Ｐ層２０上に
無電解めっきによりＡｕ層２１を設ける。
【００２３】ただし、上記Ａｕ層２１が置換Ａｕめっき
層と厚付けＡｕめっき層とを順次積層した構成である場
合には、置換Ａｕめっき層は、その下地にあるＮｉ−Ｐ
層２０との置換反応によりＡｕが析出することで形成さ
れるものであって、通常、膜厚０．１μｍ以下である。
また、厚付けＡｕめっき層は自己触媒タイプであって、
置換Ａｕめっき層の上に自己触媒作用によりＡｕが析出
することで形成されるものであり、これによって、その
膜厚を大きくすることができるとともに、配線抵抗が小
さくできる。
層と厚付けＡｕめっき層とを順次積層した構成である場
合には、置換Ａｕめっき層は、その下地にあるＮｉ−Ｐ
層２０との置換反応によりＡｕが析出することで形成さ
れるものであって、通常、膜厚０．１μｍ以下である。
また、厚付けＡｕめっき層は自己触媒タイプであって、
置換Ａｕめっき層の上に自己触媒作用によりＡｕが析出
することで形成されるものであり、これによって、その
膜厚を大きくすることができるとともに、配線抵抗が小
さくできる。
【００２４】Ｈ工程：ガラス基板１３上のＡｕ層２１上
に駆動用半導体素子（図示せず）を搭載し、更にこの駆
動用半導体素子の端子をＡｕ層２１の電極部とワイヤボ
ンディングする。
に駆動用半導体素子（図示せず）を搭載し、更にこの駆
動用半導体素子の端子をＡｕ層２１の電極部とワイヤボ
ンディングする。
【００２５】かくして、上記一連の工程により液晶セル
１２に駆動用半導体素子を搭載したＣＯＧ方式の液晶表
示パネルが形成でき、このような液晶表示パネルの製造
方法によれば、液晶セル１２に樹脂やレジストを塗布す
るマスキング技術を用いることなく、ブリッジショート
を生じなくして、無電解めっきにおける製造歩留りを改
善し、これによって製造コストを低減できた。
１２に駆動用半導体素子を搭載したＣＯＧ方式の液晶表
示パネルが形成でき、このような液晶表示パネルの製造
方法によれば、液晶セル１２に樹脂やレジストを塗布す
るマスキング技術を用いることなく、ブリッジショート
を生じなくして、無電解めっきにおける製造歩留りを改
善し、これによって製造コストを低減できた。
【００２６】なお、本発明は上記実施例に限定されるも
のではなく、本発明の要旨を逸脱しない範囲内で種々の
変更、改良等は何ら差し支えない。
のではなく、本発明の要旨を逸脱しない範囲内で種々の
変更、改良等は何ら差し支えない。
【００２７】たとえば、上記実施例のＡ工程によれば、
ガラス基板１３にエッチングによりＩＴＯ透明電極１７
をライン状配列した後に、そのＩＴＯ透明電極１７の全
体にわたってＮｉ−Ｐ層を設け、その後に表示領域１６
上のＮｉ−Ｐ層をエッチングにより除去したが、その他
にガラス基板１３上にＩＴＯ層とＮｉ−Ｐ層とを全面に
わたって形成した後に、エッチングによりパターニング
してもよい。あるいは上記実施例によれば、Ｎｉ−Ｐ層
１９に代えてＮｉ−Ｂ層、Ｎｉ−Ｃｏ−Ｐ層、Ｎｉ−Ｃ
ｕ−Ｐ層、Ｎｉ−Ｃｒ−Ｐ層、Ｎｉ−Ｆｅ−Ｐ層、Ｎｉ
−Ｃｏ−Ｃｒ−Ｐ層等を形成してもよい。また、Ａｕ層
２１に代えてＡｇ、Ｐｄ、Ｐｔ、Ｐｈ、Ｐｕから選択さ
れる層を設けてもよい。
ガラス基板１３にエッチングによりＩＴＯ透明電極１７
をライン状配列した後に、そのＩＴＯ透明電極１７の全
体にわたってＮｉ−Ｐ層を設け、その後に表示領域１６
上のＮｉ−Ｐ層をエッチングにより除去したが、その他
にガラス基板１３上にＩＴＯ層とＮｉ−Ｐ層とを全面に
わたって形成した後に、エッチングによりパターニング
してもよい。あるいは上記実施例によれば、Ｎｉ−Ｐ層
１９に代えてＮｉ−Ｂ層、Ｎｉ−Ｃｏ−Ｐ層、Ｎｉ−Ｃ
ｕ−Ｐ層、Ｎｉ−Ｃｒ−Ｐ層、Ｎｉ−Ｆｅ−Ｐ層、Ｎｉ
−Ｃｏ−Ｃｒ−Ｐ層等を形成してもよい。また、Ａｕ層
２１に代えてＡｇ、Ｐｄ、Ｐｔ、Ｐｈ、Ｐｕから選択さ
れる層を設けてもよい。
【００２８】
【発明の効果】以上のように、本発明によれば、Ｂ工程
において、一方の透明基板の非表示領域のＮｉめっき層
上の一部に絶縁膜を形成し、これによってブリッジショ
ートの要因が除かれる。したがって、液晶セルに樹脂や
レジストを塗布するマスキング技術を用いなくとも、無
電解めっきにおける製造歩留りが改善され、これによっ
て製造コストが低減できた。
において、一方の透明基板の非表示領域のＮｉめっき層
上の一部に絶縁膜を形成し、これによってブリッジショ
ートの要因が除かれる。したがって、液晶セルに樹脂や
レジストを塗布するマスキング技術を用いなくとも、無
電解めっきにおける製造歩留りが改善され、これによっ
て製造コストが低減できた。
【図１】実施例の液晶セルの正面図である。
【図２】図１の液晶セルにおける切断面線Ｘ−Ｘによる
断面図である。
断面図である。
【図３】実施例の液晶セルの要部拡大図である。
【図４】Ａは従来の液晶表示パネルの要部拡大断面図で
あり、Ｂはその要部拡大平面図である。
あり、Ｂはその要部拡大平面図である。
１２ 液晶セル １３、１４ ガラス基板 １５ シール部 １６ 表示領域 １７、１８ ＩＴＯ透明電極 ２０ Ｎｉ−Ｐ層 ２１ Ａｕ層 ２２ 絶縁膜
Claims (1)
- 【請求項１】 順次下記Ａ工程〜Ｈ工程から成る液晶表
示パネルの製造方法。 Ａ工程：一方の透明基板上と他方の透明基板上に透明電
極パターンを形成して正方形もしくは矩形状の表示領域
を設けるとともに、一方の透明基板の非表示領域の透明
電極パターン上に無電解めっきによりＮｉめっき層を設
ける。 Ｂ工程：一方の透明基板の非表示領域のＮｉめっき層上
の一部に絶縁膜を形成する。 Ｃ工程：一方の透明基板の表示領域の透明電極パターン
上と、他方の透明基板の表示領域の透明電極パターン上
にそれぞれ配向膜を形成する。 Ｄ工程：一方の透明基板と他方の透明基板との各表示領
域上にある配向膜の表面をラビング処理する。 Ｅ工程：一方の透明基板と他方の透明基板とを表示領域
の周囲にそって配した接着用樹脂から成るシール部材を
介して貼り合わせて空セルを形成する。 Ｆ工程：空セルにおける２枚の透明基板間の表示領域内
に液晶材を注入して液晶セルを形成する。 Ｇ工程：液晶セルにおける一方の透明基板上の非表示領
域にて露出されたＮｉめっき層上に無電解めっきにより
Ａｕ、Ａｇ、Ｐｄ、Ｐｔ、Ｐｈ、Ｐｕから選択した上部
めっき層を設ける。 Ｈ工程：一方の透明基板の上部めっき層上に駆動用半導
体素子を搭載し、該駆動用半導体素子の端子と上部めっ
き層との間を電気的に接続する。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12821895A JPH08320501A (ja) | 1995-05-26 | 1995-05-26 | 液晶表示パネルの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12821895A JPH08320501A (ja) | 1995-05-26 | 1995-05-26 | 液晶表示パネルの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08320501A true JPH08320501A (ja) | 1996-12-03 |
Family
ID=14979422
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12821895A Pending JPH08320501A (ja) | 1995-05-26 | 1995-05-26 | 液晶表示パネルの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08320501A (ja) |
-
1995
- 1995-05-26 JP JP12821895A patent/JPH08320501A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH08250745A (ja) | 表示装置 | |
| JPH06118441A (ja) | 表示セル | |
| KR100377440B1 (ko) | 금속 배선, 그의 제조방법, 금속 배선을 이용한 박막트랜지스터 및 표시장치 | |
| JPH08262475A (ja) | 表示装置の作製方法 | |
| JP3480697B2 (ja) | Ｃｏｇ型液晶表示装置の製造方法 | |
| CN109817100A (zh) | 窄边框、超窄边框显示装置以及显示面板及其制造方法 | |
| JP3445402B2 (ja) | 薄膜トランジスタとその製造方法およびアクティブマトリックス基板とその製造方法 | |
| JPH08264796A (ja) | 表示装置及びその作製方法 | |
| JPH01195285A (ja) | メタライズガラス基板の製造方法 | |
| JPH08271869A (ja) | 液晶表示パネルの製造方法 | |
| JPH04232922A (ja) | 液晶表示装置の製造方法 | |
| JPH08320501A (ja) | 液晶表示パネルの製造方法 | |
| CN1310066C (zh) | 制作具有低接面阻抗的透明导电板的方法 | |
| TWI298807B (ja) | ||
| JPH08201831A (ja) | 液晶表示素子の製造方法 | |
| JPH08234152A (ja) | 液晶表示パネルの製造方法 | |
| JPH1115009A (ja) | 表示装置の製造方法 | |
| JPH0434418A (ja) | 液晶パネル | |
| JPH1115008A (ja) | 表示パネルのめっき方法 | |
| JPS63114081A (ja) | 配線パタ−ンの構造 | |
| JPH0659267A (ja) | 表示装置用基板及びその製造方法 | |
| JPH08144062A (ja) | 透明導電膜上へのめっき方法 | |
| JPH02259728A (ja) | 液晶表示装置 | |
| JPH08179338A (ja) | 液晶表示パネルのめっき方法 | |
| JPS58180054A (ja) | マトリツクス画像表示装置 |