JPH0824210B2 - 光双安定半導体レ−ザとその製造方法 - Google Patents
光双安定半導体レ−ザとその製造方法Info
- Publication number
- JPH0824210B2 JPH0824210B2 JP17958887A JP17958887A JPH0824210B2 JP H0824210 B2 JPH0824210 B2 JP H0824210B2 JP 17958887 A JP17958887 A JP 17958887A JP 17958887 A JP17958887 A JP 17958887A JP H0824210 B2 JPH0824210 B2 JP H0824210B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- laser
- active layer
- inp
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F3/00—Optical logic elements; Optical bistable devices
- G02F3/02—Optical bistable devices
- G02F3/026—Optical bistable devices based on laser effects
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Optics & Photonics (AREA)
- Semiconductor Lasers (AREA)
Description
【発明の詳細な説明】 ［概要］ 光入力に対する光出力が双安定を示す光双安定半導体
レーザの構造とその製造方法に関し、 複数の電極を分離する分離溝の幅を狭くして、且つ、
分離抵抗を高くすることを目的として、 活性層と、該活性層とヘテロ接合をなす上下クラッド
層と、該活性層に電流を注入する電極とを備え、且つ、
ストライプ状に形成されたレーザ層を有する半導体レー
ザにおいて、 該ストライプ方向に直交し、且つ、少なくとも上部ク
ラッド層にまで達する分離溝によつて該電極が複数に分
割され、加えて、該ストライプ状のレーザ層の両側面と
該分離溝が半絶縁性半導体層によつて埋没されてなるよ
うに構成にする。
レーザの構造とその製造方法に関し、 複数の電極を分離する分離溝の幅を狭くして、且つ、
分離抵抗を高くすることを目的として、 活性層と、該活性層とヘテロ接合をなす上下クラッド
層と、該活性層に電流を注入する電極とを備え、且つ、
ストライプ状に形成されたレーザ層を有する半導体レー
ザにおいて、 該ストライプ方向に直交し、且つ、少なくとも上部ク
ラッド層にまで達する分離溝によつて該電極が複数に分
割され、加えて、該ストライプ状のレーザ層の両側面と
該分離溝が半絶縁性半導体層によつて埋没されてなるよ
うに構成にする。
［産業上の利用分野］ 本発明は光双安定半導体レーザの構造とその製造方法
に関する。
に関する。
光双安定半導体レーザとは、分割した電極に流す電流
を独立に制御して光出力が２つの安定状態を取り得るレ
ーザのことで、このような光双安定素子は光信号を利用
した通信・情報処理分野においてスイッチ，メモリ，演
算，増幅を可能にする機能素子であつて、且つ、小型で
操作が簡単、高集積化が可能なために、その開発研究が
強く推進されている。
を独立に制御して光出力が２つの安定状態を取り得るレ
ーザのことで、このような光双安定素子は光信号を利用
した通信・情報処理分野においてスイッチ，メモリ，演
算，増幅を可能にする機能素子であつて、且つ、小型で
操作が簡単、高集積化が可能なために、その開発研究が
強く推進されている。
このような光双安定半導体レーザにおいて、分離され
た電極間の分離抵抗を高め、且つ、分離溝の幅を狭くす
ることが特性向上の鍵であり、そのような構造のレーザ
素子が要望されている。
た電極間の分離抵抗を高め、且つ、分離溝の幅を狭くす
ることが特性向上の鍵であり、そのような構造のレーザ
素子が要望されている。
［従来の技術］ 光双安定半導体レーザの構造はG.J.Lasher氏によつて
1964年に電極を共振器方向に２つに分割し、一方を光増
幅領域、他方を光吸収領域として用いる直列に分割され
た電極（タンデム（tandem）電極）構造のものが発表さ
れている（Solid state Electronics 7巻（1964）.PP.7
07〜716参照）。この構造は以降のダブルヘテロ接合，
埋込み構造の適用によつてほぼ実用レベルに達してき
た。
1964年に電極を共振器方向に２つに分割し、一方を光増
幅領域、他方を光吸収領域として用いる直列に分割され
た電極（タンデム（tandem）電極）構造のものが発表さ
れている（Solid state Electronics 7巻（1964）.PP.7
07〜716参照）。この構造は以降のダブルヘテロ接合，
埋込み構造の適用によつてほぼ実用レベルに達してき
た。
以前、発明者は化学気相成長（CVD）法を用いてメサ
ストライプ状レーザ層の両側の閉込め層（埋込み層）を
半絶縁性の高抵抗InPで埋め込んだ光双安定半導体レー
ザを提案した（特願昭61−304518号参照）。この構造に
よれば、分割された電極間の抵抗を容易に1KΩ以上とす
ることができ、また、注入電流の廻り込みも防げるの
で、均一で再現性の良い素子が得られる。
ストライプ状レーザ層の両側の閉込め層（埋込み層）を
半絶縁性の高抵抗InPで埋め込んだ光双安定半導体レー
ザを提案した（特願昭61−304518号参照）。この構造に
よれば、分割された電極間の抵抗を容易に1KΩ以上とす
ることができ、また、注入電流の廻り込みも防げるの
で、均一で再現性の良い素子が得られる。
第６図はその提案した従来構造の光双安定半導体レー
ザを示す図で、同図（ａ）は斜視図，同図（ｂ）はその
XX′断面図である。図中、１はｎ−InP基板,2はｎ−InP
クラッド層（バッフア層とも云う）,3はInGaAsP活性層
（アンドープ）,4はｐ−InPクラッド層,5はp+−InGaAsP
キャップ層,8はSiO2膜からなる絶縁膜,9A,9Bは分離した
ｐ型電極,10は裏面のｎ型電極,11は閉込め層の半絶縁性
InP層（SI−InP層）,12は分離溝で、ストライプ状レー
ザ層６はｎ−InPクラッド層２よりInGaAsP活性層3,p−I
nPクラッド層4,p+−InGaAsPキャップ層５に至る部分で
形成されている。また、SI−InP層11の抵抗率は10〜10
Ωcm程度のもので、このレーザ素子の寸法は凡そ次の通
りである。
ザを示す図で、同図（ａ）は斜視図，同図（ｂ）はその
XX′断面図である。図中、１はｎ−InP基板,2はｎ−InP
クラッド層（バッフア層とも云う）,3はInGaAsP活性層
（アンドープ）,4はｐ−InPクラッド層,5はp+−InGaAsP
キャップ層,8はSiO2膜からなる絶縁膜,9A,9Bは分離した
ｐ型電極,10は裏面のｎ型電極,11は閉込め層の半絶縁性
InP層（SI−InP層）,12は分離溝で、ストライプ状レー
ザ層６はｎ−InPクラッド層２よりInGaAsP活性層3,p−I
nPクラッド層4,p+−InGaAsPキャップ層５に至る部分で
形成されている。また、SI−InP層11の抵抗率は10〜10
Ωcm程度のもので、このレーザ素子の寸法は凡そ次の通
りである。
Ａ＝Ｂ＝300μm,C＝120μm, 閉込め層の深さｄ＝2.5〜３μｍ ストライプ幅Ｗ＝１〜２μm, 分離幅Ｘ＝15μｍ（10〜40μｍ）． なお、この従来構造の分離溝12はInGaAsPキャップ層
まで除去した深さの溝となつている。
まで除去した深さの溝となつている。
［発明が解決しようとする問題点］ ところで、上記の光双安定半導体レーザにおいて、分
離溝12の幅を変化させて電極間の抵抗値を測定した分離
溝幅と電極間の抵抗値との関係図表を第７図に示し、且
つ、分離溝幅を変化させて発振しきい値を測定した分離
溝幅と発振しきい値との関係図表を第８図に示す。
離溝12の幅を変化させて電極間の抵抗値を測定した分離
溝幅と電極間の抵抗値との関係図表を第７図に示し、且
つ、分離溝幅を変化させて発振しきい値を測定した分離
溝幅と発振しきい値との関係図表を第８図に示す。
第７図に示す図表より、分離抵抗を高くするためには
分離溝幅を広くすれば良いことが明白である。一方、第
８図より分離溝幅を広くすると発振しきい値が急激に高
くなることが判かり、溝幅が50μｍを越えれば発振しき
い値が数百mA以上と非常に大きくなる。これは分離溝に
は電極がなく、分離溝直下の活性層へ電流が注入されな
いため、共振器内で大きな損失となつて発振しきい値が
高くなるものである。しかし、このしきい値の上昇は特
性劣化の基本的事項で、出来るだけ低いしきい値に維持
することが望ましい。
分離溝幅を広くすれば良いことが明白である。一方、第
８図より分離溝幅を広くすると発振しきい値が急激に高
くなることが判かり、溝幅が50μｍを越えれば発振しき
い値が数百mA以上と非常に大きくなる。これは分離溝に
は電極がなく、分離溝直下の活性層へ電流が注入されな
いため、共振器内で大きな損失となつて発振しきい値が
高くなるものである。しかし、このしきい値の上昇は特
性劣化の基本的事項で、出来るだけ低いしきい値に維持
することが望ましい。
ところで、上記第７図に示す分離溝幅と電極間の抵抗
値との関係図表において、○印は実測値で、実線はキャ
リア移動濃度より求めたInPクラッド層の抵抗値であ
り、非常に良く一致しているが、これよりInPクラッド
層を除去すれば大幅に分離抵抗を上昇することが推考さ
れ、そうすれば、分離幅を広くせずに、更に分離抵抗を
高めることが可能になる。また、活性層３を含む両InP
クラッド層2,4（活性層の下部）まで除去して、抵抗率1
0ΩcmのSI−InP層11を埋め込めば、分離溝幅２μｍのと
きに10Ω以上の分離抵抗が期待できる。
値との関係図表において、○印は実測値で、実線はキャ
リア移動濃度より求めたInPクラッド層の抵抗値であ
り、非常に良く一致しているが、これよりInPクラッド
層を除去すれば大幅に分離抵抗を上昇することが推考さ
れ、そうすれば、分離幅を広くせずに、更に分離抵抗を
高めることが可能になる。また、活性層３を含む両InP
クラッド層2,4（活性層の下部）まで除去して、抵抗率1
0ΩcmのSI−InP層11を埋め込めば、分離溝幅２μｍのと
きに10Ω以上の分離抵抗が期待できる。
本発明はこのような観点より、分離溝の幅を狭くし
て、且つ、分離抵抗を高くすることを目的として、光双
安定半導体レーザの新規な構造を提案するものである。
て、且つ、分離抵抗を高くすることを目的として、光双
安定半導体レーザの新規な構造を提案するものである。
［問題点を解決するための手段］ その目的は、ストライプ方向に直交し、且つ、少なく
とも上部クラッド層にまで達する分離溝によつて該電極
が複数に分割され、加えて、該ストライプ状のレーザ層
の両側面と該分離溝が半絶縁性半導体層によつて埋没さ
れた光双安定半導体レーザの構造によつて達成される。
とも上部クラッド層にまで達する分離溝によつて該電極
が複数に分割され、加えて、該ストライプ状のレーザ層
の両側面と該分離溝が半絶縁性半導体層によつて埋没さ
れた光双安定半導体レーザの構造によつて達成される。
且つ、それを形成するためには、半導体基板上に活性
層と、該活性層とヘテロ接合をなす上下クラッド層を備
えるストライプ状のレーザ層を形成する工程と、該スト
ライプ状のレーザ層の両側面を埋没する半絶縁性半導体
層を形成する工程と、該ストライプ方向に直交し、且
つ、上部クラッド層にまで達する分離溝を形成する工程
と、該分離溝部分に半絶縁性半導体層を埋没する工程と
が含まれる製造方法を用いる。
層と、該活性層とヘテロ接合をなす上下クラッド層を備
えるストライプ状のレーザ層を形成する工程と、該スト
ライプ状のレーザ層の両側面を埋没する半絶縁性半導体
層を形成する工程と、該ストライプ方向に直交し、且
つ、上部クラッド層にまで達する分離溝を形成する工程
と、該分離溝部分に半絶縁性半導体層を埋没する工程と
が含まれる製造方法を用いる。
また、半導体基板上に活性層と、該活性層とヘテロ接
合をなす上下クラッド層を形成する工程と、該活性層お
よび上下クラッド層を選択的にエッチングし、ストライ
プ状で且つ該ストライプ方向に直交する分離溝によつて
複数に分割されてなるレーザ層を形成する工程と、該レ
ーザ層の両側面及び該分離溝を半絶縁性半導体層によつ
て埋没する工程が含まれる製造方法を用いる。
合をなす上下クラッド層を形成する工程と、該活性層お
よび上下クラッド層を選択的にエッチングし、ストライ
プ状で且つ該ストライプ方向に直交する分離溝によつて
複数に分割されてなるレーザ層を形成する工程と、該レ
ーザ層の両側面及び該分離溝を半絶縁性半導体層によつ
て埋没する工程が含まれる製造方法を用いる。
［作用］ 即ち、本発明は、分離溝を活性層の少なくとも上部ク
ラッド層まで達する深さに形成し、その分離溝を半絶縁
性半導体層で埋没させた構造にする。そうすれば、分離
抵抗が高くなつて、且つ、発振しきい値が低くできる。
ラッド層まで達する深さに形成し、その分離溝を半絶縁
性半導体層で埋没させた構造にする。そうすれば、分離
抵抗が高くなつて、且つ、発振しきい値が低くできる。
［実施例］ 以下、図面を参照して実施例により詳細に説明する。
第１図は本発明にかかるレーザの構造（Ｉ）を示す図
で、同図（ａ）は斜視図、同図（ｂ）はそのYY′断面を
示しており、第６図に示す従来構造と同じく、１はｎ−
InP基板,2はｎ−InPクラッド層（バッフア層）,3はInGa
AsP活性層,4はｐ−InPクラッド層,5はp+−InGaAsPキャ
ップ層,6はレーザ層,8はSiO2膜（絶縁膜）,9A,9Bは分離
したｐ型電極,10はｎ型電極,11はSI−InP層で、21は分
離溝を埋没させたSI−InP層である。本例は分離溝をｐ
−InPクラッド層４（活性層の上部）まで形成し、その
部分にSI−InP層21を埋没させた実施例で、このような
レーザ構造をもち、分離溝幅Ｘ＝２μm,ストライプ幅Ｗ
＝1.5μｍの寸法を有するレーザ素子からは56KΩの分離
抵抗値が得られる。且つ、単一のｐ型電極を有する通常
の半導体レーザと比べて発振しきい値の上昇は僅かに数
％に止まる。これは分離溝幅が狭くてInGaAsP活性層３
の非電流注入幅が減少し、共振器内の損失が減少するた
めと考えられる。
で、同図（ａ）は斜視図、同図（ｂ）はそのYY′断面を
示しており、第６図に示す従来構造と同じく、１はｎ−
InP基板,2はｎ−InPクラッド層（バッフア層）,3はInGa
AsP活性層,4はｐ−InPクラッド層,5はp+−InGaAsPキャ
ップ層,6はレーザ層,8はSiO2膜（絶縁膜）,9A,9Bは分離
したｐ型電極,10はｎ型電極,11はSI−InP層で、21は分
離溝を埋没させたSI−InP層である。本例は分離溝をｐ
−InPクラッド層４（活性層の上部）まで形成し、その
部分にSI−InP層21を埋没させた実施例で、このような
レーザ構造をもち、分離溝幅Ｘ＝２μm,ストライプ幅Ｗ
＝1.5μｍの寸法を有するレーザ素子からは56KΩの分離
抵抗値が得られる。且つ、単一のｐ型電極を有する通常
の半導体レーザと比べて発振しきい値の上昇は僅かに数
％に止まる。これは分離溝幅が狭くてInGaAsP活性層３
の非電流注入幅が減少し、共振器内の損失が減少するた
めと考えられる。
また、第２図は本発明にかかる構造（II）を示す図
で、同図（ａ）は斜視図、同図（ｂ）はそのZZ′断面を
示しており、第１図に示す構造と同一部位には同一記号
が付けてあるが、22が分離溝を埋没させたSI−InP層で
あり、本例では分離溝がｐ−InPクラッド層4,InGaAsP活
性層３を越えてｎ−InPクラッド層２（活性層の下部）
まで達しており、その溝部分にSI−InP層22を埋没させ
た実施例である。このように活性層３を共振方向に一部
を除去し、その活性層部分にSI−InP層22を埋没させて
も、SI−InP層22の幅が２μｍ程度と非常に狭いため、
また、InGaAsP活性層３と鉄ドープしたSI−InP層22との
光屈折率の差は余り大きくないために大きな伝播損失に
はならない。
で、同図（ａ）は斜視図、同図（ｂ）はそのZZ′断面を
示しており、第１図に示す構造と同一部位には同一記号
が付けてあるが、22が分離溝を埋没させたSI−InP層で
あり、本例では分離溝がｐ−InPクラッド層4,InGaAsP活
性層３を越えてｎ−InPクラッド層２（活性層の下部）
まで達しており、その溝部分にSI−InP層22を埋没させ
た実施例である。このように活性層３を共振方向に一部
を除去し、その活性層部分にSI−InP層22を埋没させて
も、SI−InP層22の幅が２μｍ程度と非常に狭いため、
また、InGaAsP活性層３と鉄ドープしたSI−InP層22との
光屈折率の差は余り大きくないために大きな伝播損失に
はならない。
このInGaAsP活性層３を越えてｎ−InPクラッド層２
（活性層の下部）までSI−InP層22を埋没させる本発明
にかかる構造（II）は前記した構造（Ｉ）よりも一層高
抵抗な分離層を設けた構造である。実施結果によれば、
分離溝幅Ｘ＝２μm,ストライプ幅Ｗ＝1.5μｍの寸法の
レーザ素子から10Ω以上の分離抵抗値が得られ、タンデ
ム電極間の注入電流の相互拡散が無視できるようになつ
た。
（活性層の下部）までSI−InP層22を埋没させる本発明
にかかる構造（II）は前記した構造（Ｉ）よりも一層高
抵抗な分離層を設けた構造である。実施結果によれば、
分離溝幅Ｘ＝２μm,ストライプ幅Ｗ＝1.5μｍの寸法の
レーザ素子から10Ω以上の分離抵抗値が得られ、タンデ
ム電極間の注入電流の相互拡散が無視できるようになつ
た。
一方、InGaAsP活性層３をカットせずに上側のｐ−InP
クラッド層４（活性層の上部）までSI−InP層21を埋没
させる前記の本発明にかかる構造（Ｉ）は比較的に活性
層の光伝播損失の小さい構造であり、この２つの構造
（Ｉ），（IIは分離抵抗と発振しきい値とのいずれを優
先するかによつて使い分けするものである。
クラッド層４（活性層の上部）までSI−InP層21を埋没
させる前記の本発明にかかる構造（Ｉ）は比較的に活性
層の光伝播損失の小さい構造であり、この２つの構造
（Ｉ），（IIは分離抵抗と発振しきい値とのいずれを優
先するかによつて使い分けするものである。
上記例は１つの分離溝を設けた光双安定半導体レーザ
の構造例であるが、２つ以上の分離溝を形成して３つ以
上のタンデム電極を設けた構造にしても、同様に分離溝
にSI−InP層を埋没させると、同様に分離抵抗を高くし
て発振しきい値を小さくできる。第３図（ａ），（ｂ）
は２つの分離溝を形成して３つのタンデム電極を設けた
他の構造例で、同図（ａ）は第１図に示す実施例と同様
に分離溝をｐ−InPクラッド層４まで形成して、そこにS
I−InP層21A,21Bを埋没させた例で、9A,9B,9Cがｐ電極
である。第３図（ｂ）は第２図に示す実施例と同様に分
離溝を活性層３を越えてｎ−InPクラッド層２まで形成
し、そこにSI−InP層22A,22Bを埋没させ、ｐ電極9A,9B,
9Cを設けた例である。
の構造例であるが、２つ以上の分離溝を形成して３つ以
上のタンデム電極を設けた構造にしても、同様に分離溝
にSI−InP層を埋没させると、同様に分離抵抗を高くし
て発振しきい値を小さくできる。第３図（ａ），（ｂ）
は２つの分離溝を形成して３つのタンデム電極を設けた
他の構造例で、同図（ａ）は第１図に示す実施例と同様
に分離溝をｐ−InPクラッド層４まで形成して、そこにS
I−InP層21A,21Bを埋没させた例で、9A,9B,9Cがｐ電極
である。第３図（ｂ）は第２図に示す実施例と同様に分
離溝を活性層３を越えてｎ−InPクラッド層２まで形成
し、そこにSI−InP層22A,22Bを埋没させ、ｐ電極9A,9B,
9Cを設けた例である。
次に、本発明にかかる上記の構造の形成方法を説明す
る。第４図（ａ）〜（ｅ）は本発明にかかる構造（Ｉ）
の形成工程順斜視図であり、同図により順を追って説明
すると、 第４図（ａ）参照；まず、公知の液相エピタキシャル成
長（LPE）法によつてｎ−InP基板１上にｎ−InPクラッ
ド層2,InGaAsP活性層3,p−InPクラッド層4,p+−InGaAsP
キャップ層５を成長してダブルヘテロ接合構造にする。
る。第４図（ａ）〜（ｅ）は本発明にかかる構造（Ｉ）
の形成工程順斜視図であり、同図により順を追って説明
すると、 第４図（ａ）参照；まず、公知の液相エピタキシャル成
長（LPE）法によつてｎ−InP基板１上にｎ−InPクラッ
ド層2,InGaAsP活性層3,p−InPクラッド層4,p+−InGaAsP
キャップ層５を成長してダブルヘテロ接合構造にする。
第４図（ｂ）参照；次いで、ストライプ状のSiO2膜マス
ク31（膜厚3000Å程度）を形成し、これを保護膜にして
ｎ−InPクラッド層２までエッチングして幅１〜1.5μm,
高さ2.5μｍ程度の活性層３を含むストライプ状のレー
ザ層６を形成する。エッチング法は硝酸あるいは希塩酸
を用いるウエットエッチングによる。
ク31（膜厚3000Å程度）を形成し、これを保護膜にして
ｎ−InPクラッド層２までエッチングして幅１〜1.5μm,
高さ2.5μｍ程度の活性層３を含むストライプ状のレー
ザ層６を形成する。エッチング法は硝酸あるいは希塩酸
を用いるウエットエッチングによる。
第４図（ｃ）参照；次いで、ストライプ状のSiO2膜マス
ク31をそのまま残存させて、それをマスクにしてエッチ
ング除去部分に、有機金属熱分解気相成長（MOCDV）法
で鉄をドープしたSI−InP層11を表面が平坦になるまで
成長して埋没させる。その際、SiO2膜上に成長層が形成
されずに、所謂、選択的なエピタキシャル成長が行われ
る。
ク31をそのまま残存させて、それをマスクにしてエッチ
ング除去部分に、有機金属熱分解気相成長（MOCDV）法
で鉄をドープしたSI−InP層11を表面が平坦になるまで
成長して埋没させる。その際、SiO2膜上に成長層が形成
されずに、所謂、選択的なエピタキシャル成長が行われ
る。
第４図（ｄ）参照；次いで、SiO2膜マスク31を除去して
新たなSiO2膜マスク32を直角方向に形成し、それを保護
膜にしてｐ−InPクラッド層４までエッチングして幅２
μm,高さ1.7μｍのストライプ状の分離溝13を形成す
る。
新たなSiO2膜マスク32を直角方向に形成し、それを保護
膜にしてｐ−InPクラッド層４までエッチングして幅２
μm,高さ1.7μｍのストライプ状の分離溝13を形成す
る。
第４図（ｅ）参照；次いで、SiO2膜マスク32をそのまま
残存させ、これをマスクにして分離溝13部分に、気相エ
ピタキシャル成長（VPE）法で鉄をドープしたSI−InP層
21を表面が平坦になるまで成長して埋没させる。その
際、SiO2膜上には成長せずに、選択的なエピタキシャル
成長が行われる。ここに、VPE法を用いるのは狭い溝部
分への成長層の形成にはVPE法が適しているからであ
る。
残存させ、これをマスクにして分離溝13部分に、気相エ
ピタキシャル成長（VPE）法で鉄をドープしたSI−InP層
21を表面が平坦になるまで成長して埋没させる。その
際、SiO2膜上には成長せずに、選択的なエピタキシャル
成長が行われる。ここに、VPE法を用いるのは狭い溝部
分への成長層の形成にはVPE法が適しているからであ
る。
以下はSiO2膜マスク31を除去し、ｐ電極9A,9Bおよび
ｎ電極10を形成して、第１図のように完成する。
ｎ電極10を形成して、第１図のように完成する。
次に、第５図（ａ）〜（ｃ）は本発明にかかる構造
（II）の形成工程順斜視図であり、同図により順を追っ
て説明すると、 第５図（ａ）参照；まず、前記方法と同様に、LPE法に
よつてｎ−InP基板１上にｎ−InPクラッド層2,InGaAsP
活性層3,p−InPクラッド層4,p+−InGaAsPキャップ層５
を成長する。
（II）の形成工程順斜視図であり、同図により順を追っ
て説明すると、 第５図（ａ）参照；まず、前記方法と同様に、LPE法に
よつてｎ−InP基板１上にｎ−InPクラッド層2,InGaAsP
活性層3,p−InPクラッド層4,p+−InGaAsPキャップ層５
を成長する。
第５図（ｂ）参照；次いで、閉込め層および分離溝を同
時にエッチングするためのSiO2膜マスク33（膜厚3000Å
程度）を形成し、これを保護膜にしてｎ−InPクラッド
層２までエッチングして幅１〜1.5μm,高さ2.5μｍ程度
の活性層３を含むストライプ状の２分割したレーザ層６
を形成する。エッチング法は硝酸あるいは希塩酸を用い
るウエットエッチングである。
時にエッチングするためのSiO2膜マスク33（膜厚3000Å
程度）を形成し、これを保護膜にしてｎ−InPクラッド
層２までエッチングして幅１〜1.5μm,高さ2.5μｍ程度
の活性層３を含むストライプ状の２分割したレーザ層６
を形成する。エッチング法は硝酸あるいは希塩酸を用い
るウエットエッチングである。
第５図（ｃ）参照；次いで、SiO2膜マスク33をそのまま
残存させ、これをマスクにしてエッチング除去部分に、
MOCDV法で鉄をドープしたSI−InP層11,22を表面が平坦
になるまで成長して埋没させる。その際、SiO2膜上には
成長層が形成されず、選択エピタキシャル成長が行われ
る。
残存させ、これをマスクにしてエッチング除去部分に、
MOCDV法で鉄をドープしたSI−InP層11,22を表面が平坦
になるまで成長して埋没させる。その際、SiO2膜上には
成長層が形成されず、選択エピタキシャル成長が行われ
る。
以下はSiO2膜マスク33を除去し、ｐ電極9A,9Bおよび
ｎ電極10を形成して、第２図のように完成する。
ｎ電極10を形成して、第２図のように完成する。
この構造（II）の形成方法はSI−InP層11,22を同時に
成長して１回の埋没工程で済むために、作製が容易であ
る。
成長して１回の埋没工程で済むために、作製が容易であ
る。
［発明の効果］ 以上の説明から明らかなように、本発明によれば分離
抵抗が高く、発振しきい値の低い双安定半導体レーザが
得られ、OEICなど光通信の発展に顕著に貢献するもので
ある。
抵抗が高く、発振しきい値の低い双安定半導体レーザが
得られ、OEICなど光通信の発展に顕著に貢献するもので
ある。
第１図は本発明にかかる構造（Ｉ）を示す図、 第２図は本発明にかかる構造（II）を示す図、 第３図（ａ），（ｂ）は本発明にかかる他の構造例を示
す図、 第４図（ａ）〜（ｅ）は本発明にかかる構造（Ｉ）の形
成工程順斜視図、 第５図（ａ）〜（ｃ）は本発明にかかる構造（II）の形
成工程順斜視図、 第６図は従来構造を示す図、 第７図は従来の分離溝幅と分離抵抗との関係図表、 第８図は従来の分離溝幅と発振しきい値との関係図表で
ある。 図において、 １はｎ−InP基板、２はｎ−InPクラッド層（バッフア
層）、３はInGaAsP活性層、４はｐ−InPクラッド層、５
はp+−InGaAsPキャップ層、６はレーザ層、８はSiO2膜
（絶縁膜）、9A,9B,9Cは分離したｐ型電極、10はｎ型電
極、11,21,22,21A,21B,22A,22Bは半絶縁性InP層（SI−I
nP層）、12,13は分離溝、31,32,33はSiO2膜マスク を示している。
す図、 第４図（ａ）〜（ｅ）は本発明にかかる構造（Ｉ）の形
成工程順斜視図、 第５図（ａ）〜（ｃ）は本発明にかかる構造（II）の形
成工程順斜視図、 第６図は従来構造を示す図、 第７図は従来の分離溝幅と分離抵抗との関係図表、 第８図は従来の分離溝幅と発振しきい値との関係図表で
ある。 図において、 １はｎ−InP基板、２はｎ−InPクラッド層（バッフア
層）、３はInGaAsP活性層、４はｐ−InPクラッド層、５
はp+−InGaAsPキャップ層、６はレーザ層、８はSiO2膜
（絶縁膜）、9A,9B,9Cは分離したｐ型電極、10はｎ型電
極、11,21,22,21A,21B,22A,22Bは半絶縁性InP層（SI−I
nP層）、12,13は分離溝、31,32,33はSiO2膜マスク を示している。
Claims (3)
- 【請求項１】活性層と、該活性層とヘテロ接合をなす上
下クラッド層と、該活性層に電流を注入する電極とを備
え、且つ、ストライプ状に形成されたレーザ層を有する
半導体レーザにおいて、 該ストライプ方向に直交し、且つ、少なくとも上部クラ
ッド層にまで達する分離溝によつて該電極が複数に分割
され、加えて、該ストライプ状のレーザ層の両側面と該
分離溝が半絶縁性半導体層によつて埋没されてなること
を特徴とする光双安定半導体レーザ。 - 【請求項２】半導体基板上に活性層と、該活性層とヘテ
ロ接合をなす上下クラッド層を備えるストライプ状のレ
ーザ層を形成する工程と、 該ストライプ状のレーザ層の両側面を埋没する半絶縁性
半導体層を形成する工程と、 該ストライプ方向に直交し、且つ、上部クラッド層にま
で達する分離溝を形成する工程と、 該分離溝部分に半絶縁性半導体層を埋没する工程とが含
まれてなることを特徴とする光双安定半導体レーザの製
造方法。 - 【請求項３】半導体基板上に活性層と、該活性層とヘテ
ロ接合をなす上下クラッド層を形成する工程と、 該活性層および上下クラッド層を選択的にエッチング
し、ストライプ状で且つ該ストライプ方向に直交する分
離溝によつて複数に分割されてなるレーザ層を形成する
工程と、 該レーザ層の両側面及び該分離溝を半絶縁性半導体層に
よつて埋没する工程が含まれてなることを特徴とする光
双安定半導体レーザの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17958887A JPH0824210B2 (ja) | 1987-07-17 | 1987-07-17 | 光双安定半導体レ−ザとその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17958887A JPH0824210B2 (ja) | 1987-07-17 | 1987-07-17 | 光双安定半導体レ−ザとその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6422089A JPS6422089A (en) | 1989-01-25 |
| JPH0824210B2 true JPH0824210B2 (ja) | 1996-03-06 |
Family
ID=16068355
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17958887A Expired - Fee Related JPH0824210B2 (ja) | 1987-07-17 | 1987-07-17 | 光双安定半導体レ−ザとその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0824210B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2890644B2 (ja) * | 1990-04-03 | 1999-05-17 | 日本電気株式会社 | 集積型光変調器の製造方法 |
| CN111504523B (zh) * | 2020-04-15 | 2021-07-20 | 深圳第三代半导体研究院 | 一种自发光式压光电器件及制备方法 |
-
1987
- 1987-07-17 JP JP17958887A patent/JPH0824210B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6422089A (en) | 1989-01-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4870468A (en) | Semiconductor light-emitting device and method of manufacturing the same | |
| JP3108183B2 (ja) | 半導体レーザ素子とその製造方法 | |
| JP2710248B2 (ja) | 半導体レーザの製造方法 | |
| JPH0437598B2 (ja) | ||
| JPS6258692A (ja) | 半導体発光装置の製造方法 | |
| JPH0567849A (ja) | 半導体発光素子 | |
| JPS6255990A (ja) | 半導体レ−ザ装置 | |
| JPS5855674B2 (ja) | 半導体発光装置の製造方法 | |
| JP3080643B2 (ja) | 半導体レーザ装置およびその製造方法 | |
| JPH0983077A (ja) | 半導体光装置 | |
| JP2566985B2 (ja) | 半導体装置及びその製造方法 | |
| JPH0697085A (ja) | 半導体素子の製造方法 | |
| JPH08222809A (ja) | 半導体発光装置 | |
| JPH0521891A (ja) | 埋込み構造半導体レーザの製造方法 | |
| JPS6241437B2 (ja) | ||
| JPH0697707B2 (ja) | 半導体発光装置 | |
| JPH05175599A (ja) | 半導体レーザおよびその製造方法 | |
| JPH01309393A (ja) | 半導体レーザ装置及びその製造方法 | |
| JPH0632324B2 (ja) | 光双安定半導体レ−ザ | |
| JPH0680863B2 (ja) | 半導体レ−ザ | |
| JPH06350188A (ja) | 半導体レーザ素子 | |
| JPS6354234B2 (ja) | ||
| JPS59168687A (ja) | 半導体レ−ザ及びその製造方法 | |
| JPH0697603A (ja) | 半導体レーザ及びその製造方法 | |
| JPS622718B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |