JPS59169151A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS59169151A JPS59169151A JP4309983A JP4309983A JPS59169151A JP S59169151 A JPS59169151 A JP S59169151A JP 4309983 A JP4309983 A JP 4309983A JP 4309983 A JP4309983 A JP 4309983A JP S59169151 A JPS59169151 A JP S59169151A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- film
- etching
- faster
- etching rate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の属する技術分野〕
本発明は、半導体装置の製造方法に係わシ、特に配線パ
ターンを断線なく形成する方法に関する。
ターンを断線なく形成する方法に関する。
従来、配線層間の絶縁膜に配線相互の接続のための開口
部（スルーホール）をつくる加工方法によれは第１図に
示しだ如く、例えばアルミニウム配線３上に被着した絶
縁膜４に開口部を形成する際、マスクパターンのずれに
より開口部はアルミニウム配線３からずれるため、開口
部の端で絶縁膜４には開口を作る時のオーバーエッチに
よす細くて深い溝ができる。この溝のため、２層目のア
ルミニウム配線層５を形成した場合、その形状は第１図
に示したように開口部の片側の側壁で薄くなるため、配
線の断線を生じやすく、素子製造の歩留、および信頼性
の低下を招く。
部（スルーホール）をつくる加工方法によれは第１図に
示しだ如く、例えばアルミニウム配線３上に被着した絶
縁膜４に開口部を形成する際、マスクパターンのずれに
より開口部はアルミニウム配線３からずれるため、開口
部の端で絶縁膜４には開口を作る時のオーバーエッチに
よす細くて深い溝ができる。この溝のため、２層目のア
ルミニウム配線層５を形成した場合、その形状は第１図
に示したように開口部の片側の側壁で薄くなるため、配
線の断線を生じやすく、素子製造の歩留、および信頼性
の低下を招く。
この配線の断線を防ぐためには、開口部に対応したマス
クパターンを形成する際のパターンの合わせずれを考慮
に入れ、配線巾を開口部の寸法より大きくする必要があ
る。しかし、この場合は配線巾が大きくなるため素予め
集積度が低下する。
クパターンを形成する際のパターンの合わせずれを考慮
に入れ、配線巾を開口部の寸法より大きくする必要があ
る。しかし、この場合は配線巾が大きくなるため素予め
集積度が低下する。
本発明の目的は、素子の集積度を低下させることなく、
スルーホールでの配線の断線を防止することができ、素
子信頼性の向上をはかり得る半導体装置の製造方法を提
供することにある。
スルーホールでの配線の断線を防止することができ、素
子信頼性の向上をはかり得る半導体装置の製造方法を提
供することにある。
上記目的を達成するだめの本発明の特徴は、配線導体間
の凹部のみを第１の絶縁膜で埋めた後、その上に、第２
および第３の絶縁膜を形成し、開口部のエツチングに際
し、順次上層の絶縁膜のエツチング速度が−Ｆ層の絶縁
膜のエツチング速度より速いエツチング方法を用いて、
前記第３および第２の絶縁膜をエツチングし、開口部に
微細な溝を生じないようにしたことにある。
の凹部のみを第１の絶縁膜で埋めた後、その上に、第２
および第３の絶縁膜を形成し、開口部のエツチングに際
し、順次上層の絶縁膜のエツチング速度が−Ｆ層の絶縁
膜のエツチング速度より速いエツチング方法を用いて、
前記第３および第２の絶縁膜をエツチングし、開口部に
微細な溝を生じないようにしたことにある。
本発明によれば開口部のエツチングに際し、マスクパタ
ーンのずれがあっても、開口部に絶縁膜の微細な溝がで
きないことから開口部での２層目の配線の断１ｖｌｌｊ
ｉを防止でき、素子信頼性の向上をはかり得る。また１
層目の配線巾を大きくする必要がないので集積度を低下
させることがなく、高密度集積回路の多層配線形成にお
けるスルーホール形成に極めて有効となる。
ーンのずれがあっても、開口部に絶縁膜の微細な溝がで
きないことから開口部での２層目の配線の断１ｖｌｌｊ
ｉを防止でき、素子信頼性の向上をはかり得る。また１
層目の配線巾を大きくする必要がないので集積度を低下
させることがなく、高密度集積回路の多層配線形成にお
けるスルーホール形成に極めて有効となる。
第２図（ａ）から（ｆ）は本発明の−≠施例を示す工程
断面図である。まず、（ａ）に示す如く、素子が形成さ
れたシリコン基板１１上に絶縁膜として例えば酸化シリ
コン膜１２を被着した後、必要な接続孔を開けて、との
孔も含め前記酸化シリコン膜１２上に第１の配線導体を
例えばマグネトロンスパッタ法により厚ざ〜０．８μｍ
のアルミニウム膜を被着した後、エツチングマスクを形
成し例えばＣＣｌ４とＣ１２との混合ガスを用いた反応
性イオンエッチ７り（ＲＩＥ）法によりアルミニウム配
線パターン１３を形成し、その後、該アルミニウム配線
パターン１３表面上を含む全面上に第１の絶縁膜として
例えばＳｉＨ４とＮ２０ガスとを用いたプラズマ気相成
長法により〜３００℃の温度で酸化シリコン膜１４を〜
０．８μｍの厚さ形成する。
断面図である。まず、（ａ）に示す如く、素子が形成さ
れたシリコン基板１１上に絶縁膜として例えば酸化シリ
コン膜１２を被着した後、必要な接続孔を開けて、との
孔も含め前記酸化シリコン膜１２上に第１の配線導体を
例えばマグネトロンスパッタ法により厚ざ〜０．８μｍ
のアルミニウム膜を被着した後、エツチングマスクを形
成し例えばＣＣｌ４とＣ１２との混合ガスを用いた反応
性イオンエッチ７り（ＲＩＥ）法によりアルミニウム配
線パターン１３を形成し、その後、該アルミニウム配線
パターン１３表面上を含む全面上に第１の絶縁膜として
例えばＳｉＨ４とＮ２０ガスとを用いたプラズマ気相成
長法により〜３００℃の温度で酸化シリコン膜１４を〜
０．８μｍの厚さ形成する。
次に、本発明者等が先に提案した反応性イオンエツチン
グ法を利用した絶縁層の平坦化法（％願昭５５−１３０
７５４号、ｔ￥ｆ願昭５５−１５０１７９号）を用いて
前記酸化シリコン膜１４を平坦化する。即、ち、酸化シ
リコン膜１４上に窒化シリコン膜を形成し、例えばＣＦ
”４とＨｚとを用いた反応性イオン°エツチング法によ
り窒化シリコン膜をエツチングする際の平坦化現象を利
用して、酸化シリコン膜１４を平坦化し、アルミニウム
配線層くクーン１３の上部表面の酸化シリコン膜１４が
除去される壕でこのエツチングを進めた状態を（ｂ）に
示す。
グ法を利用した絶縁層の平坦化法（％願昭５５−１３０
７５４号、ｔ￥ｆ願昭５５−１５０１７９号）を用いて
前記酸化シリコン膜１４を平坦化する。即、ち、酸化シ
リコン膜１４上に窒化シリコン膜を形成し、例えばＣＦ
”４とＨｚとを用いた反応性イオン°エツチング法によ
り窒化シリコン膜をエツチングする際の平坦化現象を利
用して、酸化シリコン膜１４を平坦化し、アルミニウム
配線層くクーン１３の上部表面の酸化シリコン膜１４が
除去される壕でこのエツチングを進めた状態を（ｂ）に
示す。
次に、第２の絶縁膜として例えば８ ｉＨ４とＮＨａガ
スとを用いたプラズマ気相成長法により〜３００℃の温
度で窒化シリコン＠１５ｆ〜０，２μｍ （７） Ｗさ
形成し、さらにその上に第３の絶縁膜として、゛例えば
第１の絶縁膜と同様にＳｉＨ４とＮ２０ガスとを用いた
プラズマ気相成長法による酸化シリコン膜１６を〜０，
８μｍの厚さ形成した後、該酸化シリコン膜１６上にマ
スクとして例えばホトレジスト】７を塗布後、バターニ
ングを行ない、エツチングマスクを形成した状態を（Ｃ
）に示す。（Ｃ）において、マスクパターンの開口部の
「１コはアルミニウムパターン１３の配線巾と同一寸法
であるが、パターンの合わせずれのため、（Ｃ）に示し
た状態となる。
スとを用いたプラズマ気相成長法により〜３００℃の温
度で窒化シリコン＠１５ｆ〜０，２μｍ （７） Ｗさ
形成し、さらにその上に第３の絶縁膜として、゛例えば
第１の絶縁膜と同様にＳｉＨ４とＮ２０ガスとを用いた
プラズマ気相成長法による酸化シリコン膜１６を〜０，
８μｍの厚さ形成した後、該酸化シリコン膜１６上にマ
スクとして例えばホトレジスト】７を塗布後、バターニ
ングを行ない、エツチングマスクを形成した状態を（Ｃ
）に示す。（Ｃ）において、マスクパターンの開口部の
「１コはアルミニウムパターン１３の配線巾と同一寸法
であるが、パターンの合わせずれのため、（Ｃ）に示し
た状態となる。
次に、（ｄ）に示したように例えばＣＦ４とＨｚとの混
合ガスを用いた反応性イオンエツチング法によシホトレ
ジスト１７をマスクとして、開口部の酸化シリコン膜１
６をその下層の窒化シリコン膜１５の表面が露出する壕
で、酸化シリコン膜１６のエツチング速度が窒化シリコ
ン膜１５のエンチング速度より速い条件でエツチングす
る。例えば、ＣＦ４流量を２４ ｃｃ／ｍｉｎ 、 Ｈ
２流量を１５ ｃｃ／ｍｉｎ 、圧力を１．３３Ｐａ、
高周波電力を１５０Ｗとした場合、酸化シリコン膜のエ
ツチング速度が〜４ｏｏ５．７ｍ１ｎに対して窒化シリ
コン膜のエツチング速度は〜２０ Ａ／ｍｉ ｎ と遅
いので、窒化シリコン膜１５０表面が露出した後は、は
とんどエツチングは進まないので（ｄ）に示したように
なる。 −次いで、（ｅ）に示したように、先はどと同
様、例えばＣＦ４とＨ２との混合ガスを用いた反応性イ
オンエツチング法により、ホトレジスト１７をマスクと
して、開口部の窒化シリコン膜１５をアルミニウム配線
パターン１３０表面が露出するまで、窒化シリコン膜１
５のエツチング速度が酸化シリコン膜１４のエツチング
速度より速い条件でエツチングする。例えば、ＣＦ４流
量を２４ ｃｃ／ｉｎｉ ｎ 、 Ｈ２流量を３ ｃｃ
／１ｎｉｎ 、圧力を１．３３Ｐａ、高周波電力を１５
０Ｗとした場合、窒化シリコン膜のエツチング速度が〜
１０００＾／ｍ ｌ ｎに対して酸化シリコン膜のエツ
チング速度は〜４５０ Ａ／ｍｉｎと遅く、またアルミ
ニウムは全くエツチングされ〃いので、アルミニウム配
線パターン１３の表面が露出した後開口部での酸化シリ
コン膜１４はほとんどエツチングきれず、（ｅ）に示し
たように、アルミニウム配線パターン１３０表面と酸化
シリコン膜１４の表面とはほぼ同一の高さになり、エツ
チングされた開口部には、第１図で示したような細くて
深い溝は生じない。
合ガスを用いた反応性イオンエツチング法によシホトレ
ジスト１７をマスクとして、開口部の酸化シリコン膜１
６をその下層の窒化シリコン膜１５の表面が露出する壕
で、酸化シリコン膜１６のエツチング速度が窒化シリコ
ン膜１５のエンチング速度より速い条件でエツチングす
る。例えば、ＣＦ４流量を２４ ｃｃ／ｍｉｎ 、 Ｈ
２流量を１５ ｃｃ／ｍｉｎ 、圧力を１．３３Ｐａ、
高周波電力を１５０Ｗとした場合、酸化シリコン膜のエ
ツチング速度が〜４ｏｏ５．７ｍ１ｎに対して窒化シリ
コン膜のエツチング速度は〜２０ Ａ／ｍｉ ｎ と遅
いので、窒化シリコン膜１５０表面が露出した後は、は
とんどエツチングは進まないので（ｄ）に示したように
なる。 −次いで、（ｅ）に示したように、先はどと同
様、例えばＣＦ４とＨ２との混合ガスを用いた反応性イ
オンエツチング法により、ホトレジスト１７をマスクと
して、開口部の窒化シリコン膜１５をアルミニウム配線
パターン１３０表面が露出するまで、窒化シリコン膜１
５のエツチング速度が酸化シリコン膜１４のエツチング
速度より速い条件でエツチングする。例えば、ＣＦ４流
量を２４ ｃｃ／ｉｎｉ ｎ 、 Ｈ２流量を３ ｃｃ
／１ｎｉｎ 、圧力を１．３３Ｐａ、高周波電力を１５
０Ｗとした場合、窒化シリコン膜のエツチング速度が〜
１０００＾／ｍ ｌ ｎに対して酸化シリコン膜のエツ
チング速度は〜４５０ Ａ／ｍｉｎと遅く、またアルミ
ニウムは全くエツチングされ〃いので、アルミニウム配
線パターン１３の表面が露出した後開口部での酸化シリ
コン膜１４はほとんどエツチングきれず、（ｅ）に示し
たように、アルミニウム配線パターン１３０表面と酸化
シリコン膜１４の表面とはほぼ同一の高さになり、エツ
チングされた開口部には、第１図で示したような細くて
深い溝は生じない。
次いで、前記ホトレジスト１７を除去した後、第２の配
線導体として、例えばマグネトロンスパッタ法ニよｐ厚
さ〜１μｍのアルミニウム膜を被着した後、エツチング
マスクを形成し、例えばＣＣ４’ ４とＣ１２との混合
ガスを用いた反応性イオンエツチング法によシ、アルミ
ニウム配線パターン１８を形成した状態を（ｆ）に示す
。かくして形成はれたアルミニウム配線パターン１８は
（ｆ）からも判るように、第１の配線導体であるアルミ
ニウム配線パターン１３との接続のために設けられた開
口部での被覆性は非常によく、開口部での断線はなく、
素子信頼性が向上することが判明した。
線導体として、例えばマグネトロンスパッタ法ニよｐ厚
さ〜１μｍのアルミニウム膜を被着した後、エツチング
マスクを形成し、例えばＣＣ４’ ４とＣ１２との混合
ガスを用いた反応性イオンエツチング法によシ、アルミ
ニウム配線パターン１８を形成した状態を（ｆ）に示す
。かくして形成はれたアルミニウム配線パターン１８は
（ｆ）からも判るように、第１の配線導体であるアルミ
ニウム配線パターン１３との接続のために設けられた開
口部での被覆性は非常によく、開口部での断線はなく、
素子信頼性が向上することが判明した。
〔発明の他の実施例〕
上記実施例では、第１のアルミニウム配線パターｙの凹
部を埋め、かつそのアルミニウムパターンの上部表面を
露出して、第１の絶縁膜を形成する方法として、窒化シ
リコン膜の反応性イオンエツチングによる平坦化効果を
利用する場合について述べたが、他に、例えば、第１の
絶縁膜上にレジスト、オルガノシリケートガラス、高分
子樹脂膜等の有機膜を塗布して、前記第１の絶縁膜表面
をなだらかにした後、前記第１の絶縁膜と有機膜のエツ
チング速度がほぼ等しくなるエツチング方法により第１
の絶縁膜表面をエツチング除去してもよい。また、第１
の絶縁膜として、流動性高分子膜であるポリイミド樹脂
膜等を用い、その平坦な表向全体をエツチングしてアル
ミニウム配線パターンの表面を露出させる方法でもよい
。
部を埋め、かつそのアルミニウムパターンの上部表面を
露出して、第１の絶縁膜を形成する方法として、窒化シ
リコン膜の反応性イオンエツチングによる平坦化効果を
利用する場合について述べたが、他に、例えば、第１の
絶縁膜上にレジスト、オルガノシリケートガラス、高分
子樹脂膜等の有機膜を塗布して、前記第１の絶縁膜表面
をなだらかにした後、前記第１の絶縁膜と有機膜のエツ
チング速度がほぼ等しくなるエツチング方法により第１
の絶縁膜表面をエツチング除去してもよい。また、第１
の絶縁膜として、流動性高分子膜であるポリイミド樹脂
膜等を用い、その平坦な表向全体をエツチングしてアル
ミニウム配線パターンの表面を露出させる方法でもよい
。
また、本実施例では、第１および第３の絶縁膜として酸
化シリコン膜、第２の絶縁膜として窒化シリコン膜を用
いた場合について説明した。即ちこの場合、第２の絶縁
膜の膜厚を薄くすることにより、配線間のキャパシタン
スを低くできるという利点がある。゛しかしながら、第
１．第２．および第３の絶縁膜の種類と組合わせは、実
施例に限られるのではなく、順次、上層の絶縁膜のエツ
チング速度が下層の絶縁膜のエツチング速度より速いエ
ツチング方法を用いることにより、本発明は有効となる
から、その絶縁膜の種類と組合わせは、エツチング方法
、エツチングガスおよびエツチング条件により任意に選
べることがわかる。また、反応性イオンエツチング法の
反応ガスとしては、ＣＦ４とＨ２との混合ガスの他に、
Ｃ２Ｆ６ 、ＣａＦｓ 、ＣＦ３Ｂｒ等とＨ２との混合
ガスを用いることが出来、さらにＨ２の代わυにＣＨＩ
”３を用いてもよい。
化シリコン膜、第２の絶縁膜として窒化シリコン膜を用
いた場合について説明した。即ちこの場合、第２の絶縁
膜の膜厚を薄くすることにより、配線間のキャパシタン
スを低くできるという利点がある。゛しかしながら、第
１．第２．および第３の絶縁膜の種類と組合わせは、実
施例に限られるのではなく、順次、上層の絶縁膜のエツ
チング速度が下層の絶縁膜のエツチング速度より速いエ
ツチング方法を用いることにより、本発明は有効となる
から、その絶縁膜の種類と組合わせは、エツチング方法
、エツチングガスおよびエツチング条件により任意に選
べることがわかる。また、反応性イオンエツチング法の
反応ガスとしては、ＣＦ４とＨ２との混合ガスの他に、
Ｃ２Ｆ６ 、ＣａＦｓ 、ＣＦ３Ｂｒ等とＨ２との混合
ガスを用いることが出来、さらにＨ２の代わυにＣＨＩ
”３を用いてもよい。
また、本実施例では、配線導体としてアルミニウム膜を
用いたが、Ｍｏ、Ｗ、Ｐｔおよびそれらのシリサイド合
金膜でもよい。
用いたが、Ｍｏ、Ｗ、Ｐｔおよびそれらのシリサイド合
金膜でもよい。
第１図は従来の製造方法により製造された半導体装置の
断面図、第２図（ａ）〜（ｆ）は本発明の一実施例を示
す工程断面図である。 １．１１・・・シリコン基板、２．１２・・・酸化７リ
コン膜、３．１３・・・第１の配′ｍ導体（アルミニウ
ム膜）、４・・・絶縁膜、５，１８・・・第２の配線導
体（アルミニウム膜）、１４・・・第１の絶縁膜（酸化
シリコン膜）、１５・・・第２の絶縁膜（♀化シリコン
膜）、１６・・・第３の絶縁膜（酸化シリコン膜）、１
７・・・ホトレジスト。 代理人 弁理士 則 近 憲 佑 （ほか１名）
第１図 ） 第２図 （α） ＣＩ／）＋ Ｌｔ） 覧 ２ 宙 （ｅ）
断面図、第２図（ａ）〜（ｆ）は本発明の一実施例を示
す工程断面図である。 １．１１・・・シリコン基板、２．１２・・・酸化７リ
コン膜、３．１３・・・第１の配′ｍ導体（アルミニウ
ム膜）、４・・・絶縁膜、５，１８・・・第２の配線導
体（アルミニウム膜）、１４・・・第１の絶縁膜（酸化
シリコン膜）、１５・・・第２の絶縁膜（♀化シリコン
膜）、１６・・・第３の絶縁膜（酸化シリコン膜）、１
７・・・ホトレジスト。 代理人 弁理士 則 近 憲 佑 （ほか１名）
第１図 ） 第２図 （α） ＣＩ／）＋ Ｌｔ） 覧 ２ 宙 （ｅ）
Claims (3)
- （１）第１の配線導体を形成した半導体基板上に第１の
配線導体の凹部を埋め、かつ第１の配線導体の上部表面
を露出する形に第１の絶縁膜を形成する工程と、この全
面に第２の絶縁膜を形成し、さらにこの第２の絶縁膜上
に第３の絶縁膜を形成する工程と、この第３の絶縁膜上
に選択的にマスクを形成した後、前記第３の絶縁膜のエ
ツチング速度が前記第２の絶縁膜のエツチング速度より
速いエツチング方法を用いて前記第３の絶縁膜をエツチ
ングする工程と、前記第２の絶縁膜のエツチング速度が
前記第１の絶縁膜のエツチング速度より速いエツチング
方法を用いて前記第２の絶縁膜のエツチングを行ない所
定領域に接続窓を形成し、前記マスクを除去した後、第
２の配線導体を形成する工程とを含むことを特徴とする
半導体装置の製造方法。 - （２）前記第１および第３の絶縁膜として、酸化シリコ
ン膜を用い、前記第２の絶縁膜として、窒化シリコン膜
を用いたことを特徴とする特許求の範囲第１項記載の半
導体装置の製造方法。 - （３）前記第３の絶縁膜のエツチング速度が前記第２の
絶縁膜のエツチング速度よシ速いエツチング方法、およ
び前記第２の絶縁膜のエツチング速度が前記第１の絶縁
膜のエツチング速度よジ速いエツチング方法として、反
応性イオンエツチング法を用いたことを特徴とする前記
特許請求の範囲第１項記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4309983A JPS59169151A (ja) | 1983-03-17 | 1983-03-17 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4309983A JPS59169151A (ja) | 1983-03-17 | 1983-03-17 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59169151A true JPS59169151A (ja) | 1984-09-25 |
| JPH0563940B2 JPH0563940B2 (ja) | 1993-09-13 |
Family
ID=12654385
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4309983A Granted JPS59169151A (ja) | 1983-03-17 | 1983-03-17 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59169151A (ja) |
Cited By (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6212130A (ja) * | 1985-07-10 | 1987-01-21 | Sony Corp | 半導体装置の製造方法 |
| JPS6267825A (ja) * | 1985-09-20 | 1987-03-27 | フィリップス エレクトロニクス ネムローゼ フェンノートシャップ | 半導体装置の表面を平坦化する方法 |
| JPS62102544A (ja) * | 1985-10-28 | 1987-05-13 | インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション | 多層金属絶縁体構造の形成方法 |
| JPS62176147A (ja) * | 1985-10-03 | 1987-08-01 | ビュル エス．アー． | 高密度集積回路の構成要素の相互接続用多層金属配線網の形成法及び本形成法によつて形成される集積回路 |
| JPS62265724A (ja) * | 1986-03-27 | 1987-11-18 | ゼネラル・エレクトリツク・カンパニイ | 誘電体エツチング停止材を用いたフレ−ムなしのビア開口形成法 |
| JPS63119534A (ja) * | 1986-11-08 | 1988-05-24 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| JPH0276233A (ja) * | 1988-09-12 | 1990-03-15 | Hitachi Ltd | 半導体集積回路の製造方法 |
| US4966870A (en) * | 1988-04-14 | 1990-10-30 | International Business Machines Corporation | Method for making borderless contacts |
| JPH03154331A (ja) * | 1989-10-31 | 1991-07-02 | Internatl Business Mach Corp <Ibm> | 導電層形成方法 |
| US5141897A (en) * | 1990-03-23 | 1992-08-25 | At&T Bell Laboratories | Method of making integrated circuit interconnection |
| US5286674A (en) * | 1992-03-02 | 1994-02-15 | Motorola, Inc. | Method for forming a via structure and semiconductor device having the same |
| JPH09115888A (ja) * | 1995-10-13 | 1997-05-02 | Nec Corp | 半導体装置の製造方法 |
| US5702981A (en) * | 1995-09-29 | 1997-12-30 | Maniar; Papu D. | Method for forming a via in a semiconductor device |
| JP2000077526A (ja) * | 1998-08-27 | 2000-03-14 | Samsung Electronics Co Ltd | 半導体素子のコンタクトホ―ルの形成方法 |
| JP2000294631A (ja) * | 1999-04-05 | 2000-10-20 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
| US6768898B2 (en) | 1998-11-20 | 2004-07-27 | Murata Manufacturing Co., Ltd. | Composite high frequency component and mobile communication apparatus including the same |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5135292A (en) * | 1974-09-20 | 1976-03-25 | Matsushita Electric Industrial Co Ltd | Handotaisochi oyobi sonoseizohoho |
| JPS5731155A (en) * | 1980-07-31 | 1982-02-19 | Fujitsu Ltd | Manufacture of semiconductor device |
| JPS588578A (ja) * | 1981-07-08 | 1983-01-18 | Kazutami Saito | 便槽水浄化循環装置 |
-
1983
- 1983-03-17 JP JP4309983A patent/JPS59169151A/ja active Granted
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5135292A (en) * | 1974-09-20 | 1976-03-25 | Matsushita Electric Industrial Co Ltd | Handotaisochi oyobi sonoseizohoho |
| JPS5731155A (en) * | 1980-07-31 | 1982-02-19 | Fujitsu Ltd | Manufacture of semiconductor device |
| JPS588578A (ja) * | 1981-07-08 | 1983-01-18 | Kazutami Saito | 便槽水浄化循環装置 |
Cited By (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6212130A (ja) * | 1985-07-10 | 1987-01-21 | Sony Corp | 半導体装置の製造方法 |
| JPS6267825A (ja) * | 1985-09-20 | 1987-03-27 | フィリップス エレクトロニクス ネムローゼ フェンノートシャップ | 半導体装置の表面を平坦化する方法 |
| JPS62176147A (ja) * | 1985-10-03 | 1987-08-01 | ビュル エス．アー． | 高密度集積回路の構成要素の相互接続用多層金属配線網の形成法及び本形成法によつて形成される集積回路 |
| JPS62102544A (ja) * | 1985-10-28 | 1987-05-13 | インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション | 多層金属絶縁体構造の形成方法 |
| JPS62265724A (ja) * | 1986-03-27 | 1987-11-18 | ゼネラル・エレクトリツク・カンパニイ | 誘電体エツチング停止材を用いたフレ−ムなしのビア開口形成法 |
| JPS63119534A (ja) * | 1986-11-08 | 1988-05-24 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| US4966870A (en) * | 1988-04-14 | 1990-10-30 | International Business Machines Corporation | Method for making borderless contacts |
| JPH0276233A (ja) * | 1988-09-12 | 1990-03-15 | Hitachi Ltd | 半導体集積回路の製造方法 |
| JPH03154331A (ja) * | 1989-10-31 | 1991-07-02 | Internatl Business Mach Corp <Ibm> | 導電層形成方法 |
| US5141897A (en) * | 1990-03-23 | 1992-08-25 | At&T Bell Laboratories | Method of making integrated circuit interconnection |
| US5286674A (en) * | 1992-03-02 | 1994-02-15 | Motorola, Inc. | Method for forming a via structure and semiconductor device having the same |
| US5702981A (en) * | 1995-09-29 | 1997-12-30 | Maniar; Papu D. | Method for forming a via in a semiconductor device |
| JPH09115888A (ja) * | 1995-10-13 | 1997-05-02 | Nec Corp | 半導体装置の製造方法 |
| JP2000077526A (ja) * | 1998-08-27 | 2000-03-14 | Samsung Electronics Co Ltd | 半導体素子のコンタクトホ―ルの形成方法 |
| US6768898B2 (en) | 1998-11-20 | 2004-07-27 | Murata Manufacturing Co., Ltd. | Composite high frequency component and mobile communication apparatus including the same |
| JP2000294631A (ja) * | 1999-04-05 | 2000-10-20 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0563940B2 (ja) | 1993-09-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4617193A (en) | Planar interconnect for integrated circuits | |
| JP2739853B2 (ja) | 半導体装置の製造方法及びエッチング方法 | |
| JPH0834772B2 (ja) | 半導体素子の製造方法 | |
| JPS60138940A (ja) | 半導体装置の製造方法 | |
| JPH01503021A (ja) | シリコンウエハ内に貫通導体を形成する為の平担化方法 | |
| JPH0563940B2 (ja) | ||
| KR900001834B1 (ko) | 반도체장치의 제조방법 | |
| US6376357B1 (en) | Method for manufacturing a semiconductor device with voids in the insulation film between wirings | |
| JPH0259618B2 (ja) | ||
| CN113314500B (zh) | 半导体结构与其制作方法 | |
| JP3413697B2 (ja) | 配線形成方法 | |
| JP3196847B2 (ja) | 配線構造及びその製造方法 | |
| JPS5966149A (ja) | 半導体装置の製造方法 | |
| JP2959619B2 (ja) | 半導体装置の製造方法 | |
| JP2637726B2 (ja) | 半導体集積回路装置の製造方法 | |
| JPS5928358A (ja) | 半導体装置の製造方法 | |
| JPH0214525A (ja) | 半導体集積回路の製造方法 | |
| JPS61239646A (ja) | 多層配線の形成方法 | |
| KR100365767B1 (ko) | 반도체장치의콘택홀형성방법 | |
| JPS59175124A (ja) | 半導体装置の製造方法 | |
| JPH0425159A (ja) | 電極配線の形成方法 | |
| JPH0273652A (ja) | 半導体装置の製造方法 | |
| JPH02281622A (ja) | 半導体装置の製造方法 | |
| JPS6043844A (ja) | 半導体装置の製造方法 | |
| JPH04127425A (ja) | 半導体集積回路の製造方法 |