JPH0828655B2 - 電子カウンタ装置 - Google Patents
電子カウンタ装置Info
- Publication number
- JPH0828655B2 JPH0828655B2 JP61190836A JP19083686A JPH0828655B2 JP H0828655 B2 JPH0828655 B2 JP H0828655B2 JP 61190836 A JP61190836 A JP 61190836A JP 19083686 A JP19083686 A JP 19083686A JP H0828655 B2 JPH0828655 B2 JP H0828655B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- circuit
- output
- cpu
- writing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Counters In Electrophotography And Two-Sided Copying (AREA)
- Control Or Security For Electrophotography (AREA)
Description
【発明の詳細な説明】 〔発明の技術分野〕 本発明は、数値を計数するカウンタ装置、特に電子写
真複写機、ページプリンタのプリント枚数の計数に好適
な電子カウンタ装置に関する。
真複写機、ページプリンタのプリント枚数の計数に好適
な電子カウンタ装置に関する。
〔従来技術〕 従来、この種の装置としては、電磁カウンタとカムを
組合せたメカカウンタが使用されていたが、最近ではマ
イクロコンピュータ制御の電子カウンタが普及してい
る。このカウンタは計数値の記憶手段としてCMOSのRAM
（ランダムアクセスメモリ）、あるいはCMOSのCPU（プ
ロセッサ回路）に内蔵されたRAMを用い、且つこのRAMは
電源遮断時にデータが消滅するため、リチウム電池等に
よりバックアップされる。また、RAMの代りにデータの
書込み及び消去が可能なEE−PROM（エレクトリカリ−イ
レーサブループログラマブルリードオンリーメモリ）も
用いられている。EE−PROMを使用した場合、周知の如
く、バックアップ用の電池は不要である。そして、これ
らのカウンタのデータは発光ダイオードからなる７セグ
メントの表示器を使用して表示できるため、メカカウン
タに比較して表示品質が良く、また他の装置とデータの
授受できる利点を有する。
組合せたメカカウンタが使用されていたが、最近ではマ
イクロコンピュータ制御の電子カウンタが普及してい
る。このカウンタは計数値の記憶手段としてCMOSのRAM
（ランダムアクセスメモリ）、あるいはCMOSのCPU（プ
ロセッサ回路）に内蔵されたRAMを用い、且つこのRAMは
電源遮断時にデータが消滅するため、リチウム電池等に
よりバックアップされる。また、RAMの代りにデータの
書込み及び消去が可能なEE−PROM（エレクトリカリ−イ
レーサブループログラマブルリードオンリーメモリ）も
用いられている。EE−PROMを使用した場合、周知の如
く、バックアップ用の電池は不要である。そして、これ
らのカウンタのデータは発光ダイオードからなる７セグ
メントの表示器を使用して表示できるため、メカカウン
タに比較して表示品質が良く、また他の装置とデータの
授受できる利点を有する。
しかしながら、前述のようなCMOSのRAMあるいはEE−P
ROMを用いたカウンタ装置では、いずれであってもCPUに
よって制御するため、もしCPUが暴走するような事態が
生じた場合、カウンタの内容を誤書込みによって破壊す
る恐れがある。CPUが暴走した場合、その検出手段とし
てウォッチドッグタイマのようなものも知られている
が、CPUの暴走を検出するには一定の時間が必要である
ため、その時間内にCPUが暴走すればやはり前述のよう
なデータの破壊の恐れがある。従って、ウオッチドッグ
タイマを用いても、確実にカウンタの内容を保護するこ
とが困難であった。
ROMを用いたカウンタ装置では、いずれであってもCPUに
よって制御するため、もしCPUが暴走するような事態が
生じた場合、カウンタの内容を誤書込みによって破壊す
る恐れがある。CPUが暴走した場合、その検出手段とし
てウォッチドッグタイマのようなものも知られている
が、CPUの暴走を検出するには一定の時間が必要である
ため、その時間内にCPUが暴走すればやはり前述のよう
なデータの破壊の恐れがある。従って、ウオッチドッグ
タイマを用いても、確実にカウンタの内容を保護するこ
とが困難であった。
本発明は、上記問題点に鑑み、CPUが暴走した場合で
あっても、確実にデータを保護するようにした電子カウ
ンタ装置を提供することを目的とする。
あっても、確実にデータを保護するようにした電子カウ
ンタ装置を提供することを目的とする。
上記目的は本発明によれば、特定コードデータを記憶
するROMと、該ROMから前記特定コードデータを読み出
し、該特定コードデータを出力する制御手段と、該制御
手段から出力される特定コードデータを入力し、アクセ
ス許可信号を出力する許可信号出力手段と、該許可信号
出力手段の出力に従ってメモリにカウントデータを書き
込む書き込み手段とを有することを特徴とする電子カウ
ンタ装置を提供することにより達成される。
するROMと、該ROMから前記特定コードデータを読み出
し、該特定コードデータを出力する制御手段と、該制御
手段から出力される特定コードデータを入力し、アクセ
ス許可信号を出力する許可信号出力手段と、該許可信号
出力手段の出力に従ってメモリにカウントデータを書き
込む書き込み手段とを有することを特徴とする電子カウ
ンタ装置を提供することにより達成される。
以下、本発明の実施例を図面を参照して詳細に説明す
る。第１図は本発明のカウンタ装置の一実施例を示すブ
ロック図である。なお、本実施例は電子写真複写機に使
用されるカウンタ装置を例にとって説明する。
る。第１図は本発明のカウンタ装置の一実施例を示すブ
ロック図である。なお、本実施例は電子写真複写機に使
用されるカウンタ装置を例にとって説明する。
第１図において、１はCPU（プロセッサ回路）であ
り、ROM（リードオンリメモリ）２に格納された制御プ
ログラムに従って電子写真複写機の動作を制御する。３
はRAM（ランダムアクセスメモリ）、４はEE−PROMであ
り、電気的にデータの消去、書込みができる機能を有
し、後述するようにRAM3、CPU1でデータバス５を通して
データの授受を行うことにより、電子写真複写機のプリ
ント枚数を計数するカウンタ装置を構成する。
り、ROM（リードオンリメモリ）２に格納された制御プ
ログラムに従って電子写真複写機の動作を制御する。３
はRAM（ランダムアクセスメモリ）、４はEE−PROMであ
り、電気的にデータの消去、書込みができる機能を有
し、後述するようにRAM3、CPU1でデータバス５を通して
データの授受を行うことにより、電子写真複写機のプリ
ント枚数を計数するカウンタ装置を構成する。
また、６はアドレスデコーダであって、アドレスバス
７により前記ROM2、RAM3、EE−PROM4、出力ラッチ8,9及
び入力バッファ10,11、書込制御回路16に接続されてい
る。そして、アドレスデコーダ16は、CPU1の指令に基づ
いて各部のアドレスをデコードするようになっている。
また、出力ラッチ８の出力信号は、発光ダイオードを用
いた７セグメントの表示器12に入力され、後述するよう
にCPU1の指令に従ってプリント枚数を表示する。出力ラ
ッチ９の出力は、負荷12、即ち電子写真プロセスを実行
する感光体の駆動装置、現像器等の各部品に出力され
る。更に入力バッファ10,11には、各種のセンサ14、操
作パネル上のキーボードからなる入力部15からセンサ出
力及びプリント枚数が入力される。CPU1は、この入力に
基づき設定枚数のプリントを行うように制御すると共
に、センサ出力により動作条件を制御する。
７により前記ROM2、RAM3、EE−PROM4、出力ラッチ8,9及
び入力バッファ10,11、書込制御回路16に接続されてい
る。そして、アドレスデコーダ16は、CPU1の指令に基づ
いて各部のアドレスをデコードするようになっている。
また、出力ラッチ８の出力信号は、発光ダイオードを用
いた７セグメントの表示器12に入力され、後述するよう
にCPU1の指令に従ってプリント枚数を表示する。出力ラ
ッチ９の出力は、負荷12、即ち電子写真プロセスを実行
する感光体の駆動装置、現像器等の各部品に出力され
る。更に入力バッファ10,11には、各種のセンサ14、操
作パネル上のキーボードからなる入力部15からセンサ出
力及びプリント枚数が入力される。CPU1は、この入力に
基づき設定枚数のプリントを行うように制御すると共
に、センサ出力により動作条件を制御する。
書込制御回路16は、詳しくは後述するが、EE−PROM4
にプリント枚数データを書込む場合に、許容された期間
内のみデータの書込みを許可するように制御する回路で
ある。
にプリント枚数データを書込む場合に、許容された期間
内のみデータの書込みを許可するように制御する回路で
ある。
第２図はその書込制御回路16の具体的構成を示す回路
図である。
図である。
図中17は、CPU1から送出される特定データによってフ
リップフロップ回路（以下、FF回路という）18にDDEC信
号を送出するアンド回路である。特定データは、アドレ
スバス５を通って書込制御回路16に送出され、且つこの
データはCPU1がEE−PROM4にプリント枚数データを書込
む前に送出される。また、特定データとしては、本実施
例では16進数で55Hを用い、２進数では01010101であ
る。この特定データの上位からアンド回路17の各入力端
子のD7,D6,D5・・・D0の順に入力される。この場合、ア
ンド回路17の入力端子のD1,D3,D5,D7にはそれぞれイン
バータ回路19が設けられているので、データ55Hが入力
されると、アンド回路17の出力はハイレベルに立上る。
この動作を第３図に示すタイムチャートにより説明する
と、まずCPU1がアドレスADEC1にデータ55Hを書込むと、
データバス５から第３図（ａ）に示すデータ55Hが送出
され、第３図（ｂ）に示す如く、アンド回路17からハイ
レベルのDDEC信号がFF回路18に送出される。
リップフロップ回路（以下、FF回路という）18にDDEC信
号を送出するアンド回路である。特定データは、アドレ
スバス５を通って書込制御回路16に送出され、且つこの
データはCPU1がEE−PROM4にプリント枚数データを書込
む前に送出される。また、特定データとしては、本実施
例では16進数で55Hを用い、２進数では01010101であ
る。この特定データの上位からアンド回路17の各入力端
子のD7,D6,D5・・・D0の順に入力される。この場合、ア
ンド回路17の入力端子のD1,D3,D5,D7にはそれぞれイン
バータ回路19が設けられているので、データ55Hが入力
されると、アンド回路17の出力はハイレベルに立上る。
この動作を第３図に示すタイムチャートにより説明する
と、まずCPU1がアドレスADEC1にデータ55Hを書込むと、
データバス５から第３図（ａ）に示すデータ55Hが送出
され、第３図（ｂ）に示す如く、アンド回路17からハイ
レベルのDDEC信号がFF回路18に送出される。
一方、CPU1がアドレスADEC1をアクセスしたのでアド
レスバス７の出力は前記アドレスデコーダ６によりデコ
ードされ、第３図（ｃ）に示す如く、▲▼が
ローレベルとなる。▲▼は、FF回路18のCK
（クロック）端子に入力されており、CPU1が次のアドレ
スをアクセスした時にこの▲▼が立上ること
により前記DDEC（ハイレベル）をFF回路18に取込む。こ
れにより、第３図（ｄ）に示すように、FF回路18のＱ出
力からCPU1がEE−PROM4にデータの書込みを許可するWEN
（ライトイネーブル）信号が出力され、EE−PROM4への
データ書込み待機状態となる。WEN信号はナンド回路20
に出力され、この状態でCPU1から第３図（ｅ）に示すWR
（ライト）信号をナンド回路20に出力することにより、
ナンド回路20から第３図（ｆ）に示すような が出力され、EE−PROM4にCPU1からデータバス５を介し
て出力されているデータが書込まれる。
レスバス７の出力は前記アドレスデコーダ６によりデコ
ードされ、第３図（ｃ）に示す如く、▲▼が
ローレベルとなる。▲▼は、FF回路18のCK
（クロック）端子に入力されており、CPU1が次のアドレ
スをアクセスした時にこの▲▼が立上ること
により前記DDEC（ハイレベル）をFF回路18に取込む。こ
れにより、第３図（ｄ）に示すように、FF回路18のＱ出
力からCPU1がEE−PROM4にデータの書込みを許可するWEN
（ライトイネーブル）信号が出力され、EE−PROM4への
データ書込み待機状態となる。WEN信号はナンド回路20
に出力され、この状態でCPU1から第３図（ｅ）に示すWR
（ライト）信号をナンド回路20に出力することにより、
ナンド回路20から第３図（ｆ）に示すような が出力され、EE−PROM4にCPU1からデータバス５を介し
て出力されているデータが書込まれる。
また、CPU1は前述のようにEE−PROM4にデータを書込
んだ後に、ADEC2というアドレスをアクセスし、アドレ
スデコーダ６はこれを受けてデコードすることにより、
第３図（ｇ）に示すように、▲▼をローレベ
ルに立下る。▲▼信号は、アンド回路21を介
して前記FF回路18のＲ（リセット）端子に入力され、こ
れにより▲▼を信号の立下りに同期してFF回
路18の出力（WEN信号）がローレベルに立下る（第３図
（ｄ））。従って、ナンド回路20にローレベルのWEN信
号が入力されるため、ナンド回路20は閉じた状態にな
り、EE−PROM4のデータ書込みが禁止される。
んだ後に、ADEC2というアドレスをアクセスし、アドレ
スデコーダ６はこれを受けてデコードすることにより、
第３図（ｇ）に示すように、▲▼をローレベ
ルに立下る。▲▼信号は、アンド回路21を介
して前記FF回路18のＲ（リセット）端子に入力され、こ
れにより▲▼を信号の立下りに同期してFF回
路18の出力（WEN信号）がローレベルに立下る（第３図
（ｄ））。従って、ナンド回路20にローレベルのWEN信
号が入力されるため、ナンド回路20は閉じた状態にな
り、EE−PROM4のデータ書込みが禁止される。
従って、EE−PROM4にデータを書込む場合に、特定デ
ータを送出したときのみデータの書込みを許可する構成
であるため、例えばノイズによってCPU1が暴走するよう
な事態が生じた場合、前述の様なデータ書込み条件が満
足されないことになる。この場合、EE−PROM4へのデー
タ書込みは禁止された状態となるため、EE−PROM4に誤
ってデータが書込まれるというようなことは全くなくな
り、確実にEE−PROM4のデータを保護することができ
る。
ータを送出したときのみデータの書込みを許可する構成
であるため、例えばノイズによってCPU1が暴走するよう
な事態が生じた場合、前述の様なデータ書込み条件が満
足されないことになる。この場合、EE−PROM4へのデー
タ書込みは禁止された状態となるため、EE−PROM4に誤
ってデータが書込まれるというようなことは全くなくな
り、確実にEE−PROM4のデータを保護することができ
る。
なお、第２図中、▲▼信号は装置の電源投入時
の書込制御回路16を初期状態に設定するためのリセット
信号である。
の書込制御回路16を初期状態に設定するためのリセット
信号である。
以上説明したように本発明によれば、EE−PROMにデー
タを書込む場合に、特定データを送出したときのみデー
タの書込みを許可するようにしたので、CPUが暴走する
ような事態が生じた場合に、EE−PROMへのデータ書込み
を禁止することができる。従って、CPUが暴走したとき
にEE−PROMに誤まってデータが書込まれるような誤動作
を防止でき、確実にEE−PROMのデータを保護することが
できる。
タを書込む場合に、特定データを送出したときのみデー
タの書込みを許可するようにしたので、CPUが暴走する
ような事態が生じた場合に、EE−PROMへのデータ書込み
を禁止することができる。従って、CPUが暴走したとき
にEE−PROMに誤まってデータが書込まれるような誤動作
を防止でき、確実にEE−PROMのデータを保護することが
できる。
第１図は本発明の一実施例の構成を示すブロック図、 第２図は本発明の要部の構成を示す回路図、 第３図は上記実施例の動作を示すタイムチャートであっ
て、（ａ）は特定データ55Hの波形図、（ｂ）はアンド
回路17から出力されるDDEC信号の波形図、（ｃ）はFF回
路18に入力される▲▼信号の波形図、（ｄ）
はFF回路18から出力されるWEN信号の波形図、（ｅ）はC
PU1から出力されるWR信号の波形図、（ｆ）はナンド回
路20から出力される▲▼信号の波形図、
（ｇ）はアンド回路21に入力される▲▼信号
の波形図である。 １……CPU、 ２……ROM、 ４……EE−PROM、 ６……アドレスデコーダ、 16……書込制御回路．
て、（ａ）は特定データ55Hの波形図、（ｂ）はアンド
回路17から出力されるDDEC信号の波形図、（ｃ）はFF回
路18に入力される▲▼信号の波形図、（ｄ）
はFF回路18から出力されるWEN信号の波形図、（ｅ）はC
PU1から出力されるWR信号の波形図、（ｆ）はナンド回
路20から出力される▲▼信号の波形図、
（ｇ）はアンド回路21に入力される▲▼信号
の波形図である。 １……CPU、 ２……ROM、 ４……EE−PROM、 ６……アドレスデコーダ、 16……書込制御回路．
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｇ０３Ｇ 21/00 ３８８ ５００ 21/02 Ｇ０６Ｍ 1/00 Ｚ
Claims (1)
- 【請求項１】特定コードデータを記憶するROMと、 該ROMから前記特定コードデータを読み出し、該特定コ
ードデータを出力する制御手段と、 該制御手段から出力される特定コードデータを入力し、
アクセス許可信号を出力する許可信号出力手段と、 該許可信号出力手段の出力に従ってメモリにカウントデ
ータを書き込む書き込み手段と、 を有することを特徴とする電子カウンタ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61190836A JPH0828655B2 (ja) | 1986-08-14 | 1986-08-14 | 電子カウンタ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61190836A JPH0828655B2 (ja) | 1986-08-14 | 1986-08-14 | 電子カウンタ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6347777A JPS6347777A (ja) | 1988-02-29 |
| JPH0828655B2 true JPH0828655B2 (ja) | 1996-03-21 |
Family
ID=16264570
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61190836A Expired - Fee Related JPH0828655B2 (ja) | 1986-08-14 | 1986-08-14 | 電子カウンタ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0828655B2 (ja) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5444522A (en) * | 1977-09-16 | 1979-04-09 | Ricoh Co Ltd | Copying control device |
| JPH0550787A (ja) * | 1991-08-23 | 1993-03-02 | Dainippon Printing Co Ltd | Ｉｄカード作成におけるレコード呼び出し方法 |
-
1986
- 1986-08-14 JP JP61190836A patent/JPH0828655B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6347777A (ja) | 1988-02-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4959860A (en) | Power-on password functions for computer system | |
| US5576650A (en) | Reset circuit of electronic device | |
| GB2070821A (en) | Memory protection | |
| US5923838A (en) | Microcomputer with built-in flash memory | |
| US4998203A (en) | Postage meter with a non-volatile memory security circuit | |
| EP0197345B1 (en) | An electronic postage meter having power up and power down protection circuitry | |
| EP0701213A1 (en) | Information processing apparatus with write protection function of specific storage area | |
| JPH09134308A (ja) | 重要メモリ情報保護システム | |
| JPH0828655B2 (ja) | 電子カウンタ装置 | |
| JPH0370815B2 (ja) | ||
| JPH0822422A (ja) | メモリ装置 | |
| JPH0244431A (ja) | 保護命令取出し装置 | |
| JP3604101B2 (ja) | フラッシュメモリ制御装置 | |
| EP0194663B1 (en) | A postage meter with a non-volatile memory security circuit | |
| JPH05257899A (ja) | キャッシュメモリユニット | |
| JP3695931B2 (ja) | マイクロコンピュータ | |
| JP3166167B2 (ja) | マイクロコンピュータ | |
| KR920004362B1 (ko) | Ic카드 착탈감지신호의 발생회로 | |
| JPS5663652A (en) | Information processing unit | |
| JPH0250226A (ja) | マイクロコンピュータ | |
| JP2000194609A (ja) | ３線式インタ―フェイス回路 | |
| JPH05334195A (ja) | 情報処理装置 | |
| JPH0744463A (ja) | Ｅｅｐｒｏｍ内蔵１チップマイクロコンピュータ | |
| JPH0120778B2 (ja) | ||
| HK1013468A (en) | Reset circuit of electronic device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |