JPH08287672A - Ｒｏｍ内蔵パッケージ - Google Patents
Ｒｏｍ内蔵パッケージInfo
- Publication number
- JPH08287672A JPH08287672A JP8510795A JP8510795A JPH08287672A JP H08287672 A JPH08287672 A JP H08287672A JP 8510795 A JP8510795 A JP 8510795A JP 8510795 A JP8510795 A JP 8510795A JP H08287672 A JPH08287672 A JP H08287672A
- Authority
- JP
- Japan
- Prior art keywords
- test
- rom
- control
- instruction
- roms
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000012360 testing method Methods 0.000 claims abstract description 41
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
- Read Only Memory (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Abstract
(57)【要約】
【目的】 複数のＲＯＭを内蔵したパッケージにおい
て、各ＲＯＭ対応の制御回路の試験結果を端子数の増大
なく観測する。 【構成】 通常のμプログラムを夫々格納したＲＯＭ２
０，３０の外に試験用μプログラムを格納したＲＯＭ１
０を別に設ける。試験時に、切り替え回路２，３を制御
してシーケンサ２１，３１へＲＯＭ１０からの試験用μ
命令を供給する。その時の各制御回路２２，２３の制御
結果を比較回路４で比較し、この比較結果を端子５より
導出する。
て、各ＲＯＭ対応の制御回路の試験結果を端子数の増大
なく観測する。 【構成】 通常のμプログラムを夫々格納したＲＯＭ２
０，３０の外に試験用μプログラムを格納したＲＯＭ１
０を別に設ける。試験時に、切り替え回路２，３を制御
してシーケンサ２１，３１へＲＯＭ１０からの試験用μ
命令を供給する。その時の各制御回路２２，２３の制御
結果を比較回路４で比較し、この比較結果を端子５より
導出する。
Description
【０００１】
【産業上の利用分野】本発明はＲＯＭ（リードオンリメ
モリ）内蔵パッケージに関し、特にマイクロプログラム
を格納したＲＯＭを複数個内蔵したＲＯＭ内蔵パッケー
ジにおける試験システムに関するものである。
モリ）内蔵パッケージに関し、特にマイクロプログラム
を格納したＲＯＭを複数個内蔵したＲＯＭ内蔵パッケー
ジにおける試験システムに関するものである。
【０００２】
【従来の技術】１つのパッケージに、マイクロプログラ
ムを夫々格納した複数のＲＯＭと、これ等ＲＯＭ対応に
設けられ対応ＲＯＭのマイクロプログラムを夫々入力と
して互いに同一機能を有するシーケンサと、これ等シー
ケンサ対応に設けられ対応シーケンサからの制御情報に
従って制御結果を夫々出力しかつ互いに同一機能を有す
る制御回路とを含んで構成したものがあり、いわゆるＲ
ＯＭ内蔵パッケージと称される。
ムを夫々格納した複数のＲＯＭと、これ等ＲＯＭ対応に
設けられ対応ＲＯＭのマイクロプログラムを夫々入力と
して互いに同一機能を有するシーケンサと、これ等シー
ケンサ対応に設けられ対応シーケンサからの制御情報に
従って制御結果を夫々出力しかつ互いに同一機能を有す
る制御回路とを含んで構成したものがあり、いわゆるＲ
ＯＭ内蔵パッケージと称される。
【０００３】この様なＲＯＭ内蔵パッケージにおいて
は、マイクロプログラムをＲＯＭに予め格納しておき、
ＲＯＭからマイクロプログラムによる命令を順次読出し
てシーケンサへ供給し、シーケンサからの制御命令に従
って制御結果を出力する様になっている。
は、マイクロプログラムをＲＯＭに予め格納しておき、
ＲＯＭからマイクロプログラムによる命令を順次読出し
てシーケンサへ供給し、シーケンサからの制御命令に従
って制御結果を出力する様になっている。
【０００４】この様なパッケージにおける制御回路の試
験を行う場合には、一般に、以下の手順により行われ
る。先ず、シーケンサはＲＯＭから読出した命令に従っ
て制御回路へ制御情報を順次入力し、制御回路はこの入
力された制御情報に従って制御結果を出力する。この制
御結果はパッケージ外部端子に出力され外部にて観測さ
れるようになっている。
験を行う場合には、一般に、以下の手順により行われ
る。先ず、シーケンサはＲＯＭから読出した命令に従っ
て制御回路へ制御情報を順次入力し、制御回路はこの入
力された制御情報に従って制御結果を出力する。この制
御結果はパッケージ外部端子に出力され外部にて観測さ
れるようになっている。
【０００５】
【発明が解決しようとする課題】ＲＯＭを複数内蔵した
パッケージの場合には、各ＲＯＭ対応に夫々シーケンサ
及び制御回路が設けられており、従ってこれ等複数の制
御回路の各々の試験を行うには、これ等複数の制御回路
の各制御結果を外部へ出力するための端子が夫々必要で
あり、観測端子数の増大を招来するという欠点がある。
パッケージの場合には、各ＲＯＭ対応に夫々シーケンサ
及び制御回路が設けられており、従ってこれ等複数の制
御回路の各々の試験を行うには、これ等複数の制御回路
の各制御結果を外部へ出力するための端子が夫々必要で
あり、観測端子数の増大を招来するという欠点がある。
【０００６】また、各制御回路の試験のためには、対応
ＲＯＭへ夫々試験用のマイクロプログラムを格納してお
くことが必要であり、よってそれだけ各ＲＯＭの容量が
増大するという欠点もある。
ＲＯＭへ夫々試験用のマイクロプログラムを格納してお
くことが必要であり、よってそれだけ各ＲＯＭの容量が
増大するという欠点もある。
【０００７】本発明の目的は、観測端子数の増大なくま
たＲＯＭ容量の増大なくＲＯＭ対応の制御回路の試験を
行うことが可能なＲＯＭ内蔵パッケージを提供すること
である。
たＲＯＭ容量の増大なくＲＯＭ対応の制御回路の試験を
行うことが可能なＲＯＭ内蔵パッケージを提供すること
である。
【０００８】
【課題を解決するための手段】本発明によれば、マイク
ロプログラムを夫々格納した複数のＲＯＭと、これ等Ｒ
ＯＭ対応に設けられ対応ＲＯＭのマイクロプログラムを
夫々入力として互いに同一機能を有するシーケンサと、
これ等シーケンサ対応に設けられ対応シーケンサからの
制御情報に従って制御結果を夫々出力しかつ互いに同一
機能を有する制御回路とを含むＲＯＭ内蔵パッケージで
あって、前記制御回路の試験を行うための試験用マイク
ロプログラムを格納した試験用マイクロプグラム格納手
段と、外部からの試験指示に応答して前記試験用マイク
ロプグラム格納手段からの試験用マイクロプログラムを
前記シーケンサの各々に入力する入力切替え手段と、前
記制御回路の各々の制御結果同士を比較する比較手段
と、を含むことを特徴とするＲＯＭ内蔵パッケージが得
られる。
ロプログラムを夫々格納した複数のＲＯＭと、これ等Ｒ
ＯＭ対応に設けられ対応ＲＯＭのマイクロプログラムを
夫々入力として互いに同一機能を有するシーケンサと、
これ等シーケンサ対応に設けられ対応シーケンサからの
制御情報に従って制御結果を夫々出力しかつ互いに同一
機能を有する制御回路とを含むＲＯＭ内蔵パッケージで
あって、前記制御回路の試験を行うための試験用マイク
ロプログラムを格納した試験用マイクロプグラム格納手
段と、外部からの試験指示に応答して前記試験用マイク
ロプグラム格納手段からの試験用マイクロプログラムを
前記シーケンサの各々に入力する入力切替え手段と、前
記制御回路の各々の制御結果同士を比較する比較手段
と、を含むことを特徴とするＲＯＭ内蔵パッケージが得
られる。
【０００９】
【作用】試験用マイクロプログラムを格納したＲＯＭを
一個別に設けて、試験時には、このＲＯＭの試験用マイ
クロプログラムを各シーケンサへ入力して各制御回路を
動作させ、これ等各制御回路の制御結果を比較し、この
比較結果のみを外部へ導出する。これにより、各ＲＯＭ
には試験用マイクロプログラムを格納する必要がなくな
り、また外部への観測端子も一個で済むことになる。
一個別に設けて、試験時には、このＲＯＭの試験用マイ
クロプログラムを各シーケンサへ入力して各制御回路を
動作させ、これ等各制御回路の制御結果を比較し、この
比較結果のみを外部へ導出する。これにより、各ＲＯＭ
には試験用マイクロプログラムを格納する必要がなくな
り、また外部への観測端子も一個で済むことになる。
【００１０】
【実施例】以下、図面を用いて本発明の実施例について
説明する。
説明する。
【００１１】図１は本発明の実施例のブロック図であ
る。図において、制御回路試験指示端子１はμ（マイク
ロ）命令切り替え回路２，３に対し、通常動作または制
御回路試験動作を指示するための試験指示入力端子であ
る。
る。図において、制御回路試験指示端子１はμ（マイク
ロ）命令切り替え回路２，３に対し、通常動作または制
御回路試験動作を指示するための試験指示入力端子であ
る。
【００１２】μ命令切り替え回路２は、通常動作時には
ＲＯＭ２０からのμ命令を、制御回路試験動作時にはＲ
ＯＭ１０からのμ命令を夫々選択し、μシーケンサ２１
にｍビットのμ命令を入力するもので、試験指示端子１
の信号により制御される。
ＲＯＭ２０からのμ命令を、制御回路試験動作時にはＲ
ＯＭ１０からのμ命令を夫々選択し、μシーケンサ２１
にｍビットのμ命令を入力するもので、試験指示端子１
の信号により制御される。
【００１３】μ命令切り替え回路３は、通常動作時には
ＲＯＭ３０からのμ命令を、制御回路試験動作時にはＲ
ＯＭ１０からのμ命令を夫々選択し、μシーケンサ３１
にｍビットのμ命令を入力するもので、試験指示端子１
の信号により制御される。
ＲＯＭ３０からのμ命令を、制御回路試験動作時にはＲ
ＯＭ１０からのμ命令を夫々選択し、μシーケンサ３１
にｍビットのμ命令を入力するもので、試験指示端子１
の信号により制御される。
【００１４】制御結果比較回路４は、制御回路２２と３
２から夫々ｎビットの制御結果を入力し、２つのデータ
の同じ重みのビット同士を排他的論理和にて演算し、ｎ
ビットの演算結果を論理和にて演算し、１ビットでも不
一致があれば真を出力する。
２から夫々ｎビットの制御結果を入力し、２つのデータ
の同じ重みのビット同士を排他的論理和にて演算し、ｎ
ビットの演算結果を論理和にて演算し、１ビットでも不
一致があれば真を出力する。
【００１５】不一致結果出力端子５は、比較回路４の結
果をＰＫＧ（パッケージ）６の外部に出力する。このＰ
ＫＧ６は、μプログラムが格納された２つのＲＯＭ２
０，３０を実装し、個々のμプログラムが独立に動作す
るＰＫＧである。
果をＰＫＧ（パッケージ）６の外部に出力する。このＰ
ＫＧ６は、μプログラムが格納された２つのＲＯＭ２
０，３０を実装し、個々のμプログラムが独立に動作す
るＰＫＧである。
【００１６】ＲＯＭ１０は制御回路試験用のμプログラ
ムが格納されており、制御回路試験指示端子１とμ命令
切り替え回路２，３によってμシーケンサ２１，３１へ
ｍビットのμ命令を出力する。
ムが格納されており、制御回路試験指示端子１とμ命令
切り替え回路２，３によってμシーケンサ２１，３１へ
ｍビットのμ命令を出力する。
【００１７】ＲＯＭ２０は通常動作用のμプログラムが
格納されており、μ命令切り替え回路２を介してμシー
ケンサ２１へｍビットのμ命令を出力する。μシーケン
サ２１はμシーケンサ３１と同じ機能を持ち、ＲＯＭ２
０からμ命令を読み出し、制御回路２２へ制御情報を出
力する。制御回路２２は制御回路３３と同じ機能を持
ち、μシーケンサ２１から入力した制御情報に従って制
御結果を出力する。
格納されており、μ命令切り替え回路２を介してμシー
ケンサ２１へｍビットのμ命令を出力する。μシーケン
サ２１はμシーケンサ３１と同じ機能を持ち、ＲＯＭ２
０からμ命令を読み出し、制御回路２２へ制御情報を出
力する。制御回路２２は制御回路３３と同じ機能を持
ち、μシーケンサ２１から入力した制御情報に従って制
御結果を出力する。
【００１８】ＲＯＭ３０は通常動作用のμプログラムが
格納されており、μ命令切り替え回路３を介してμシー
ケンサ３１へｍビットのμ命令を出力する。μシーケン
サ３１はμシーケンサ２１と同じ機能を持ち、ＲＯＭ３
０からμ命令を読み出し、制御回路３２へ制御情報を出
力する。制御回路３２は制御回路２２と同じ機能を持
ち、μシーケンサ３１から入力した制御情報に従って制
御結果を出力する。
格納されており、μ命令切り替え回路３を介してμシー
ケンサ３１へｍビットのμ命令を出力する。μシーケン
サ３１はμシーケンサ２１と同じ機能を持ち、ＲＯＭ３
０からμ命令を読み出し、制御回路３２へ制御情報を出
力する。制御回路３２は制御回路２２と同じ機能を持
ち、μシーケンサ３１から入力した制御情報に従って制
御結果を出力する。
【００１９】通常動作時は、μシーケンサ２１，３１は
夫々独立したＲＯＭ２０，３０からμ命令を入力しμ命
令に従って夫々独立に動作している。
夫々独立したＲＯＭ２０，３０からμ命令を入力しμ命
令に従って夫々独立に動作している。
【００２０】制御回路試験指示端子１によりＰＫＧ６が
制御回路の試験状態になると、μ命令切り替え回路２，
３により制御回路試験用のμプログラムが格納されたＲ
ＯＭ１０からのμ命令が選択され、μシーケンサ２１，
３１へ同じμ命令が与えられる。
制御回路の試験状態になると、μ命令切り替え回路２，
３により制御回路試験用のμプログラムが格納されたＲ
ＯＭ１０からのμ命令が選択され、μシーケンサ２１，
３１へ同じμ命令が与えられる。
【００２１】同じμ命令に従ってμシーケンサ２１，３
１は同じ制御情報を制御回路２２，３２へ出力し、同じ
制御情報に従って制御回路２２，３２は制御結果を夫々
制御結果比較回路４に入力し、比較回路を不一致結果出
力端子５に出力する。
１は同じ制御情報を制御回路２２，３２へ出力し、同じ
制御情報に従って制御回路２２，３２は制御結果を夫々
制御結果比較回路４に入力し、比較回路を不一致結果出
力端子５に出力する。
【００２２】
【発明の効果】以上の如く、本発明によれば、試験用μ
プログラムを別のＲＯＭに共通して格納し、各制御回路
の制御結果を比較した比較結果のみを外部へ導出するよ
うにしたので、個々のＲＯＭの容量を増大することな
く、また観測用端子を増大することなく、多数の内蔵Ｒ
ＯＭ対応の制御回路の試験が行えるという効果がある。
プログラムを別のＲＯＭに共通して格納し、各制御回路
の制御結果を比較した比較結果のみを外部へ導出するよ
うにしたので、個々のＲＯＭの容量を増大することな
く、また観測用端子を増大することなく、多数の内蔵Ｒ
ＯＭ対応の制御回路の試験が行えるという効果がある。
【図１】本発明の実施例のブロック図である。
１ 試験指示端子 ２，３ μ命令切り替え回路 ４ 比較回路 ５ 不一致結果出力端子 ６ パッケージ（ＰＫＧ） １０，２０，３０ ＲＯＭ ２１，３１ μシーケンサ ２２，３２ 制御回路
Claims (2)
- 【請求項１】 マイクロプログラムを夫々格納した複数
のＲＯＭと、これ等ＲＯＭ対応に設けられ対応ＲＯＭの
マイクロプログラムを夫々入力として互いに同一機能を
有するシーケンサと、これ等シーケンサ対応に設けられ
対応シーケンサからの制御情報に従って制御結果を夫々
出力しかつ互いに同一機能を有する制御回路とを含むＲ
ＯＭ内蔵パッケージであって、 前記制御回路の試験を行うための試験用マイクロプログ
ラムを格納した試験用マイクロプグラム格納手段と、 外部からの試験指示に応答して前記試験用マイクロプグ
ラム格納手段からの試験用マイクロプログラムを前記シ
ーケンサの各々に入力する入力切替え手段と、 前記制御回路の各々の制御結果同士を比較する比較手段
と、 を含むことを特徴とするＲＯＭ内蔵パッケージ。 - 【請求項２】 前記試験指示を外部から供給する試験指
示端子と、前記比較手段の比較結果を外部へ導出する出
力端子とを有することを特徴とする請求項１記載のＲＯ
Ｍ内蔵パッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8510795A JPH08287672A (ja) | 1995-04-11 | 1995-04-11 | Ｒｏｍ内蔵パッケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8510795A JPH08287672A (ja) | 1995-04-11 | 1995-04-11 | Ｒｏｍ内蔵パッケージ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08287672A true JPH08287672A (ja) | 1996-11-01 |
Family
ID=13849403
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8510795A Withdrawn JPH08287672A (ja) | 1995-04-11 | 1995-04-11 | Ｒｏｍ内蔵パッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08287672A (ja) |
-
1995
- 1995-04-11 JP JP8510795A patent/JPH08287672A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR900004889B1 (ko) | 테스트 패턴 제너레이터 | |
| JPH01184700A (ja) | メモリ試験装置 | |
| JP2882426B2 (ja) | アドレス発生装置 | |
| JPH06162228A (ja) | データフロープロセッサ装置 | |
| US5526502A (en) | Memory interface | |
| US5426766A (en) | Microprocessor which holds selected data for continuous operation | |
| KR100277770B1 (ko) | 시퀀스 제어회로 | |
| JPH08287672A (ja) | Ｒｏｍ内蔵パッケージ | |
| JPH033200A (ja) | 半導体記憶装置 | |
| US20090168550A1 (en) | Output port, microcomputer and data output method | |
| JPH0713917A (ja) | 構成変更システム | |
| JP2919841B2 (ja) | データ処理装置のテスト方法 | |
| JP2824853B2 (ja) | パターンデータ書込み方式 | |
| JPS6031641A (ja) | ワンチツプマイクロコンピユ−タ | |
| JPH07159492A (ja) | 集積回路 | |
| JPS58220298A (ja) | Ｒｏｍ内蔵半導体集積回路 | |
| JPS592584Y2 (ja) | マイクロプログラム拡張テスト装置 | |
| JP2004139340A (ja) | 測定器 | |
| JP2000009816A (ja) | 半導体集積回路及び半導体集積回路の試験方法 | |
| JPH0512136A (ja) | Ｒｏｍアドレス制御装置 | |
| JPH1091537A (ja) | マイクロコンピュータ | |
| JPS638937A (ja) | シングルチツプマイクロコンピユ−タ | |
| JPH06187148A (ja) | 情報処理装置の順序制御回路 | |
| JPH04264918A (ja) | シフト演算回路 | |
| JPH0969070A (ja) | 情報処理装置の制御回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20020702 |