JPH08293731A - Ｃｍｏｓ圧電発振回路 - Google Patents
Ｃｍｏｓ圧電発振回路Info
- Publication number
- JPH08293731A JPH08293731A JP7093696A JP9369695A JPH08293731A JP H08293731 A JPH08293731 A JP H08293731A JP 7093696 A JP7093696 A JP 7093696A JP 9369695 A JP9369695 A JP 9369695A JP H08293731 A JPH08293731 A JP H08293731A
- Authority
- JP
- Japan
- Prior art keywords
- input
- nand gate
- circuit
- oscillation
- cmos
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000010355 oscillation Effects 0.000 claims abstract description 40
- 239000013078 crystal Substances 0.000 claims abstract description 24
- 239000003990 capacitor Substances 0.000 claims description 6
- 238000010586 diagram Methods 0.000 description 5
- 230000000295 complement effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
Landscapes
- Logic Circuits (AREA)
- Oscillators With Electromechanical Resonators (AREA)
Abstract
(57)【要約】
【目的】 スタンバイ電流を低く抑えることができ、電
源の効率的な使用を可能とするＣＭＯＳ圧電発振回路を
提供する。 【構成】 ＣＭＯＳ回路によるＮＡＮＤゲートと、この
ＮＡＮＤゲートの入出力間に並列に接続された低抵抗値
の抵抗および水晶振動子と、その水晶振動子の両端と基
準電位との間にそれぞれ接続されたコンデンサと、水晶
振動子の発振の動作／停止を選択するためのスイッチを
有するスタンバイ回路とからなり、ＮＡＮＤゲートの１
つの入力には動作信号あるいは停止信号が入力され、も
う一方の入力にはＮＡＮＤゲートの出力が水晶振動子を
介して入力される。また、ＮＡＮＤゲートは、停止信号
が入力された場合には、その停止信号と同レベルの電位
との遮断がなされるようｎＭＯＳあるいはｐＭＯＳをオ
フとする。また、ＮＡＮＤゲートに代えてＮＯＲゲート
としてもよい。
源の効率的な使用を可能とするＣＭＯＳ圧電発振回路を
提供する。 【構成】 ＣＭＯＳ回路によるＮＡＮＤゲートと、この
ＮＡＮＤゲートの入出力間に並列に接続された低抵抗値
の抵抗および水晶振動子と、その水晶振動子の両端と基
準電位との間にそれぞれ接続されたコンデンサと、水晶
振動子の発振の動作／停止を選択するためのスイッチを
有するスタンバイ回路とからなり、ＮＡＮＤゲートの１
つの入力には動作信号あるいは停止信号が入力され、も
う一方の入力にはＮＡＮＤゲートの出力が水晶振動子を
介して入力される。また、ＮＡＮＤゲートは、停止信号
が入力された場合には、その停止信号と同レベルの電位
との遮断がなされるようｎＭＯＳあるいはｐＭＯＳをオ
フとする。また、ＮＡＮＤゲートに代えてＮＯＲゲート
としてもよい。
Description
【０００１】
【産業上の利用分野】本発明は、三次オーバートーン周
波数で発振するＣＭＯＳデバイスを用いた圧電発振回路
に関する。
波数で発振するＣＭＯＳデバイスを用いた圧電発振回路
に関する。
【０００２】
【従来の技術】従来、オーバートーン周波数で発振する
圧電発振回路には、例えば図５に示すようなＣＭＯＳイ
ンバータを用いた構成のものがある。この発振回路は、
ＭＯＳ−ＦＥＴ４２，４３を２個直列接続した構成のＣ
ＭＯＳインバータの入出力間に、抵抗Ｒf と水晶振動子
とが並列に接続され、また、この水晶振動子の両端と基
準電位との間には、それぞれコンデンサが接続されてい
る。さらに、インバータの入力端子と電源または接地間
には、ＦＥＴ４１が接続され、このＦＥＴ４１に印加す
る電圧によって発振出力を‘ＯＮ’／‘ＯＦＦ’するス
タンバイ機能を有するものとなっている。
圧電発振回路には、例えば図５に示すようなＣＭＯＳイ
ンバータを用いた構成のものがある。この発振回路は、
ＭＯＳ−ＦＥＴ４２，４３を２個直列接続した構成のＣ
ＭＯＳインバータの入出力間に、抵抗Ｒf と水晶振動子
とが並列に接続され、また、この水晶振動子の両端と基
準電位との間には、それぞれコンデンサが接続されてい
る。さらに、インバータの入力端子と電源または接地間
には、ＦＥＴ４１が接続され、このＦＥＴ４１に印加す
る電圧によって発振出力を‘ＯＮ’／‘ＯＦＦ’するス
タンバイ機能を有するものとなっている。
【０００３】この回路構成を有する圧電発振回路におい
て、まず、発振を停止させる場合は、ＦＥＴ４１のゲー
トに＋５Ｖ（Ｈ）の電圧を印加する。これにより、イン
バータの入力端子は接地され、発振は停止する。一方、
発振動作をさせる場合には、ＦＥＴ４１のゲートに０Ｖ
（Ｌ）の電圧を印加するようになっている。
て、まず、発振を停止させる場合は、ＦＥＴ４１のゲー
トに＋５Ｖ（Ｈ）の電圧を印加する。これにより、イン
バータの入力端子は接地され、発振は停止する。一方、
発振動作をさせる場合には、ＦＥＴ４１のゲートに０Ｖ
（Ｌ）の電圧を印加するようになっている。
【０００４】
【発明が解決しようとする課題】ところで、上述した従
来の圧電発振回路では、発振を停止させるためにＦＥＴ
４１を‘ＯＮ’とした場合、発振段の入力側ａ（図５に
示す）点が０Ｖ、出力側ｂ（図５に示す）点がＨレベル
（電源電圧）となるために、抵抗Ｒf に電圧がかかり、
無駄に電流を消費していた。特に、オーバートーン周波
数で発振させる場合、抵抗Ｒf は、基本波を発振させる
場合では１ＭΩであるのに対し、数ｋΩの値としなけれ
ばならず、発振停止時にはこの抵抗Ｒf の両端には数ｍ
Ａ（３ｍＡ〜５ｍＡ）のスタンバイ電流が流れる。従来
技術では、このように無駄に電流を消費してしまうた
め、例えば、バッテリーや乾電池等を使用した機器で
は、動作時間が短縮され、電源の効率的な使用ができな
いという問題があった。
来の圧電発振回路では、発振を停止させるためにＦＥＴ
４１を‘ＯＮ’とした場合、発振段の入力側ａ（図５に
示す）点が０Ｖ、出力側ｂ（図５に示す）点がＨレベル
（電源電圧）となるために、抵抗Ｒf に電圧がかかり、
無駄に電流を消費していた。特に、オーバートーン周波
数で発振させる場合、抵抗Ｒf は、基本波を発振させる
場合では１ＭΩであるのに対し、数ｋΩの値としなけれ
ばならず、発振停止時にはこの抵抗Ｒf の両端には数ｍ
Ａ（３ｍＡ〜５ｍＡ）のスタンバイ電流が流れる。従来
技術では、このように無駄に電流を消費してしまうた
め、例えば、バッテリーや乾電池等を使用した機器で
は、動作時間が短縮され、電源の効率的な使用ができな
いという問題があった。
【０００５】本発明はこのような問題点を解決するため
になされたもので、スタンバイ電流を低く抑えることが
でき、電源の効率的な使用を可能とするＣＭＯＳ圧電発
振回路を提供することを目的とする。
になされたもので、スタンバイ電流を低く抑えることが
でき、電源の効率的な使用を可能とするＣＭＯＳ圧電発
振回路を提供することを目的とする。
【０００６】
【課題を解決するための手段】本発明の目的を達成する
ために、本発明のＣＭＯＳ圧電発振回路は、ｎＭＯＳと
ｐＭＯＳをコンプリメンタリ接続してなるＣＭＯＳ回路
によるＮＡＮＤゲートと、このＮＡＮＤゲートの入出力
間に並列に接続された低抵抗値の抵抗および水晶振動子
と、その水晶振動子の両端と基準電位との間にそれぞれ
接続された発振用コンデンサと、その水晶振動子の発振
の動作あるいは停止を選択するためのスイッチを有する
スタンバイ回路とからなり、上記ＮＡＮＤゲートの１つ
の入力には上記スタンバイ回路からの動作信号あるいは
停止信号が入力され、かつ、もう一方の入力には上記Ｎ
ＡＮＤゲートの出力が上記水晶振動子を介して入力され
るとともに、そのＮＡＮＤゲートは、上記停止信号が入
力された場合には、その停止信号と同レベルの電位との
遮断がなされるよう上記ｎＭＯＳあるいはｐＭＯＳをオ
フとする構成としたことによって特徴付けられる。
ために、本発明のＣＭＯＳ圧電発振回路は、ｎＭＯＳと
ｐＭＯＳをコンプリメンタリ接続してなるＣＭＯＳ回路
によるＮＡＮＤゲートと、このＮＡＮＤゲートの入出力
間に並列に接続された低抵抗値の抵抗および水晶振動子
と、その水晶振動子の両端と基準電位との間にそれぞれ
接続された発振用コンデンサと、その水晶振動子の発振
の動作あるいは停止を選択するためのスイッチを有する
スタンバイ回路とからなり、上記ＮＡＮＤゲートの１つ
の入力には上記スタンバイ回路からの動作信号あるいは
停止信号が入力され、かつ、もう一方の入力には上記Ｎ
ＡＮＤゲートの出力が上記水晶振動子を介して入力され
るとともに、そのＮＡＮＤゲートは、上記停止信号が入
力された場合には、その停止信号と同レベルの電位との
遮断がなされるよう上記ｎＭＯＳあるいはｐＭＯＳをオ
フとする構成としたことによって特徴付けられる。
【０００７】また、上記ＮＡＮＤゲートに代えてＮＯＲ
ゲートとしてもよい。なお、本願発明でいう低抵抗値と
は、数ｋΩ〜十数ｋΩの範囲をいう。
ゲートとしてもよい。なお、本願発明でいう低抵抗値と
は、数ｋΩ〜十数ｋΩの範囲をいう。
【０００８】
【作用】ＮＡＮＤゲート（もしくはＮＯＲゲート）の１
つの入力にはスタンバイ回路からの動作信号あるいは停
止信号が入力され、もう一方の入力にはＮＡＮＤゲート
（もしくはＮＯＲゲート）の出力が水晶振動子を介して
入力される。
つの入力にはスタンバイ回路からの動作信号あるいは停
止信号が入力され、もう一方の入力にはＮＡＮＤゲート
（もしくはＮＯＲゲート）の出力が水晶振動子を介して
入力される。
【０００９】このように、発振の動作あるいは発振の停
止を指示する信号入力と、発振回路を構成するための入
力とは独立しており、互いの入力間において影響を及ぼ
さない。
止を指示する信号入力と、発振回路を構成するための入
力とは独立しており、互いの入力間において影響を及ぼ
さない。
【００１０】ここで、スタンバイ回路からの動作信号あ
るいは停止信号が入力された場合、ＮＡＮＤゲートによ
る、入出力レベルの関係は表１に示すようになる。
るいは停止信号が入力された場合、ＮＡＮＤゲートによ
る、入出力レベルの関係は表１に示すようになる。
【００１１】
【表１】
【００１２】また、ＮＡＮＤゲートに代えて、ＮＯＲゲ
ートによる入出力レベルの関係は表２に示すようにな
る。
ートによる入出力レベルの関係は表２に示すようにな
る。
【００１３】
【表２】
【００１４】また、このＮＡＮＤゲート（もしくはＮＯ
Ｒゲート）は、ｎＭＯＳとｐＭＯＳをコンプリメンタリ
接続されたＣＭＯＳデバイスによって構成されているの
で、能動負荷となるトランジスタに電流は流れず、直流
電流の消費は低減される。
Ｒゲート）は、ｎＭＯＳとｐＭＯＳをコンプリメンタリ
接続されたＣＭＯＳデバイスによって構成されているの
で、能動負荷となるトランジスタに電流は流れず、直流
電流の消費は低減される。
【００１５】さらに、発振の停止時には、停止信号と同
レベルの電位との遮断がなされるようｎＭＯＳあるいは
ｐＭＯＳをオフとすることにより、ＮＡＮＤゲートの出
力はその電位から遮断されるので電流は流れない。
レベルの電位との遮断がなされるようｎＭＯＳあるいは
ｐＭＯＳをオフとすることにより、ＮＡＮＤゲートの出
力はその電位から遮断されるので電流は流れない。
【００１６】
【実施例】図１は本発明実施例のＣＭＯＳ圧電発振回路
であり、発振段をＮＡＮＤ回路で構成したものである。
であり、発振段をＮＡＮＤ回路で構成したものである。
【００１７】このＣＭＯＳ回路圧電発振回路は、ＮＡＮ
Ｄゲートで構成された発振段１と、この発振段１の入出
力間に並列に接続された低抵抗値の抵抗Ｒf および水晶
振動子ＬQ と、その水晶振動子ＬQ の両端と基準電位と
の間にそれぞれ接続された発振用コンデンサＣ1 ，Ｃ2
と、その水晶振動子ＬQ の発振の動作あるいは停止を選
択するためのスイッチング回路２とからなる。
Ｄゲートで構成された発振段１と、この発振段１の入出
力間に並列に接続された低抵抗値の抵抗Ｒf および水晶
振動子ＬQ と、その水晶振動子ＬQ の両端と基準電位と
の間にそれぞれ接続された発振用コンデンサＣ1 ，Ｃ2
と、その水晶振動子ＬQ の発振の動作あるいは停止を選
択するためのスイッチング回路２とからなる。
【００１８】まず、スタンバイ回路は、後述するＴｒ1
およびＴｒ4 のゲートと電源または接地間にスイッチン
グ回路２を接続し、ゲートに印加する電圧によって発振
出力を‘ＯＮ’／‘ＯＦＦ’させるスタンバイ機能を有
する。ここで、正電位（＋Ｖ）の電圧を印加すると、発
振動作が行われ、また、アース電位に接続されると発振
動作の停止が行われるようになっている。
およびＴｒ4 のゲートと電源または接地間にスイッチン
グ回路２を接続し、ゲートに印加する電圧によって発振
出力を‘ＯＮ’／‘ＯＦＦ’させるスタンバイ機能を有
する。ここで、正電位（＋Ｖ）の電圧を印加すると、発
振動作が行われ、また、アース電位に接続されると発振
動作の停止が行われるようになっている。
【００１９】また、発振段１を構成するＮＡＮＤ回路
は、ｎＭＯＳとｐＭＯＳをコンプリメンタリ接続したＣ
ＭＯＳ回路によって構成されている。すなわち、Ｔｒ1
のゲートとＴｒ4 のゲート、また、Ｔｒ2 のゲートとＴ
ｒ3 のゲートがそれぞれ接続され、ｐＭＯＳのＴｒ3 お
よびＴｒ4 は並列に、また ｎＭＯＳのＴｒ1 およびＴ
ｒ2 は直列に接続されている。ここで、発振回路を構成
しているトランジスタはＴｒ3 およびＴｒ2 である。こ
れらの構成により、能動負荷となるトランジスタに電流
は流れないので、直流電流の消費を極端に低減した回路
となっている。
は、ｎＭＯＳとｐＭＯＳをコンプリメンタリ接続したＣ
ＭＯＳ回路によって構成されている。すなわち、Ｔｒ1
のゲートとＴｒ4 のゲート、また、Ｔｒ2 のゲートとＴ
ｒ3 のゲートがそれぞれ接続され、ｐＭＯＳのＴｒ3 お
よびＴｒ4 は並列に、また ｎＭＯＳのＴｒ1 およびＴ
ｒ2 は直列に接続されている。ここで、発振回路を構成
しているトランジスタはＴｒ3 およびＴｒ2 である。こ
れらの構成により、能動負荷となるトランジスタに電流
は流れないので、直流電流の消費を極端に低減した回路
となっている。
【００２０】なお、抵抗Ｒf は抵抗値が数ｋΩ〜十数ｋ
Ωといった低いものが用いられており、これによりオー
バートーン周波数の発振を可能としている。以上の構成
の本実施例のＣＭＯＳ圧電発振回路の動作を以下に説明
する。
Ωといった低いものが用いられており、これによりオー
バートーン周波数の発振を可能としている。以上の構成
の本実施例のＣＭＯＳ圧電発振回路の動作を以下に説明
する。
【００２１】発振動作を停止とする場合、まず、スイッ
チング回路２によって、アース電位に接続すると、図２
に示すように、Ｔｒ1 は‘ＯＦＦ’、Ｔｒ4 は‘ＯＮ’
となる。これにより出力Ｖ0 側はＧＮＤレベルと遮断さ
れ、抵抗Ｒf 両端には電圧がかからず、従って、電流は
流れない。
チング回路２によって、アース電位に接続すると、図２
に示すように、Ｔｒ1 は‘ＯＦＦ’、Ｔｒ4 は‘ＯＮ’
となる。これにより出力Ｖ0 側はＧＮＤレベルと遮断さ
れ、抵抗Ｒf 両端には電圧がかからず、従って、電流は
流れない。
【００２２】一方、発振動作をする場合は、スイッチン
グ回路２によって、正電位（＋Ｖ）に接続すると、図３
に示すように、Ｔｒ4 は‘ＯＦＦ’、Ｔｒ1 は‘ＯＮ’
となる。この状態で、通常の発振動作が行われる。
グ回路２によって、正電位（＋Ｖ）に接続すると、図３
に示すように、Ｔｒ4 は‘ＯＦＦ’、Ｔｒ1 は‘ＯＮ’
となる。この状態で、通常の発振動作が行われる。
【００２３】次に、本発明の他の実施例として、発振段
をＮＯＲ回路で構成した場合のＣＭＯＳ圧電発振回路を
図４（ａ）に示す。この回路において、発振動作を停止
とする場合、まず、スイッチング回路によって片方の入
力端子を正電位（＋Ｖ）に接続する。この状態で図４
（ｂ）に示すように、Ｔｒ2 は‘ＯＮ’、Ｔｒ3 は‘Ｏ
ＦＦ’となる。これにより出力Ｖ0 側はＶddレベルと遮
断され、抵抗Ｒf 両端には電圧がかからず、従って、電
流は流れない。
をＮＯＲ回路で構成した場合のＣＭＯＳ圧電発振回路を
図４（ａ）に示す。この回路において、発振動作を停止
とする場合、まず、スイッチング回路によって片方の入
力端子を正電位（＋Ｖ）に接続する。この状態で図４
（ｂ）に示すように、Ｔｒ2 は‘ＯＮ’、Ｔｒ3 は‘Ｏ
ＦＦ’となる。これにより出力Ｖ0 側はＶddレベルと遮
断され、抵抗Ｒf 両端には電圧がかからず、従って、電
流は流れない。
【００２４】一方、発振動作をする場合は、スイッチン
グ回路によって、片方の入力端子をアース電位に接続す
ると、図４（ｃ）に示すように、Ｔｒ2 は‘ＯＦＦ’、
Ｔｒ 3 は‘ＯＮ’となる。この状態で、通常の発振動作
が行われる。
グ回路によって、片方の入力端子をアース電位に接続す
ると、図４（ｃ）に示すように、Ｔｒ2 は‘ＯＦＦ’、
Ｔｒ 3 は‘ＯＮ’となる。この状態で、通常の発振動作
が行われる。
【００２５】以上述べた本実施例の三次オーバートーン
発振器を用いた場合、スタンバイ電流は数μＡ以下とす
ることができ、従来３ｍＡ〜５ｍＡであったのに対し、
かなりの減少を実現することできた。
発振器を用いた場合、スタンバイ電流は数μＡ以下とす
ることができ、従来３ｍＡ〜５ｍＡであったのに対し、
かなりの減少を実現することできた。
【００２６】
【発明の効果】以上説明したように、本発明のＣＭＯＳ
圧電発振回路は、ＣＭＯＳ回路によるＮＡＮＤゲート
と、このＮＡＮＤゲートの入出力間に並列に接続された
低抵抗値の抵抗および水晶振動子と、その水晶振動子の
両端と基準電位との間にそれぞれ接続された発振用コン
デンサと、その水晶振動子の発振の動作あるいは停止を
選択するためのスイッチを有するスタンバイ回路とから
なり、ＮＡＮＤゲートの１つの入力にはスタンバイ回路
からの動作信号あるいは停止信号が入力され、もう一方
の入力にはＮＡＮＤゲートの出力が水晶振動子を介して
入力されるとともに、そのＮＡＮＤゲートは、停止信号
が入力された場合には、その停止信号と同レベルの電位
との遮断がなされるようｎＭＯＳあるいはｐＭＯＳをオ
フとする構成としたので、スタンバイ電流は殆ど流れ
ず、例えば従来３ｍＡ〜５ｍＡであったのに対し、数μ
Ａ以下という低いオーダーとすることができ、効率的な
使用を可能とすることができる。また特に、小型の機器
における電源を確保できる効果も大きい。
圧電発振回路は、ＣＭＯＳ回路によるＮＡＮＤゲート
と、このＮＡＮＤゲートの入出力間に並列に接続された
低抵抗値の抵抗および水晶振動子と、その水晶振動子の
両端と基準電位との間にそれぞれ接続された発振用コン
デンサと、その水晶振動子の発振の動作あるいは停止を
選択するためのスイッチを有するスタンバイ回路とから
なり、ＮＡＮＤゲートの１つの入力にはスタンバイ回路
からの動作信号あるいは停止信号が入力され、もう一方
の入力にはＮＡＮＤゲートの出力が水晶振動子を介して
入力されるとともに、そのＮＡＮＤゲートは、停止信号
が入力された場合には、その停止信号と同レベルの電位
との遮断がなされるようｎＭＯＳあるいはｐＭＯＳをオ
フとする構成としたので、スタンバイ電流は殆ど流れ
ず、例えば従来３ｍＡ〜５ｍＡであったのに対し、数μ
Ａ以下という低いオーダーとすることができ、効率的な
使用を可能とすることができる。また特に、小型の機器
における電源を確保できる効果も大きい。
【００２７】なお、上記のＮＡＮＤゲートに代えてＮＯ
Ｒゲートとした場合も、上記したＮＡＮＤゲートの場合
と同様の効果を得ることができる。
Ｒゲートとした場合も、上記したＮＡＮＤゲートの場合
と同様の効果を得ることができる。
【図１】本発明実施例の回路図
【図２】本発明実施例の発振動作停止時の状態を示す図
【図３】本発明実施例の発振動作時の状態を示す図
【図４】本発明の他の実施例を説明するための回路図
【図５】従来例の回路図
１・・・・発振段 ２・・・・スイッチング回路 Ｒf ・・・・抵抗 ＬQ ・・・・水晶振動子 Ｃ1 ，Ｃ2 ・・・・コンデンサ
Claims (2)
- 【請求項１】 ｎＭＯＳとｐＭＯＳをコンプリメンタリ
接続してなるＣＭＯＳ回路によるＮＡＮＤゲートと、こ
のＮＡＮＤゲートの入出力間に並列に接続された低抵抗
値の抵抗および水晶振動子と、その水晶振動子の両端と
基準電位との間にそれぞれ接続された発振用コンデンサ
と、その水晶振動子の発振の動作あるいは停止を選択す
るためのスイッチを有するスタンバイ回路とからなり、
上記ＮＡＮＤゲートの１つの入力には上記スタンバイ回
路からの動作信号あるいは停止信号が入力され、かつ、
もう一方の入力には上記ＮＡＮＤゲートの出力が上記水
晶振動子を介して入力されるとともに、そのＮＡＮＤゲ
ートは、上記停止信号が入力された場合には、その停止
信号と同レベルの電位との遮断がなされるよう上記ｎＭ
ＯＳあるいはｐＭＯＳをオフとする構成としたことを特
徴とするＣＭＯＳ圧電発振回路。 - 【請求項２】 上記ＮＡＮＤゲートに代えてＮＯＲゲー
トとすることを特徴とするＣＭＯＳ圧電発振回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09369695A JP3358379B2 (ja) | 1995-04-19 | 1995-04-19 | Ｃｍｏｓ圧電発振回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09369695A JP3358379B2 (ja) | 1995-04-19 | 1995-04-19 | Ｃｍｏｓ圧電発振回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08293731A true JPH08293731A (ja) | 1996-11-05 |
| JP3358379B2 JP3358379B2 (ja) | 2002-12-16 |
Family
ID=14089574
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP09369695A Ceased JP3358379B2 (ja) | 1995-04-19 | 1995-04-19 | Ｃｍｏｓ圧電発振回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3358379B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102237851A (zh) * | 2010-04-20 | 2011-11-09 | 慧荣科技股份有限公司 | 振荡讯号产生装置与其相关方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5652906A (en) | 1979-10-04 | 1981-05-12 | Toshiba Corp | Oscillating circuit |
-
1995
- 1995-04-19 JP JP09369695A patent/JP3358379B2/ja not_active Ceased
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102237851A (zh) * | 2010-04-20 | 2011-11-09 | 慧荣科技股份有限公司 | 振荡讯号产生装置与其相关方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3358379B2 (ja) | 2002-12-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7183868B1 (en) | Triple inverter pierce oscillator circuit suitable for CMOS | |
| JPS6232846B2 (ja) | ||
| JP3270880B2 (ja) | 水晶発振回路 | |
| EP0361529B1 (en) | Voltage controlled oscillator | |
| KR100618059B1 (ko) | 집적 오실레이터 | |
| US6624710B2 (en) | External oscillator resistor detection circuit | |
| JP2000513509A (ja) | 電圧レベルシフト回路を備える低電圧低電力発振器 | |
| JP3358379B2 (ja) | Ｃｍｏｓ圧電発振回路 | |
| JPH0983344A (ja) | インバータ回路 | |
| JP2001274627A (ja) | 水晶発振器 | |
| JP3934189B2 (ja) | 水晶発振回路 | |
| US6177847B1 (en) | Oscillating circuit | |
| JP3612929B2 (ja) | 発振回路、これを用いた電子回路、これらを用いた半導体装置、電子機器および時計 | |
| JP3155977B2 (ja) | 発振用集積回路および発振回路 | |
| JP2004023195A (ja) | 発振回路 | |
| JPH02122705A (ja) | 低消費電流型ｃｍｏｓ水晶発振回路 | |
| JP4074041B2 (ja) | 発振回路 | |
| JPH04167806A (ja) | 発振装置 | |
| JP3635519B2 (ja) | 発振回路 | |
| JP2859898B2 (ja) | チョッパ型コンパレータ | |
| JPS63146503A (ja) | 発振回路 | |
| JP3543524B2 (ja) | 発振回路、これを用いた電子回路、これらを用いた半導体装置、携帯型の電子機器および時計 | |
| JP2789424B2 (ja) | 発振用集積回路および発振回路 | |
| JPH0697732A (ja) | 発振回路 | |
| JPS6034847B2 (ja) | 水晶発振回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RVOP | Cancellation by post-grant opposition |