JPH0830505A

JPH0830505A - メモリ制御装置

Info

Publication number: JPH0830505A
Application number: JP6166622A
Authority: JP
Inventors: Masashi Matsumoto; 正史松本; Atsuyuki Ninomiya; 敬幸二宮; Masafumi Kamata; 雅史鎌田; Kazuhiko Morimura; 和彦森村
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1994-07-19
Filing date: 1994-07-19
Publication date: 1996-02-02

Abstract

(57)【要約】【目的】データメモリの書き込み時に非連続アドレス
となっていても、読み出し時に高速メモリアクセス方法
を適用可能なメモリ制御装置を提供する。【構成】ホスト２０よりのデータを受け取りデータメ
モリ３に格納すると共に、データメモリ３に格納された
データを読み出すＣＰＵ１と、ＣＰＵ１よりのデータメ
モリ３アクセス時の非連続で供給されるメモリアドレス
を連続した歩進アドレスデータとなるようにアドレス変
換するアドレス変換部４を備え、アドレス変換部４より
の変換アドレスでデータメモリ３にデータを書き込む。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、メモリ格納データを供
給する情報処理装置よりのデータを受け取りデータメモ
リに格納すると共に、前記データメモリに格納されたデ
ータを読み出す制御部を備える情報処理装置におけるメ
モリ制御装置に関し、例えばカラープリンタに最適なメ
モリ制御装置に関するものである。

【０００２】

【従来の技術】従来のこの種の装置においては、データ
メモリとして廉価なＤＲＡＭが用いられており、この従
来のＤＲＡＭのアクセス方法は、ローアドレス，カラム
アドレスを順番に指定してからデータの読み書きを行っ
ていた。よって、複数のアドレスを連続してアクセスす
る場合、隣合っているアドレスを指定する場合も、互い
に離れているアドレスを指定する場合も、アクセスタイ
ムに違いはなかった。

【０００３】このため、１つのＤＲＡＭに複数のメモリ
領域を構成する場合や、複数のＤＲＡＭにより複数のメ
モリ領域を構成する場合のアドレスマッピングは、ソフ
トウェアの作成の容易さ等により決定されていた。例え
ば、カラープリンタの印刷バッファのアドレスは、図２
に示す様に各色毎にマッピングされることが多かった。
図２の例は、各色毎にヘキサデシマルで「４０」番地分
の領域を割り当て、ホストよりの書き込みアドレスは順
に、「0000 0001」、「0100 0001」、「1000 0001」、
「1100 0001」の如く指定した場合の例である。

【０００４】これは、モノクロプリンタをベースにカラ
ープリンタを制御するソフトウェアを作成する過程にお
いて、各色毎の印刷バッファを４つ持つ構成にすれば、
既に出来ているモノクロプリンタのソフトウェアの変更
が最小限になり、また、モノクロプリンタのソフトウェ
アを最大限流用できるからである。即ち、ホストコンピ
ュータ等よりプリンタへのデータ転送は、例えばＫ0 ，
Ｃ0 ，Ｍ0 ，Ｙ0 ，Ｋ1 ，Ｃ1 ，・・・・のような順番
で送られてくるが、ソフトウエア上のデータ管理の容易
さやモノクロプリンタの資産を生かすため図２に示すよ
うにアドレスマッピングされることが多かった。

【０００５】最近、このような従来のアクセス方法に対
して、ＤＲＡＭのアクセススピードを高速化するメモリ
アクセス方法として、以下の２つの方法が提供されてい
る。（１）ローアドレスが同じ場合は、カラムアドレスのみ
を変化させてメモリをアクセスする方法（高速ページモ
ード）（２）カラムアドレスの下位２ビットを、［００→０１
→１０→１１］と順番にアクセスする場合は、はじめの
アドレスのみを指定する方法（ニブルモード）

【０００６】

【発明が解決しようとする課題】しかしながら、上記従
来例の高速ページモードやニブルモード等が提供される
前に作成されたソフトウェアの場合等においては、ソフ
トウエア作成上の容易性からメモリアドレスとして飛び
飛びのアドレスをアクセスする場合も多いため、上述し
た図２に示すような場合には上記の様な高速アクセス方
法が使えない。

【０００７】例えば、カラープリンタでは、印刷前のデ
ータ処理や、印刷ヘッドに印刷データを転送する際のメ
モリ（ＤＲＡＭ）の読み出しにおいて、各色毎飛び飛び
のアドレスを指定しなければならないため、通常のメモ
リアクセス方法を行うことしか出来ないという欠点があ
った。

【０００８】

【課題を解決するための手段】本発明は上述の課題を解
決することを目的としてなされたもので上述の課題を解
決する一手段として以下の構成を備える。即ち、メモリ
格納データを供給する情報処理装置よりのデータを受け
取りデータメモリに格納すると共に、前記データメモリ
に格納されたデータを読み出す制御部を備える情報処理
装置におけるメモリ制御装置において、前記制御部より
の前記データメモリアクセス時のメモリアドレスのアド
レスビットの重み付けを処理データに対応して変更する
アドレス変換手段を備え、前記アドレス変換手段よりの
変換アドレスを前記データメモリに供給することを特徴
とする。

【０００９】そして例えば、前記情報処理装置あるいは
前記制御部は、データ格納に際して前記データメモリを
同種類のメモリ領域を複数保有する様にメモリマッピン
グし、前記データメモリの前記複数領域を順番にアクセ
スする様にアドレスデータを供給し、前記アドレス変換
手段は前記制御部よりの前記データメモリアクセスアド
レスデータを連続した歩進アドレスデータとなるように
アドレス変換を行うことを特徴とする。また例えば、前
記データメモリへの供給データは当該データの内容に基
づいて前記データメモリに順次供給されることを特徴と
する。

【００１０】あるいは例えば、前記データメモリは複数
の個別のメモリより構成され、前記情報処理装置あるい
は前記制御部は前記複数のデータメモリを順番にアクセ
スする様にアドレスデータを供給し、前記アドレス変換
手段はデータメモリアクセスアドレスデータを連続した
歩進アドレスデータとなるようにアドレス変換を行うこ
とを特徴とする。

【００１１】更に例えば、装置をカラープリンタとし、
前記データメモリを不揮発性の各色毎のプリントデータ
を記憶するデータメモリとすることを特徴とする。ま
た、前記データメモリへは各色のプリントデータが順番
に送られてくることを特徴とする。さらに、プリント時
には前記データメモリに格納されたデータを前記アドレ
ス変換手段を介さずに順次アクセスすることを特徴とす
る。

【００１２】

【作用】以上の構成において、データメモリのメモリマ
ッピングによりデータ書き込み時に非連続アドレスとな
っていても、特別のプログラム変更等なしに連続したア
ドレス領域となるようにアドレス変換することができ、
読み出し時に高速処理が実現できる。

【００１３】

【実施例】以下、図面を参照して本発明に係る一実施例
を詳細に説明する。以下の説明はカラープリンタに本発
明を適用した場合を例に説明を行う。図１は本発明に係
る一実施例のブロック構成図であり、図中、１はプログ
ラムメモリ（ＲＯＭ）に格納された後述する制御手順に
従い本実施例装置全体の制御を司るＣＰＵ、２はＣＰＵ
１の制御プログラム等を記憶するＲＯＭで構成されたプ
ログラムメモリ、３は各種プリントデータ等を記憶する
揮発性のＲＡＭデ構成されたデータメモリ、４は本実施
例に特有の構成であるＣＰＵ１等よりのアドレスデータ
を必要に応じて所定のアドレス信号に変換するアドレス
変換部（アドレスセレクタ）、５は他のホストコンピュ
ータ等より構成されるホスト２０とのインタフェースを
司る入出力インタフェースであり、ホスト２０よりの制
御データ及び印刷データを受け取りＣＰＵ１に送る。ま
た、６はプリンタ制御部、１０はプリンタエンジンであ
る。

【００１４】以上の構成において、ホスト２０よりの印
刷データは入出力インタフェース５で受け取られＣＰＵ
１の制御でデータメモリ３に格納される。そして、プリ
ンタ制御部６はプリンタエンジン１０よりの同期タイミ
ング信号に応じてデータメモリ３中の印刷データを色毎
に読み出し、印刷出力する。本実施例のアドレス変換部
４の詳細構成例を図３に示す。本実施例のアドレス変換
部４は、スイッチ３１が図３に示す位置である場合の入
力アドレスをそのまま何等変換等せずに出力する構成
と、図３の上部に示す如くアドレスビットを変換して出
力する構成とを備えている。そして、ホスト２０のプロ
グラムにおけるデータメモリ３のメモリマッピングが図
２に示す場合に、スイッチ３１を変換側に切り換えるこ
とにより入力アドレスビットの（Ａ７）を（Ａ１）に、
（Ａ６）を（Ａ０）に、（Ａ５）を（Ａ７）に、（Ａ
４）を（Ａ６）に、（Ａ３）を（Ａ５）に、（Ａ２）を
（Ａ４）に、（Ａ１）を（Ａ３）に、（Ａ０）を（Ａ
２）に夫々アドレス変換する。

【００１５】以上のアドレス変換部４に働きにより、上
述したアドレス信号がこのアドレス変換部４に入力され
た場合に、スイッチ３１を切り替えて上部構成を通した
場合には、ホスト２０よりの印刷データは上述した図２
に示すように各色毎の領域にメモリピングされている場
合において、例えば印刷データはＫ0 ，Ｃ0 ，Ｍ0 ，Ｙ
0 ，Ｋ1 ，Ｃ1 ，・・・・のような順番で送られてく
る。そしてメモリアドレスは順に、「0000 0001」、「0
100 0001」、「1000 0001」、「1100 0001」・・・の如
くの指定がされている。このような場合においても、デ
ータメモリ３のアクセスアドレスは、「0000 0100」、
「0000 0101」、「0000 0110」、「0000 0111」として
出力され、連続したアドレスデータとすることができ
る。

【００１６】この変換の結果は、例えば、図４の様にア
ドレスマッピングされたメモリをアクセスするのと全く
同等である。これにより、印刷時にデータメモリ３をア
クセスする際、ローアドレスが共通になり、カラムアド
レスのみ異なるので、高速ページモードによるアクセス
が可能となる。以上のアドレス変換を必要としない通常
のアクセスの場合にはスイッチ３１を図３に示す位置に
制御すればよく、通常のメモリアクセスを行うことがで
きる。

【００１７】本実施例のアドレス変換部４適用の好適な
例として、カラープリンタの印刷前処理を通常のアクセ
ス方法により行なった場合と、本実施例のアドレス変換
部４を用いてデータメモリに記憶させた高速アクセス方
法を適用可能とした場合を比較する。図５に示す（ａ）
の様なカラーの横線と、図５に示す（ｂ）の様なモノク
ロの縦線が交わる場合、そのまま印刷出力すると、
（ｃ）の様に、重なり合う部分が生じてしまい、印刷品
位の低下を招く場合がある。このため、印刷前処理とし
て、（ｄ）に示す様に、カラー部分のデータの一部を削
除する場合がある。そして、印刷前処理された（ｄ）に
示すデータと、（ｂ）に示すデータとを印刷出力して、
図５の（ｅ）に示す様な良好な印刷結果を得る方法がと
られることが広く行われている。

【００１８】このような印刷前処理を通常のアクセス方
法により行なった場合、図２の様なメモリから、Ｋ０，
Ｃ０，Ｍ０，Ｙ０，Ｋ１，Ｃ１，Ｍ１，Ｙ１を読み出
し、処理後のデータを図６のＫ０′，Ｃ０′，Ｍ０′，
Ｙ０′，Ｋ１′，Ｃ１′，Ｍ１′，Ｙ１′に書き込む場
合、１６回のアクセスが必要となる。この結果、図８の
（ａ）に示す様に１回のアクセスに２４０ｎｓ必要とす
ると、２４０ｎｓ×１６回＝３８４０ｎｓ所要時間が必要となる。

【００１９】一方、上述した構成により高速アクセス方
法により行なった場合、図４に示す様なメモリから、Ｋ
０，Ｃ０，Ｍ０，Ｙ０，Ｋ１，Ｃ１，Ｍ１，Ｙ１を読み
出し、処理後のデータを図７に示すようにＫ０′，Ｃ
０′，Ｍ０′，Ｙ０′，Ｋ１′，Ｃ１′，Ｍ１′，Ｙ
１′に書き込む場合、図８の（ｂ）に示す様に４つのア
ドレスを専属してアクセスすると、７８０ｎｓ所要時間
がかかる。１６回のアクセスするには、上記のアクセス
方法を４回行なえばいいので、７８０ｎｓ×４回＝３１２０ｎｓの所要時間に短縮される。

【００２０】以上説明した様に本実施例によれば、デー
タメモリ（例えばＤＲＡＭ）の書き込みにおいて、ホス
ト２０よりの書き込みアドレスは各色毎飛び飛びのアド
レスであるが、データメモリ３への実際の書き込みアド
レスはアドレス変換部４の作用で連続したアドレスとな
るので、印刷時のデータの読み出し制御においてはＤＲ
ＡＭの高速ページモードやニブルモード等を用いること
ができ、メモリ（ＤＲＡＭ）の読み出しを高速にできる
という効果がある。また、前記のアドレスセレクタを設
けることにより、ソフトウェアに変更が不必要になると
いう効果がある。

【００２１】

【他の実施例】次に本発明に係る他の実施例を説明す
る。他の実施例においても、基本的な構成は上述した第
１実施例と同様であり、図１及び図３に示す構成とでき
る。即ち、本実施例においても、ホストのソフトウェア
から指定されたアドレスは、アドレスセレクタによって
変換される。

【００２２】例えば、図２の様なソフトウェア上のアド
レスマッピングにより、Ｋ１，Ｃ１，Ｍ１，Ｙ１をアク
セスした場合は、ホスト２０よりのアドレスは順に、00
00 0001 0100 0001 1000 0001 1100 0001 ・・・となる
が、本実施例のアドレス変換部４のアドレス変換をを用
いることにより、順に、0000 0100 0000 0101 0000 011
0 0000 0111 ・・・・と変換され、データメモリにホス
ト２０よりのデータをアクセスする際、ローアドレスが
共通になり、更に、下位２ビットのみに注目すると、０
０，０１，１０，１１と順番にインクリメントされてい
るので、ニブルモードによるアクセスが可能となる。

【００２３】以上の説明においては、データメモリ３と
しては１つのメモリで構成され、このメモリ空間を各色
毎の領域に分ける場合を想定して説明したが、本発明は
以上の例に限定されるものではなく、各色毎のメモリを
別途備え、例えば各色毎に異なるメモリチップのメモリ
を備える構成としても良い。更に、図３の例では、図２
に示すメモリマッピングに適合していたが、本発明のア
ドレス変換例は図３の例に限定されるものではなく、各
色毎のメモリアドレス構成に適合して種々変形させるこ
とができることは勿論である。更に、複雑なアドレス変
換に対応する場合には、アドレス変換テーブルを備える
構成としてもよい。このように構成することにより、メ
モリアクセス時間は多少増えるがより木目細かいアドレ
ス変換に適用できる。

【００２４】また、本発明はカラープリンタに限るもの
ではなく、メモリアクセスが飛び飛びになるあらゆる処
理に適用できる。以上説明したように上述した各実施例
によれば、アドレス変換部４を設けることにより、メモ
リ（ＤＲＡＭ）の書き込み及び読み出しにおいて、ホス
ト２０よりの書き込みアドレスがたとえソフトウェア的
に各色毎飛び飛びのアドレスであっても、メモリ書き込
み時には連続したアドレスの指定とできるので、メモリ
の読み出し時においてＤＲＡＭの高速ページモードやニ
ブルモード等の高速読み出しが可能となるという効果が
ある。また、前記のアドレス変換部４を設けることによ
り、ソフトウェアプログラムの変更が不必要になるとい
う効果がある。

【００２５】尚、本発明は、複数の機器から構成される
システムに適用しても、１つの機器から成る装置に適用
しても良い。また、本発明はシステム或は装置にプログ
ラムを供給することによって達成される場合にも適用で
きることは言うまでもない。

【００２６】

【発明の効果】以上説明したように本発明によれば、デ
ータメモリのメモリマッピングによりデータ書き込み時
に非連続アドレスとなっていても、特別のプログラム変
更等なしに連続したアドレス領域となるようにアドレス
変換することができ、読み出し時には連続したアドレス
領域のアクセスとなるので、高速メモリアクセス方法が
適用可能となり、プログラムの修正等の必要なく容易に
高速処理を実現できる。

【図面の簡単な説明】

【図１】本発明に係る一実施例の構成を示すブロック図
である。

【図２】カラープリンタにおける各色毎の印刷データ格
納メモリマッピング例を示す図である。

【図３】本実施例の図１に示すアドレス変換部の詳細構
成を示す図である。

【図４】アドレス変換回路で変換後のメモリアクセス方
法に最適なメモリマッピングを示す図である。

【図５】印刷前処理の例を示す図である。

【図６】通常のアクセス法によるメモリマッピングの例
を示す図である。

【図７】本実施例のアドレス変換部での変換後の高速ア
クセス法によるメモリマッピングの例を示す図である。

【図８】アクセス法の相違に伴うデータメモリのアクセ
スタイミングの相違を示す図である。

【符号の説明】

１ＣＰＵ２プログラムメモリ３データメモリ４アドレス変換部（アドレスセレクタ）５入出力インタフェース６プリンタ制御部１０プリンタエンジン２０ホスト３１切り替えスイッチ

───────────────────────────────────────────────────── フロントページの続き (72)発明者森村和彦東京都大田区下丸子３丁目30番２号キヤノン株式会社内

Claims

【特許請求の範囲】

【請求項１】メモリ格納データを供給する情報処理装
置よりのデータを受け取りデータメモリに格納すると共
に、前記データメモリに格納されたデータを読み出す制
御部を備える情報処理装置におけるメモリ制御装置にお
いて、前記制御部よりの前記データメモリアクセス時のメモリ
アドレスのアドレスビットの重み付けを処理データに対
応して変更するアドレス変換手段を備え、前記アドレス変換手段よりの変換アドレスを前記データ
メモリに供給することを特徴とするメモリ制御装置。
【請求項２】前記情報処理装置あるいは前記制御部
は、データ格納に際して前記データメモリを同種類のメ
モリ領域を複数保有する様にメモリマッピングし、前記
データメモリの前記複数領域を順番にアクセスする様に
アドレスデータを供給し、前記アドレス変換手段は前記
制御部よりの前記データメモリアクセスアドレスデータ
を連続した歩進アドレスデータとなるようにアドレス変
換を行うことを特徴とする請求項１記載のメモリ制御装
置。
【請求項３】前記データメモリへの供給データは当該
データの内容に基づいて前記データメモリに順次供給さ
れることを特徴とする請求項２に記載のメモリ制御装
置。
【請求項４】前記データメモリは複数の個別のメモリ
より構成され、前記情報処理装置あるいは前記制御部は
前記複数のデータメモリを順番にアクセスする様にアド
レスデータを供給し、前記アドレス変換手段はデータメ
モリアクセスアドレスデータを連続した歩進アドレスデ
ータとなるようにアドレス変換を行うことを特徴とする
請求項１記載のメモリ制御装置。
【請求項５】装置をカラープリンタとし、前記データ
メモリを不揮発性の各色毎のプリントデータを記憶する
データメモリとすることを特徴とする請求項１乃至請求
項４のいずれかに記載のメモリ制御装置。
【請求項６】前記データメモリへは各色のプリントデ
ータが順番に送られてくることを特徴とする請求項５記
載のメモリ制御装置。
【請求項７】プリント時には前記データメモリに格納
されたデータを前記アドレス変換手段を介さずに順次ア
クセスすることを特徴とする請求項１乃至請求項６のい
ずれかに記載のメモリ制御装置。