JPH0830506A

JPH0830506A - データ転送制御方法およびデータ転送回路

Info

Publication number: JPH0830506A
Application number: JP6168157A
Authority: JP
Inventors: Hiroshi Isomura; 博司磯村
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1994-07-20
Filing date: 1994-07-20
Publication date: 1996-02-02
Also published as: US5887197A

Abstract

(57)【要約】【目的】イメージデータ等をシフトして転送するデータ
転送制御方法およびデータ転送回路に関し，シフト後の
無意味なイメージデータ等の転送を行わずに転送速度を
高めることを目的とする。【構成】ＣＰＵ１とメモリ２に接続する専用回路３に，
シフト量，シフトするイメージデータ等の横の大きさ等
のデータを保持し，有効／無効のパラメータまたはバウ
ンダリ単位とシフト後の転送データとのずれの量等をも
とに有効／無効指示手段６によりシフト後の前後端のデ
ータの有効／無効を判断し，シフト後のデータが無効で
あれば転送中止制御手段８によってデータを消滅させて
転送しないようにする。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は，パソコン，ワープロ等
のイメージデータをシフトしながら転送を行う場合に，
無駄なデータの転送を排除することにより高速に転送を
完了させることができるデータ転送制御方法およびデー
タ転送回路に関する。

【０００２】例えば，アウトラインフォントによって生
成された文字のイメージデータを，ビデオＲＡＭに転送
するような場合には，データをシフトして転送すること
が必要になる。このような転送処理の高速化が要望され
ている。

【０００３】

【従来の技術】従来は，イメージデータをシフトしなが
ら転送する際に，バウンダリ単位でのイメージデータの
大きさをデータとして保持し，イメージデータの横１ラ
インに付きＮ回データを受け取ったならば，イメージデ
ータとしての意味の有無にかかわらず機械的にＮ＋１回
書き込みを行っていた。

【０００４】この結果，転送時に一部不要なデータを転
送している状態が生じていた。従来技術としては，特開
昭６３−２７８１８１号に開示された「ビットマップ表
示メモリからのデータ読み出し装置」がある。しかし，
この「ビットマップ表示メモリからのデータ読み出し装
置」においても，シフト手段にシフト量を設定すること
により，連続してＣＰＵの負荷を減らしてシフトを行う
ことができるが，データの端の部分のシフトに伴って発
生することのある無駄なデータについての言及はない。

【０００５】

【発明が解決しようとする課題】図７は，従来技術にお
ける二次元イメージデータとして意味のない部分（無効
データ）の例について説明する図である。図７（Ａ）は
シフト前の二次元イメージデータを示し，図７（Ｂ）は
シフト後の二次元イメージデータを示す。

【０００６】読み書きの単位であるバウンダリ境界から
始まるイメージデータをシフトして転送する場合，横１
ラインの右端のデータは，イメージデータとして意味の
ない部分を含んでいることがある。図７の二次元イメー
ジデータ７０のうちの斜線部分はイメージデータとして
意味を持たない無効データを表している。

【０００７】図７（Ａ）に示すように，横１ライン当た
り４回で入力（読み込み）したイメージデータの読み込
み範囲を，図７（Ｂ）に示すようにシフト後に５回で出
力（書き込み）すると，最後の１回分の書き込みはまる
で無駄になってしまう。すなわち，シフトによって５回
目の書き込みデータには，イメージデータとして意味の
ある有効なデータがまったく含まれていないからであ
る。これは，読み込みを行う時にどこまでが意味のある
イメージデータであるかを見極めずに，バウンダリ単位
での大まかな大きさでイメージデータを捉えてしまうた
めである。

【０００８】シフト後のイメージデータの開始位置とバ
ウンダリ境界が合致していない場合ならば，イメージデ
ータの大きさと，読み出し単位であるバウンダリ単位と
イメージデータとの相対位置によっては，１ラインに付
きＮ回で読み込んだものを，Ｎ回またはＮ−１回で書き
込みを行うことも可能である。しかし，従来技術におい
ては，通常Ｎ＋１回の書き込みを行うため，この場合は
１ないし２回分の書き込み動作は無駄となることにな
る。

【０００９】本発明は，このような転送処理の無駄を排
除することにより，その分高速に転送動作を完了させる
ことができるようにすることを目的とする。

【００１０】

【課題を解決するための手段】図７で説明したような無
駄な書き込みを省くためには，シフト前の無効データと
バウンダリ境界との差と，シフト量から，シフト後の５
回目の書き込みが意味を持つかどうかを計算し，もし意
味を持たないもの（無効データ）であれば，４回目の転
送まで行うようにすればよい。すなわち，５回目の転送
を中止するようにすればよい。

【００１１】図１は本発明の原理ブロック図である。図
１において，１はＣＰＵ，２はデータの読み出しまたは
書き込み対象となるメモリ，３はデータをシフトして転
送するときに用いるデータ転送回路，４はデータ受け取
り手段，５はシフト処理手段，６は有効／無効指示手
段，７はパラメータ保持手段，８は転送中止制御手段を
表す。

【００１２】データ受け取り手段４は，メモリ２から読
み出されたイメージデータを一定の順序で受け取る手段
である。シフト処理手段５は，データ受け取り手段４に
より受け取ったイメージデータを，パラメータ保持手段
７に設定されたシフト量に基づいて右または左方向へシ
フトする手段である。

【００１３】有効／無効指示手段６は，データ受け取り
手段４により受け取ったイメージデータの右端もしくは
左端データを右方向もしくは左方向へシフトすることで
生じるはみ出したデータまたは前記受け取ったイメージ
データの左端もしくは右端データを右方向もしくは左方
向へシフトした後の先頭データが有効であるか無効であ
るかをパラメータに従って判定し指示する手段である。

【００１４】パラメータ保持手段７は，ＣＰＵ１からの
設定によりシフト量，シフトするイメージデータの横の
大きさ，シフト後のイメージデータの有効／無効または
イメージデータの境界とバウンダリ単位との相対位置等
のデータを保持する手段である。

【００１５】転送中止制御手段８は，有効／無効指示手
段６からの指示に従い，シフト後のデータが有効であれ
ば，イメージデータをＣＰＵ１へ転送し，指示が無効で
あれば，イメージデータの転送を中止する手段である。

【００１６】シフト後の無駄な書き込み部分を排除する
ためには，イメージデータとしての意味の有無を確認す
る必要がある。そのために読み書きの単位の境界となる
バウンダリ境界とイメージデータの左右端とのずれのデ
ータをもとに，シフト後のデータの有効または無効を有
効／無効指示手段６により判定し，その判定結果を転送
中止制御手段８に与える。または，ＣＰＵ１によりパラ
メータ保持手段７に設定されたシフト後のデータの有効
／無効情報をもとに，有効／無効指示手段６が転送中止
制御手段８に有効／無効の指示を出す。

【００１７】データ受け取り手段４に受け取られたイメ
ージデータは，シフト処理手段５によりシフトされる。
シフト処理手段５はシフト結果を出力し続けるが，転送
中止制御手段８は１ラインの最後の出力時には有効／無
効指示手段７の指示により，有効なイメージデータであ
る場合のみＣＰＵ１等の外部へ出力を行い，無効の場合
には次のラインの最初のデータを出力する。シフト量や
イメージデータの大きさ，有効／無効の設定は最初に１
度行えばよく，シフトされたデータは連続して出力する
ことができる。

【００１８】

【作用】本発明により，転送が無駄となる無効データの
転送を排除することができる。無駄な転送の排除には，
以下のような態様がある。

【００１９】（１）イメージデータを右方向へシフトす
る場合に，イメージデータの右端データが右方向へシフ
トされることによって生じるはみ出したデータの有効／
無効を予めデータ転送回路に設定し，その設定に従って
シフト後のはみ出したデータが有効データであれば転送
し，無効データであれば転送を中止する。

【００２０】（２）または（１）の場合において，有効
／無効の判定を直接設定する代わりに，バウンダリ境界
とイメージデータの右端データとのずれの量をデータ転
送回路に設定し，そのずれの量と設定されたシフト量か
らシフト後のイメージデータの有効／無効を判断し，シ
フト後のはみ出したデータが有効データであれば転送
し，無効データであれば転送を中止する。

【００２１】（３）イメージデータを右方向へシフトす
る場合に，イメージデータの左端データが右方向へシフ
トされた後のイメージデータの有効／無効を予めデータ
転送回路に設定し，その設定に従ってシフト後の左端デ
ータが有効であれば転送し，無効データであれば転送を
中止する。

【００２２】（４）または（３）の場合において，有効
／無効の判定を直接設定する代わりに，バウンダリ境界
とイメージデータの右端または左端データとのずれの量
のどちらか一方をデータ転送回路に設定し，そのずれの
量と設定されたシフト量からシフト後の先頭データの有
効／無効を判断し，シフト後の先頭データが有効データ
であれば転送し，無効データであれば転送を中止する。

【００２３】（５）イメージデータを左方向へシフトす
る場合に，イメージデータの左端データが左方向へシフ
トされることによって生じるはみ出したデータの有効／
無効を予めデータ転送回路に設定し，その設定に従って
シフト後のはみ出したデータが有効データであれば転送
し，無効データであれば転送を中止する。

【００２４】（６）または（５）の場合において，有効
／無効の判定を直接設定する代わりに，バウンダリ境界
とイメージデータの左端データとのずれの量をデータ転
送回路に設定し，そのずれの量と設定されたシフト量か
らシフト後のイメージデータの有効／無効を判断し，シ
フト後のはみ出したデータが有効データであれば転送
し，無効データであれば転送を中止する。

【００２５】（７）イメージデータを左方向へシフトす
る場合に，イメージデータの右端データが左方向へシフ
トされた後のイメージデータの有効／無効を予めデータ
転送回路に設定し，その設定に従ってシフト後の右端デ
ータが有効であれば転送し，無効データであれば転送を
中止する。

【００２６】（８）または（７）の場合において，有効
／無効の判定を直接設定する代わりに，バウンダリ境界
とイメージデータの左端または右端データとのずれの量
のどちらか一方をデータ転送回路に設定し，そのずれの
量と設定されたシフト量からシフト後の先頭データの有
効／無効を判断し，シフト後の先頭データが有効データ
であれば転送し，無効データであれば転送を中止する。

【００２７】

【実施例】図１の原理ブロック図では，外部への出力と
してＣＰＵ１からデータ転送回路３に読み出しをかける
場合を示している。ＣＰＵ１は事前の計算によって，ま
たはデータ転送回路３からの通知により，シフト後の１
ラインが何回の書き込みで行えばよいかを知り，データ
転送回路３から受け取ったイメージデータを順次，転送
先メモリのアドレスに書き込んでゆく。

【００２８】以下に，メモリ上のイメージデータを二次
元のビットマップ表示領域に表示する際に，入力イメー
ジデータの左端がバウンダリ境界に合っているデータを
右方向へシフトして転送する場合を例に取り上げて，具
体的に説明する。データ転送回路３は，本実施例ではデ
ータ転送用の専用回路であるので，以下の説明では，デ
ータ転送回路を単に「専用回路」という。

【００２９】図２は本発明の実施例における処理動作を
説明する図である。図２（Ａ）はシフト前のイメージデ
ータ，図２（Ｂ）はシフト後のイメージデータを示し，
(a），(b）, (c），(d），…，(z）は，それぞれ１回の
読み書きの単位を表す。

【００３０】イメージデータの場合には，専用回路３
は，図２（Ａ）に示すようなシフト前のデータを受け取
り，それについて所望するシフト量分のシフトを行い，
図２（Ｂ）に示すようなシフト後のデータを転送（出
力）する。

【００３１】この時，入力するシフト前のデータは，左
側から４つのバウンダリにある領域が，(a) ，(b) ，
(c) ，(d) ，(f) ，(g) ，…，(x) ，(y) のような順で
入力され，(e) や(z) は入力されない。シフト後は
(a')，(b')，(c')，(d')，(f')，(g')，…，(x')，(y')
の順で出力される。

【００３２】ＣＰＵ１は，一番右となる５番目のバウン
ダリ単位（(e')や(z')の領域）は意味を持ったデータを
含んでいないことを，４番目のバウンダリ単位（(d) の
領域や(y) の領域）の中の無効データのビット単位での
幅と，右シフトする量から予め計算し，専用回路３にセ
ットするパラメータの有効／無効の設定を無効にしてお
く。この設定により，専用回路３は(e')や(z')の領域を
無効と判断して出力しない。

【００３３】図３は，イメージデータのシフト後のデー
タがバウンダリ境界を越えて，一番右となる５番目のバ
ウンダリ単位にまでずれ込む場合の例を示している。こ
の時，図３（Ａ）に示すように，入力するシフト前のデ
ータは，図２（Ａ）と同様に，(a) ，(b) ，(c) ，(d)
，(f) ，(g) ，…，(x) ，(y) のような順で入力さ
れ，(e) や(z) は入力されない。シフト後は，図３
（Ｂ）に示すように，(a')，(b')，(c')，(d')，(e')，
(f')，(g')，・・・(x')，(y')，(z')の順で出力され
る。図２に示す場合と異なり，一番右のバウンダリ単位
（(e')や(z')の領域）は意味を持ったデータを含んでい
ることが判定により分かるので，専用回路３にセットす
る有効／無効の設定は有効にしておく。そのため専用回
路３は(e')や(z')の領域のデータも出力する。

【００３４】また，ここでいうバウンダリ単位とは，一
般的には８ビットのバイト単位であったり，１６ビット
のワード単位であったり，３２ビット単位のダブルワー
ドであったりすることが多いが，そのいずれでも本発明
を同様に適用することが可能である。

【００３５】図４は本発明の実施例における専用回路の
例を示している。この専用回路は，イメージデータ転送
時の転送元となる文字生成用メモリ１２とＣＰＵ１１と
の間に接続されている。文字生成用メモリ１２は，例え
ばアウトラインフォントにより展開された文字のイメー
ジデータが格納されるメモリである。このイメージデー
タの転送先はビットマップ表示領域であるが，図４では
省略している。

【００３６】図４において，ＣＰＵ１１は図１に示すＣ
ＰＵ１に対応し，文字生成用メモリ１２は図１に示すメ
モリ２に対応している。ラッチ１３，ラッチ１４，ラッ
チ１５は，図１に示すパラメータ保持手段７に相当す
る。シフト回路１６は，図１に示すシフト処理手段５に
相当する。ラッチ１７およびアドレスカウンタ１８は，
図１に示すデータ受け取り手段に相当する。カウンタ１
９，比較器２０，カウンタ・ラッチのクリア信号生成回
路およびメモリリードマスク回路２１，ＯＲゲート２
７，ＮＯＴ回路２８，ＡＮＤゲート２９は，図１に示す
有効／無効指示手段６および転送中止制御手段８に相当
する。アドレスデコード回路２２は，ＣＰＵ１１からの
アドレスをデコードし，該当する部位を選択する選択信
号＊ＣＳ１〜＊ＣＳ４を出力する回路である。ＯＲゲー
ト２３〜２５は，ラッチ１３〜１５へのセット信号を生
成する回路であり，ＯＲゲート２６は文字生成用メモリ
１２に対するＣＰＵ１１からの読み出し信号を生成する
回路である。

【００３７】図５は，図４のＣＰＵ１１が実行するイメ
ージデータを転送するための制御プログラムの例を示す
図，図６は，図４に示す専用回路の動作を示すタイムチ
ャートである。以下，これらの図に従って動作を説明す
る。

【００３８】ＣＰＵ１１は，文字生成用メモリ１２から
のメモリデータの読み込みに先立ち，ラッチ１３〜１５
に適当な値を設定する。例として，シフト数を設定する
ラッチ１３には値「３」，横１ラインの転送ワード数を
設定するラッチ１４には値「５」，シフト後最右データ
の有効／無効を設定するラッチ１５には「有効」をそれ
ぞれ設定したとする。

【００３９】ラッチ１５が有効ということは，元々１ラ
インにつき５ワードの転送元データであるが，その最右
にある５ワード目の右から３ビットの内の少なくとも１
ビット以上は必要なデータであることを示している。本
発明ではこの点が重要な問題になっている。

【００４０】次に，ＣＰＵ１１は文字生成用メモリ１２
の内容を読み込むためにＩ／Ｏリードを行う。第１回目
の読み込みとしては，ＣＰＵ１１は，＊ＣＳ１を指し示
すアドレスを出力し，Ｉ／Ｏリード信号（＊ＩＯＲＣ）
を出力する。文字生成用メモリ１２に入力されるアドレ
スは，アドレスカウンタ１８により自動的に作られる。
Ｉ／Ｏリード信号（＊ＩＯＲＣ）は，ＯＲゲート２６お
よびＯＲゲート２７を経て，文字生成用メモリ１２にメ
モリリード信号（＊ＭＲＤＣ）として入力され，文字生
成用メモリ１２からデータＤＡＴＡ（ＤＡ１５−ＤＡ
０）が読み出される。今はまだマスク回路２１は働いて
いないので，このデータをシフト回路１６が右に３ビッ
トシフトし，空いた左端の３ビットには，ラッチ１７か
らのＤＡＴＡ（ＤＢ１５−ＤＢ０）のうちＤＢ２−ＤＢ
０が入る。つまり，ＣＰＵ１１へのＤＡＴＡ（Ｄ１５−
Ｄ０）には，ＤＢ２−ＤＢ０，ＤＡ１５−ＤＡ３が入る
ことになる。ここで，予めラッチ１７にリセット信号３
１を与えておくので，ＤＢ２−ＤＢ０は０になってい
る。

【００４１】第１回目の読み込み終了時には，＊ＭＲＤ
Ｃの立ち上がりでラッチ１７にＤＡＴＡ（ＤＡ１５−Ｄ
Ａ０）が読み込まれ，ＤＢ１５−ＤＢ０の値が変化す
る。また，アドレスカウンタ１８も＊ＭＲＤＣの立ち上
がりによってカウントアップし，次回の読み出しに備え
て文字生成用メモリ１２のアドレスを進める。さらに，
カウンタ１９もカウントアップし，今回の横ラインで何
ワードの読み込みを行ったかを記憶する。このようにし
て第１回目の読み込みが終了する。

【００４２】その後，ＣＰＵ１１はそのデータをビデオ
ＲＡＭ等の他のメモリに書き出すはずであるが，説明す
るまでもないことであるので，この図４ないし図６に示
す実施例ではその部分の図示を省略している。

【００４３】次に，第２回目の読み出しも同様に行わ
れ，ＣＰＵ１１のＩ／Ｏリードに対して，専用回路は，
第１回目のリード時にデータをシフトさせたことによっ
て読み込まれなかったラッチ１７に保存されている３ビ
ットのＤＢ２−ＤＢ０と，新たに文字生成用メモリ１２
から読み出されたＤＡ１５−ＤＡ０のうちＤＡ１５−Ｄ
Ａ３とをシフト回路１６の出力として，ＤＡＴＡ（Ｄ１
５−Ｄ０）に出力する。これにより，ＣＰＵ１１は前回
のリード時のＤＡＴＡ（ＤＢ２−ＤＢ０）と今回リード
したＤＡＴＡ（ＤＡ１５−ＤＡ３）をＤＡＴＡ（Ｄ１５
−Ｄ０）として読み込む。ＣＰＵ１１から見ると，あた
かも文字生成用メモリ１２が自ら３ビットずらしたデー
タを出力しているかのように見える。

【００４４】同様に第３回目から第５回目の読み込みが
行われる。第５回目の読み込み終了時には，カウンタ１
９の出力値はラッチ１４の出力値と等しくなり，比較器
２０の出力は変化する。その出力がカウンタ・ラッチの
クリア信号生成回路およびメモリリードマスク回路２１
（以降，回路２１と略す）に入る。ラッチ１５の出力は
有効になっているので，今まで０が立っていたマスク信
号３２は１になって＊ＭＲＤＣおよびＤＡＴＡ（ＤＡ１
５−ＤＡ０）をマスクする。ラッチ１５のデータが有効
になっているので，この横１ラインにつき第６回目の読
み込みを行う。

【００４５】第６回目の読み込み時には，ＣＰＵ１１が
＊ＩＯＲＣを出しても，ＯＲゲート２７によりマスクさ
れてしまうので，文字生成用メモリ１２には＊ＭＲＤＣ
は入力されない。よってアドレスカウンタ１８も動か
ず，ラッチ１７によるＤＡＴＡのラッチも行われない。
シフト回路１６に入るデータは，第５回目のデータがラ
ッチされているＤＢ１５−ＤＢ０だけで，ＤＡ１５−Ｄ
Ａ０はマスク信号３２によりＡＮＤゲート２９でマスク
されているので，オール０になっている。これを３ビッ
トシフトするので，結局ＣＰＵ１１の受け取るＤＡＴＡ
（Ｄ１５−Ｄ０）は，（ＤＢ２−ＤＢ０）＋０＊１３
（すなわち，ＤＢ２−ＤＢ０と１３ビットの“０”）と
なる。そして第６回目の読み込み終了時に，回路２１か
らリセット信号３１が出力され，カウンタ１９およびラ
ッチ１７はリセットされて，次のラインに備えることが
できる。

【００４６】このように，ＣＰＵ１１から見ると，あた
かも文字生成用メモリ１２が横１ラインについて６ワー
ドのデータを出力するように見える。文字生成用メモリ
１２にしてみれば，ただ横１ラインで５回の読み出しを
かけられただけである。

【００４７】一方，横１ラインについての転送元データ
５ワードのうち，最右にある５ワード目のデータの右か
ら３ビットが全て不要なデータであれば，ラッチ５には
予め「無効」をセットする。この場合，マスク信号３２
は出ず，ＣＰＵ１１側からみた横１ラインの読み込み回
数は５回になる。

【００４８】このラッチ１５の有効／無効の設定は，予
めＣＰＵ１１のプログラムにより転送元のデータの大き
さとシフト数から計算しなければならない。以上のよう
な転送を行うＣＰＵ１１で実行する制御プログラムは，
例えば図５に示すようになっている。

【００４９】図５の処理Ｓ１では，＊ＣＳ２のアドレス
を指定して，ラッチ１３にシフト数「３」を設定するＯ
ＵＴ命令を発行する。処理Ｓ２では，＊ＣＳ３のアドレ
スを指定して，ラッチ１４に横１ラインの転送ワード数
「５」を設定するＯＵＴ命令を発行する。次の処理Ｓ３
では，＊ＣＳ４のアドレスを指定して，ラッチ１５に
「シフト後最右データを有効とする」を設定するＯＵＴ
命令を発行する。

【００５０】処理Ｓ４では，＊ＣＳ１のアドレス（転送
元である文字生成用メモリ１２のアドレス）をレジスタ
ＤＸに設定し，転送先メモリ（図４では省略）のアドレ
スの初期値をレジスタＢＸに設定する。

【００５１】処理Ｓ５では，ＩＮ命令により第１回目の
読み込みを行い，レジスタＢＸが示す転送先メモリのア
ドレスへ読み込んだデータを書き出し，レジスタＢＸの
転送先アドレスをカウントアップする。

【００５２】処理Ｓ６では，ＩＮ命令により第２回目の
読み込みを行い，レジスタＢＸが示す転送先メモリのア
ドレスへ読み込んだデータを書き出し，レジスタＢＸの
転送先アドレスをカウントアップする。

【００５３】以下，同様に処理Ｓ７では，第３回目の読
み込み，メモリへの第３回目の書き出し，転送先アドレ
スのカウントアップを行い，処理Ｓ８では，第４回目の
読み込み，メモリへの第４回目の書き出し，転送先アド
レスのカウントアップを行い，処理Ｓ９では，第５回目
の読み込み，メモリへの第５回目の書き出し，転送先ア
ドレスのカウントアップを行う。

【００５４】処理Ｓ１０では，第６回目の読み込み，メ
モリへの第６回目の書き出しを行い，転送先アドレスを
次ラインの先頭にする。その後，処理Ｓ１１では，ＩＮ
命令により次ラインの第１回目の読み込み，次ラインメ
モリへの第１回目の書き出し，転送先アドレスのカウン
トアップを行う。以下，次ラインの第２回目以降も同様
に処理を繰り返し，転送対象イメージデータの全データ
について転送が終了したならば処理を終える。

【００５５】図５に示す制御プログラムを実行したとき
の，図４に示す回路の動作信号は図６に示すようにな
る。図６におけるＣＰＵのＤＡＴＡ（Ｄ１５−Ｄ０）に
おいて，０＊３は“０”が３ビット，０＊１３は“０”
が１３ビット続くことを表す。ＤＡは，第１回目の文
字生成用メモリ１２からの読み出しデータのうちのＤＡ
１５−ＤＡ３までを表す。ＤＡは，第２回目の読み出
しデータのうちのＤＡ１５−ＤＡ３までを表す。３回目
以降も同様である。また，ＤＢは，第１回目の文字生
成用メモリからの読み出しデータを保持しているラッチ
１７の出力データのうちのＤＢ２−ＤＢ０までを表す。
ＤＢは，第２回目のラッチ１７の出力データのうちの
ＤＢ２−ＤＢ０までを表す。３回目以降も同様である。

【００５６】図４に示すラッチ１５には，予めＣＰＵ１
１のプログラムにより転送元のデータの大きさとシフト
数から計算した結果に基づいて，ＣＰＵ１１がシフト後
最右データの有効／無効を設定したが，ＣＰＵ１１が有
効／無効を直接設定する代わりに，転送元データのバウ
ンダリ境界とイメージデータの右端／左端とのずれの量
を専用回路のラッチにパラメータとして設定し，専用回
路がそのパラメータとシフト量とから，シフト後の最右
データに有効データが含まれるか否かを判定するように
してもよい。

【００５７】以上の実施例では，イメージデータを指定
量だけ右シフトして転送する例を説明したが，左シフト
の場合にも同様に本発明を実施することができる。さら
に上記実施例では，横１ラインのデータ転送における最
右データの有効／無効を判断して，それが無効データで
あれば途中で転送データを消滅させるようにしている
が，転送元データの開始位置がバウンダリ境界にない場
合で，シフト後の最初の転送データが無効データのみに
なってしまうような場合に，同様に予めその開始データ
の有効／無効をパラメータとして専用回路に設定し，シ
フト後の最初のデータが有効データを含む場合に出力
し，無効データであれば転送しないような回路を設ける
ことも，図４の回路構成から容易に類推可能である。

【００５８】本発明は，もちろん文字生成用メモリ１２
からビデオＲＡＭなどのビットマップ表示領域へのイメ
ージデータ転送に限らず，データをシフトして転送する
必要がある一般のデータ転送に対して同様に適用できる
ことは言うまでもない。

【００５９】

【発明の効果】従来のイメージデータの転送制御方法で
は，意味のないイメージデータの転送を行うことによ
り，不要に時間を浪費していた。

【００６０】本発明によれば，シフト後のイメージデー
タ等の有効／無効を判定する手段等を設けることにより
無駄な転送を排除し，より高速にシフトを伴うイメージ
データ等の転送を完了させることができるようになる。

【図面の簡単な説明】

【図１】本発明の原理ブロック図である。

【図２】実施例における処理動作を説明する図である。

【図３】実施例における処理動作を説明する図である。

【図４】実施例における専用回路の構成を示す図であ
る。

【図５】実施例における制御プログラムの流れを示す図
である。

【図６】図４に示す回路の動作を示すタイムチャートで
ある。

【図７】従来技術を説明する図である。

【符号の説明】

１ＣＰＵ２メモリ３データ転送回路（専用回路）４データ受け取り手段５シフト処理手段６有効／無効指示手段７パラメータ保持手段８転送中止制御手段

Claims

【特許請求の範囲】

【請求項１】所定長のデータを指定された量だけシフ
トして転送するデータ転送回路を用いるデータ転送制御
方法において，転送するデータ列の前記所定長単位で区
切られた範囲のデータをシフトすることによって前記範
囲外となるデータの有効／無効を予め前記データ転送回
路に設定し，前記設定に従って前記データ転送回路は前
記範囲外となるデータが有効である場合のみ該範囲外デ
ータを出力することを特徴とするデータ転送制御方法。
【請求項２】前記シフト対象範囲のデータは前記転送
データ列の左端データであり，該左端データを左シフト
することによって前記範囲外となるデータの有効／無効
を予め前記データ転送回路に設定し，前記設定に従って
前記データ転送回路は前記範囲外となるデータが有効で
ある場合のみ該範囲外データを出力することを特徴とす
る請求項１記載のデータ転送制御方法。
【請求項３】前記シフト対象範囲のデータは前記転送
データ列の右端データであり，該右端データを右シフト
することによって前記範囲外となるデータの有効／無効
を予め前記データ転送回路に設定し，前記設定に従って
前記データ転送回路は前記範囲外となるデータが有効で
ある場合のみ該範囲外データを出力することを特徴とす
る請求項１記載のデータ転送制御方法。
【請求項４】所定長のデータを指定された量だけシフ
トして転送するデータ転送回路を用いるデータ転送制御
方法において，転送するデータ列の前記所定長単位で区
切られた範囲のデータをシフトすることによって前記範
囲内となるデータの有効／無効を予め前記データ転送回
路に設定し，前記設定に従って前記データ転送回路は前
記範囲内のデータが有効である場合のみ該範囲内データ
を出力することを特徴とするデータ転送制御方法。
【請求項５】前記シフト対象範囲のデータは前記転送
データ列の左端データであり，該左端データを右シフト
することによって前記範囲内となるデータの有効／無効
を予め前記データ転送回路に設定し，前記設定に従って
前記データ転送回路は前記範囲内のデータが有効である
場合のみ該範囲内データを出力することを特徴とする請
求項４記載のデータ転送制御方法。
【請求項６】前記シフト対象範囲のデータは前記転送
データ列の右端データであり，該右端データを左シフト
することによって前記範囲内となるデータの有効／無効
を予め前記データ転送回路に設定し，前記設定に従って
前記データ転送回路は前記範囲内のデータが有効である
場合のみ該範囲内データを出力することを特徴とする請
求項４記載のデータ転送制御方法。
【請求項７】所定長のデータを指定された量だけシフ
トして転送するデータ転送回路を用いるデータ転送制御
方法において，転送元データのバウンダリ境界と該バウ
ンダリ境界からの有効データ量に関する情報を前記デー
タ転送回路に設定し，前記設定に従って前記データ転送
回路はシフトにより前記バウンダリ境界からはみ出るデ
ータの有効／無効を判定し，その判定結果に従って，シ
フト後の前記はみ出したデータが有効データである場合
のみ該はみ出したデータを出力することを特徴とするデ
ータ転送制御方法。
【請求項８】ＣＰＵとメモリとの間に接続され，所定
長のデータを指定された量だけシフトして転送するデー
タ転送回路において，前記メモリから所定の単位で読み
出されたデータを受け取るデータ受け取り手段と，前記
ＣＰＵから設定されたシフト量，転送対象データ列の横
方向の大きさ，およびシフト後のデータの有効／無効ま
たはその判断情報を含むパラメータを保持するパラメー
タ保持手段と，前記データ受け取り手段の受け取ったデ
ータを，前記パラメータとして設定されたシフト量だけ
右または左方向にシフトするシフト処理手段と，前記受
け取ったデータの右方向もしくは左方向へシフトするこ
とで生じるはみ出したデータおよび／または前記所定長
内となるデータが有効であるか無効であるかを前記パラ
メータに従って判定する有効／無効指示手段と，前記有
効／無効指示手段からの指示によりシフト後のデータが
無効である場合に該データの転送を中止する転送中止制
御手段とを有すること特徴とするデータ転送回路。
【請求項９】前記判断情報は，転送元データのバウン
ダリ境界と該バウンダリ境界からの有効データ量に関す
る情報であることを特徴とする請求項８記載のデータ転
送回路。