JPH08306130A - デジタル信号処理装置 - Google Patents

Abstract

(57)【要約】 【目的】 簡易な構成で正確な信号処理を行うデジタル
信号処理装置を提供する。 【構成】 供給されたデジタル情報信号をサンプリング
クロック信号ｆｓに同期してラッチし、該ラッチされた
デジタル情報信号をシステムクロック信号ＳＫに同期し
て送出するレート変換手段１と、上記レート変換手段１
から供給されたデジタル情報信号を上記システムクロッ
ク信号ＳＫに同期して信号処理を行う信号処理手段８
と、上記デジタル情報信号のサンプリング周波数に応じ
て上記サンプリングクロック信号ｆｓの周波数を可変設
定するサンプリングクロック可変手段とを備える。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はデジタル信号処理装置に
関し、特に複数の種類のサンプリング周波数で規格化さ
れるデジタル情報信号が供給されて、該デジタル情報信
号の信号処理を行うデジタル信号処理装置に関する。

【０００２】

【従来の技術】今日において、コンピュータや画像信号
処理装置や音声信号処理装置等に設けられて、供給され
たデータやコマンド信号や画像信号やオーデオ信号等の
デジタル情報信号の所定の信号処理を行うデジタル・シ
グナル・プロセッサ（DigitalSignal Processor；以
下、ＤＳＰと称する。）等のデジタル信号処理装置が普
及している。

【０００３】上記デジタル信号処理装置に供給されるデ
ジタル情報信号は、該デジタル信号処理装置が設けられ
るシステムの規格等に応じてサンプリング周波数が異な
る。このため、該デジタル信号処理装置では、該サンプ
リング周波数信号に応じて動作クロックを可変設定して
信号処理を行う。

【０００４】また、サンプリング周波数の互いに異なる
デジタル情報信号同士の信号処理を行うには、互いのデ
ジタル情報信号のサンプリング点の時間軸を合わせるよ
うに時間軸の拡大・縮小を行い、該互いのデジタル信号
を同期させて信号処理を行う。

【０００５】

【発明が解決しようとする課題】ところで、上記デジタ
ル信号処理装置では、上記デジタル情報信号同士の位相
を完全に同期させることは困難であり、同期がずれた場
合には信号処理が正確に行なわれないという問題点を生
じている。

【０００６】本発明は、以上のような問題点に鑑み、簡
易な構成で正確な信号処理を行うデジタル信号処理装置
を提供することを目的とする。

【０００７】

【課題を解決するための手段】この目的を達成した本発
明に係るデジタル信号処理装置は、供給されたデジタル
情報信号をサンプリングクロック信号に同期してラッチ
し、該ラッチされたデジタル情報信号をシステムクロッ
ク信号に同期して送出するレート変換手段と、上記レー
ト変換手段から供給されたデジタル情報信号を上記シス
テムクロック信号に同期して信号処理を行う信号処理手
段と、上記デジタル情報信号のサンプリング周波数に応
じて上記サンプリングクロック信号の周波数を可変設定
するサンプリングクロック可変手段とを備える。

【０００８】

【作用】以上の構成を備える本発明に係るデジタル信号
処理装置によれば、レート変換手段でサンプリングクロ
ック信号に同期して供給されたデジタル情報信号を、シ
ステムクロック信号に同期して信号処理手段に送出し、
該信号処理手段でシステムクロックに同期してデジタル
情報信号の信号処理を行う。

【０００９】

【実施例】以下、本発明に係るデジタル信号処理装置の
好ましい実施例について図面を参照しながら説明する。
上記デジタル信号処理装置がデジタルオーディオ・テー
プレコーダ（Digital Audio Taperecorder；以下、ＤＡ
Ｔと称する。）に設けられた場合を図１に示す。

【００１０】上記ＤＡＴは、図１に示すように装着され
た磁気テープ４０の走行方向及び走行速度を切換え設定
可能に走行させる走行手段と、該走行手段で走行された
磁気テープ４０の主面に走査方向に１回転する毎に１ト
ラック分の情報信号を記録再生するドラム型の回転ヘッ
ド４１と、該回転ヘッド４１で再生されたオーデオ信号
をＰＣＭ復調して音声出力させたり、供給されたオーデ
オ信号をＰＣＭ変調して記録する記録・再生手段４２
と、該記録・再生手段４２でＰＣＭ復調された情報信号
を信号処理して、該記録・再生手段４２に供給するデジ
タル信号処理装置１０と、該該記録・再生手段４２及び
デジタル信号処理装置１０を制御するマイクロコンピュ
ータ４５と、該ＤＡＴの動作モードに応じて該マイクロ
コンピュータ４５に制御条件を設定するモード設定手段
４６と備える。

【００１１】上記マイクロコンピュータ４５は、モード
設定手段４６で設定された制御条件に応じて上記記録・
再生手段４２にサンプリング周波数を設定して、該記録
・再生手段４２をサンプリングクロック信号ｆｓに同期
させて動作させ、上記デジタル信号処理装置１０を上記
サンプリングクロック信号ｆｓの整数倍の周波数である
システムクロック信号ＳＫに同期させて動作させ、該デ
ジタル信号処理装置１０にコマンド信号に応じた信号処
理を行わせる。このように、該マイクロコンピュータ４
５は、サンプリングクロック設定手段として機能する。

【００１２】このＤＡＴの規格には、図２に示すように
４個の記録・再生モードと２個の再生専用モードが存在
する。

【００１３】上記記録・再生モードには、サンプリング
周波数が４８ＫＨｚで量子化ビット数が１６ビットの４
８ｋモードと、各々サンプリング周波数が３２ＫＨｚ
で、量子化ビット数が１６ビットの３２ｋモード、量子
化ビット数が１２ビットでチャンネル数が２ＣＨの３２
ｋ−ＬＰモード及び量子化ビット数が１２ビットでチャ
ンネル数が４ＣＨの３２ｋ−４ＣＨモードとを有してお
り、該４８ｋモードは標準装備が義務付けられており、
他のモードはオプションで装備される。

【００１４】また、上記再生専用モードには、各々サン
プリング周波数が４４．１ＫＨｚ、量子化ビット数が１
６ビットで、磁気テープの走行速度及びトラックピッチ
が標準の４４ｋモードと、該磁気テープの走行速度及び
トラックピッチが標準の１．５倍である４４ｋ−ＷＴモ
ードとを有しており、いずれのモードも標準装備が義務
付けられている。

【００１５】このＤＡＴでは、２トラックの情報信号を
１フレームとして、回転ヘッド１により磁気テープ４０
のメインデータ領域に１トラック毎のデジタル情報信号
を記録する。該１フレームの各トラックは互いにインタ
ーリーブが施されており、該インターリーブが施される
ことにより上記磁気テープ４０のトラック位置と上記回
転ヘッド１の位置ずれ等による誤り情報を分散させるこ
とで、情報信号の欠落を抑えている。

【００１６】上記メインデータ領域は、図３Ａに示すよ
うに１２８ブロックからなり、先頭から順番に同期信号
（ＳＹＮＣ）、メインＩＤ信号Ｗ１、メインＩＤ信号Ｗ
２、メインＩＤパリテイ信号及びメインデータＭＤ１、
ＭＤ２で構成される。

【００１７】上記メインデータＭＤ１とメインデータＭ
Ｄ２は、オーデオ信号からなり、互いにインターリーブ
が施されており、該インターリーブが施されることによ
り上記回転ヘッド１からの上記磁気テープ４０の浮き等
による誤り情報を分散させることで、情報信号の欠落を
抑えており、かつ２重化（３２．２８）リード・ソロモ
ン符号によるパリテイ符号Ｃ１、Ｃ２が施されて、誤り
訂正が可能となっている。

【００１８】また、上記図２に示した回転ヘッド４１の
回転速度、サンプリング周波数及び量子化ビット数等の
上記各記録・再生モードの仕様でメインデータＭＤ１、
ＭＤ２を記録した場合、いずれのモードにおいても該メ
インデータＭＤ１、ＭＤ２に空き領域が生じる。この空
き領域には、図３Ｂ、３Ｃに示すように各々８ブロック
からなるサブデータＳＤ１、ＳＤ２が記録される。ま
た、該メインデータＭＤ１、ＭＤ２は、各々８個の領域
に分割され、該分割された該メインデータＭＤ１、ＭＤ
２の各領域に各１ブロックのサブデータＳＤ１、ＳＤ２
が順番に割付られて記録される。

【００１９】上記メインデータＭＤ１、ＭＤ２の１ブロ
ックのフォーマットは、図４Ａに示すように１シンボル
（＝８ビット）毎に先頭から順番に同期信号（ＳＹＮ
Ｃ）、メインＩＤ信号Ｗ１、メインＩＤ信号Ｗ２及びメ
インＩＤパリテイ信号と、８×３２シンボルのメインデ
ータとで構成される。

【００２０】上記メインＩＤ信号Ｗ１は、図４Ｂに示す
ように記録再生に必要な各仕様が設定されるフォーマッ
トＩＤ０〜ＩＤ７、及び上記磁気テープの走行方向の各
トラック毎に割り当てられるフレームアドレスで構成さ
れる。例えば該フォーマットＩＤ２には、図４Ｃに示す
ようにデジタル情報信号のサンプリング周波数が設定さ
れる。該フォーマットＩＤ３には、１トラック内のメイ
ンデータのチャンネル数が設定される。該フォーマット
ＩＤ４には、量子化ビット数等の量子化規則が設定され
る。該フォーマットＩＤ５には、トラックピッチが設定
される。

【００２１】上記メインＩＤ信号Ｗ２には、図４Ｂに示
すように各トラックの先頭から８ブロック毎のブロック
アドレスを記録する。

【００２２】上記サブデータ領域の１ブロックのフォー
マットは、図５Ａに示すように１シンボル毎に先頭から
順番に同期信号（ＳＹＮＣ）、サブＩＤ信号ＳＷ１、サ
ブＩＤ信号ＳＷ２及びサブＩＤパリテイ信号と、８×３
２シンボルのサブデータとで構成される。

【００２３】上記サブＩＤ信号ＳＷ１、ＳＷ２には、図
５Ｂに示すように高速サーチに必要なデータが設定され
るコントロールＩＤ、データＩＤ、パックＩＤ及びプロ
グラムＩＤ１〜ＩＤ３等からなる。該コントロールＩＤ
には、曲の先頭位置や各楽章毎の配置位置や容量等の目
録として機能するＴａｂｌｅ ｏｆ Ｃｏｎｔｅｎｔｓ
情報（以下、ＴＯＣ情報と称する。）が設定される。該
データＩＤには、該サブＩＤ信号ＳＷ１、ＳＷ２の使用
目的が設定される。該パックＩＤには、該サブＩＤ信号
ＳＷ１、ＳＷ２の構成や各データの配置が設定される。
該プログラムＩＤ１〜ＩＤ３には、編集用等のプログラ
ムが設定される。

【００２４】上記ＤＡＴに設けられた本発明に係るデジ
タル信号処理装置１０は、図６に示すように供給された
デジタル情報信号のサンプリングレートを変換するレー
ト変換手段１と、該レート変換手段１で変換されたデジ
タル情報信号を信号処理する信号処理手段５とを備え
る。

【００２５】上記レート変換手段１は、上記サンプリン
グ周波数に基づくサンプリングクロック信号ｆｓに同期
して上記信号処理手段５のバス３０からデジタル情報信
号のメインデータＭＤ１、ＭＤ２が供給されて、該メイ
ンデータＭＤ１、ＭＤ２を送出するレジスタ２と、該レ
ジスタ２から供給されたメインデータＭＤ１、ＭＤ２と
サンプルフラグ信号ＦＳ−ＦＬＧの論理積を出力するア
ンド回路３と、該アンド回路３の出力信号をゲートクロ
ック信号ＧＫに同期して該バス３０に送出するゲート回
路４とを有する。

【００２６】上記サンプルフラグ信号ＦＳ−ＦＬＧは、
上記サンプリングクロック信号ｆｓと該デジタル情報信
号の排他的論理和に基づいて形成される。

【００２７】上記ゲートクロック信号ＧＫは、上記シス
テムクロック信号ＳＫを、上記係数設定手段８に設けら
れるインストラクションメモリ１７から読み出される所
定のインストラクションに応じて送出することで形成さ
れる。

【００２８】上記レート変換手段１では、例えば図７Ａ
に示すサンプルフラグ信号ＦＳ−ＦＬＧの周波数が、図
７Ｂに示すメインデータＭＤ１、ＭＤ２のサンプリング
クロック信号ｆｓの周波数の１／２である場合、レジス
タ２からサンプリングクロック信号ｆｓ毎に供給された
メインデータＭＤ１、ＭＤ２を送出し、アンド回路３か
らは、図７Ｃに示すようにサンプルフラグ信号ＦＳ−Ｆ
ＬＧがＨｉｇｈ状態の際にメインデータＭＤ１、ＭＤ２
を送出し、サンプルフラグ信号ＦＳ−ＦＬＧがＬｏｗ状
態の際にＬｏｗ信号を送出する。このアンド回路３の出
力信号は、該システムクロック信号ＳＫ毎にゲート４か
ら信号処理手段５に供給する。

【００２９】以上説明したようにレート変換手段１は、
サンプリングクロック信号ｆｓ毎にメインデータＭＤ
１、ＭＤ２を取り込み、サンプルフラグ信号ＦＳ−ＦＬ
Ｇ毎にデータを送出する。このことにより、サンプリン
グクロック信号ｆｓに応じて上記信号処理手段５の動作
クロックであるシステムクロック信号ＳＫに同期して、
該信号処理手段５に信号処理を行うデータを送出するこ
とが可能となる。

【００３０】上記信号処理手段５は、デジタル情報信号
の入出力を行うインターフェース７と、該インターフェ
ース７から供給されたデジタル情報信号に所定の係数を
対応付ける係数設定手段８と、該係数設定手段８で対応
付けられたデジタル情報信号と係数の演算を行う演算手
段９と、該インターフェース７、係数設定手段８及び演
算手段９の相互間を接続するバス３０とを有する。

【００３１】上記インターフェース７は、デジタル情報
信号が供給される入力ポート１１と、該入力ポート１１
に供給されたデジタル情報信号をサンプリングクロック
信号ｆｓに同期して上記バス３０に順次送出する入力レ
ジスタ１２と、該サンプリングクロック信号ｆｓに同期
して該バス３０からデジタル情報信号が供給される出力
レジスタ１３と、該出力レジスタ１３から供給されたデ
ジタル情報信号を送出する出力ポート１４とを有する。

【００３２】上記係数設定手段８は、インストラクショ
ンアドレスを生成するインストラクションアドレス生成
器１６と、該インストラクションアドレス毎にインスト
ラクションが読み出されるインストラクションメモリ１
７と、該読み出されたインストラクションに基づいて係
数用アドレス、データ用アドレスを生成する係数アドレ
ス生成器１８、データアドレス生成器１９と、該係数用
アドレス毎に読み出し可能に係数を書き込む係数メモリ
２０と、該データ用アドレス毎に読み出し可能にデータ
を書き込むデータメモリ２１と、該係数メモリ２０又は
上記バス３０から供給された係数を選択して送出する係
数セレクタ２２と、該データメモリ２１又は該バス３０
から供給されたデータを選択して送出するデータセレク
タ２３とを有する。

【００３３】上記インストラクションアドレス生成器１
６は、上記マイクロコンピュータ４５から供給されたコ
マンド信号又はＤＡＴの電源電圧の投入時にアドレスが
リセットされ、該マイクロコンピュータ４５の１命令サ
イクル毎にアドレスを１インクリメントされる。

【００３４】インストラクションメモリ１７は、予め各
アドレス毎にインストラクションが書き込まれて、上記
インストラクションアドレス生成器１６で生成されたア
ドレス毎にインストラクションが読み出される。

【００３５】上記係数アドレス生成器１８は、予め各イ
ンストラクション毎に係数用アドレスが書き込まれて、
上記インストラクションメモリ１７から読み出されたイ
ンストラクション毎に該係数用アドレスが読み出され
る。

【００３６】上記データアドレス生成器１９は、予め各
インストラクション毎にデータ用アドレスが書き込まれ
て、上記インストラクションメモリ１７から読み出され
たインストラクション毎に該データ用アドレスが読み出
される。

【００３７】上記係数メモリ２０は、上記係数アドレス
生成器１８で生成されたデータ用アドレスに上記バス３
０を介して供給されたサブデータＳＤ１、ＳＤ２の係数
を読出し可能に書き込まれる。

【００３８】上記データメモリ２１は、上記データアド
レス生成器１９で生成されたデータ用アドレスに上記バ
ス３０を介して供給されたメインデータＭＤ１、ＭＤ２
を読出し可能に書き込まれる。

【００３９】上記係数セレクタ２２は、マイクロコンピ
ュータ４５から供給されたコマンド信号に応じて、上記
バス３０を介して供給されたサブデータＳＤ１、ＳＤ２
の係数又は該係数メモリ２０から読み出された係数を選
択して送出する。

【００４０】上記データセレクタ２３は、マイクロコン
ピュータ４５から供給されたコマンド信号に応じて、上
記バス３０介して供給されたメインデータＭＤ１、ＭＤ
２又は上記データメモリ２１から読み出されたメインデ
ータＭＤ１、ＭＤ２を選択して送出する。

【００４１】上記演算手段９は、上記係数設定手段８の
係数セレクタ２２から供給される係数とデータセレクタ
２３から供給されるメインデータＭＤ１、ＭＤ２を乗算
する乗算器２４と、該乗算器２４の出力信号を順次シフ
トしながら保持するシフター２５と、一方の入力端子に
該シフター２５から出力信号が供給され、該出力信号と
他の入力端子に供給される信号を加算する加算器２６
と、該加算器２６の出力信号を記憶するアキュムレータ
２７と、該アキュムレータ２７に記憶された信号か０を
選択して加算器２６の他の入力端子に供給するセレクタ
２８と、該アキュムレータ２７の出力信号を上記バス３
０の語長に丸めて、該バス３０に供給するクリッパー２
９とを有する。

【００４２】上記演算手段９では、例えばサンプリング
周波数ｆｓ毎の８ビット単位のメインデータＭＤ１、Ｍ
Ｄ２を構成するオーデオ信号のインパルス信号がセレク
タ２３から供給され、該各インパルス信号の係数ｂがセ
レクタ２２から供給され、乗算器２４でインパルス信号
と係数ｂの乗算を１発目のインパルス信号からＮ発目に
遅延したインパルス信号まで順次行い、該Ｎ＋１個の乗
算結果を加算器２６で順次加算し、アキュムレータ２７
で該加算結果を順次畳み込むことにより下記（１）式に
示す、実周波数特性のインパルス応答Ｈ（Ｚ）を出力す
る。

【００４３】

【数１】 このように演算手段９は、有限長インパルス応答（fini
te impulse response：以下、ＦＩＲと称する。）型の
非巡回型デジタルフィルタとして機能し、オーデオ信号
のＲｃｈとＬｃｈに所定の時間差を生じさせる演算を行
うことにより、該オーデオ信号による音場の差臨場感を
向上させること等が可能である。

【００４４】以上の構成によるデジタル信号処理装置１
０によれば、レート変換手段１でサンプリングクロック
信号ｆｓに同期して供給されたデジタル情報信号を、サ
ンプルフラグ信号ＦＳ−ＦＬＧに同期して信号処理手段
５に送出し、該信号処理手段５でサンプルフラグＦＳ−
ＦＬＧに同期してデジタル情報信号の信号処理を行う。
このように簡易な構成でありながらサンプリング周波数
に応じてデジタル情報信号の信号処理を正確に行う。

【００４５】

【発明の効果】以上詳細に説明したように、本発明に係
るデジタル信号処理装置によれば、レート変換手段でサ
ンプリングクロック信号に同期して供給されたデジタル
情報信号を、システムクロック信号に同期して信号処理
手段に送出し、該信号処理手段でシステムクロックに同
期してデジタル情報信号の信号処理を行う。このため、
簡易な構成でありながらサンプリング周波数に応じてデ
ジタル情報信号の信号処理を正確に行うデジタル信号処
理装置を提供することが可能となる。

【図面の簡単な説明】

【図１】本発明に係るデジタル信号処理装置が設けられ
たＤＡＴの概略構成図である。

【図２】上記ＤＡＴの記録・再生モード及び再生専用モ
ードの要部の規格を示す図である。

【図３】上記ＤＡＴの１トラックのデジタル情報信号の
フォーマットの概略構成図を示し、同図（Ａ）はメイン
データ領域の構成図であり、同図（Ｂ）、（Ｃ）はメイ
ンデータ領域の空き領域に設けられるサブデータ領域の
構成図である。

【図４】上記ＤＡＴのメインデータの１ブロックのフォ
ーマットの概略構成図を示し、同図（Ａ）は全体図であ
り、同図（Ｂ）はメインＩＤの構成図であり、同図
（Ｃ）は各メインＩＤの機能を示す図である。

【図５】上記ＤＡＴのサブデータの１ブロックのフォー
マットの概略構成図を示し、同図（Ａ）は全体図であ
り、同図（Ｂ）はサブＩＤの構成図である。

【図６】本発明に係るデジタル信号処理装置の要部の構
成図である。

【図７】サンプリング周波数がシステムクロック信号の
周波数より大きい場合の上記デジタル信号処理装置のレ
ート変換手段の要部における信号の概念図を示し、同図
（Ａ）はシステムクロック信号を示した図であり、同図
（Ｂ）はサンプリング周波数で供給されるデジタル情報
信号をアナログ表示した図であり、同図（Ｃ）は出力す
るデジタル情報信号をアナログ表示した図である。

【符号の説明】

１ レート変換手段 ５ 信号処理手段 ４５ マイクロコンピュータ

─────────────────────────────────────────────────────

【手続補正書】

【提出日】平成７年１２月１８日

【手続補正１】

【補正対象書類名】明細書

【補正対象項目名】００３３

【補正方法】変更

【補正内容】

【００３３】上記インストラクションアドレス生成器１
６は、サンプリングクロックの立ち上がりによりアドレ
スがリセットされ、上記マイクロコンピュータ４５の１
命令サイクル毎にアドレスが１インクリメントされる。

【手続補正２】

【補正対象書類名】明細書

【補正対象項目名】００３７

【補正方法】削除

【手続補正３】

【補正対象書類名】明細書

【補正対象項目名】００３９

【補正方法】変更

【補正内容】

【００３９】上記係数セレクタ２２は、インストラクシ
ョンメモリ１７から供給されたコマンド信号に応じて、
上記バス３０を介して供給されたメインデータＭＤ１、
ＭＤ２の係数又は該係数メモリ２０から読み出された係
数を選択して送出する。

【手続補正４】

【補正対象書類名】明細書

【補正対象項目名】００４０

【補正方法】変更

【補正内容】

【００４０】上記データセレクタ２３は、インストラク
ションメモリ１７から供給されたコマンド信号に応じ
て、上記バス３０を介して供給されたメインデータＭＤ
１、ＭＤ２又は上記データメモリ２１から読み出された
メインデータＭＤ１、ＭＤ２を選択して送出する。

【手続補正５】

【補正対象書類名】明細書

【補正対象項目名】００４１

【補正方法】変更

【補正内容】

【００４１】上記演算手段９は、上記係数設定手段８の
係数セレクタ２２から供給される係数とデータセレクタ
２３から供給されるメインデータＭＤ１、ＭＤ２を乗算
する乗算器２４と、該乗算器２４の出力信号をシフトし
又はシフトせず保持するシフター２５と、一方の入力端
子に該シフター２５から出力信号が供給され、該出力信
号と他の入力端子に供給される信号を加算する加算器２
６と、該加算器２６の出力信号を記憶するアキュムレー
タ２７と、該アキュムレータ２７に記憶された信号か０
を選択して加算器２６の他の入力端子に供給するセレク
タ２８と、該アキュムレータ２７の出力信号を上記バス
３０の語長に丸めて、該バス３０に供給するクリッパー
２９とを有する。

Claims (1)

【特許請求の範囲】
1. 【請求項１】 供給されたデジタル情報信号をサンプリ
   ングクロック信号に同期してラッチし、該ラッチされた
   デジタル情報信号をシステムクロック信号に同期して送
   出するレート変換手段と、 上記レート変換手段から供給されたデジタル情報信号を
   上記システムクロック信号に同期して信号処理を行う信
   号処理手段と、 上記デジタル情報信号のサンプリング周波数に応じて上
   記サンプリングクロック信号の周波数を可変設定するサ
   ンプリングクロック可変手段とを備えてなるデジタル信
   号処理装置。