JPH08306734A - ボンディングパッドオプションを備えた集積回路装置とボンディングパッドオプションの実行方法 - Google Patents
ボンディングパッドオプションを備えた集積回路装置とボンディングパッドオプションの実行方法Info
- Publication number
- JPH08306734A JPH08306734A JP8110890A JP11089096A JPH08306734A JP H08306734 A JPH08306734 A JP H08306734A JP 8110890 A JP8110890 A JP 8110890A JP 11089096 A JP11089096 A JP 11089096A JP H08306734 A JPH08306734 A JP H08306734A
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- bonding pad
- circuit
- voltage
- bonding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/90—Masterslice integrated circuits
- H10D84/998—Input and output buffer/driver structures
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/019—Manufacture or treatment of bond pads
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/075—Connecting or disconnecting of bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/931—Shapes of bond pads
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/931—Shapes of bond pads
- H10W72/932—Plan-view shape, i.e. in top view
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/951—Materials of bond pads
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 製造コストおよびサイズを低減できる集積回
路装置を提供する。 【解決手段】 集積回路は第１および第２のボンディン
グパッド、ラッチ回路、および電圧リードを有してい
る。集積回路の内部回路の異なる配列は、第１または第
２のボンディングパッドのいずれかに電圧を印加するこ
とにより選択される。この選択は、第１および第２のボ
ンディングパッドの間に接続されたラッチ回路が第１の
ボンディングパッドで検出される電圧に応答してその電
圧を反転することにより行われる。
路装置を提供する。 【解決手段】 集積回路は第１および第２のボンディン
グパッド、ラッチ回路、および電圧リードを有してい
る。集積回路の内部回路の異なる配列は、第１または第
２のボンディングパッドのいずれかに電圧を印加するこ
とにより選択される。この選択は、第１および第２のボ
ンディングパッドの間に接続されたラッチ回路が第１の
ボンディングパッドで検出される電圧に応答してその電
圧を反転することにより行われる。
Description
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は集積回路装置、特に
同一の集積回路装置で異なる機能を選択できる集積回路
装置の改良構造に関する。
同一の集積回路装置で異なる機能を選択できる集積回路
装置の改良構造に関する。
【０００２】
【従来の技術】製造者は、通常、単一の集積回路がいく
つかの異なる機能の製品の１つとして構成可能なよう
に、集積回路を作っている。例えば、単一の集積回路が
単一の出力を有したりあるいは４つの出力を有したりす
るように構成される。便宜上、このような集積回路を以
下多重構成可能集積回路と称する。
つかの異なる機能の製品の１つとして構成可能なよう
に、集積回路を作っている。例えば、単一の集積回路が
単一の出力を有したりあるいは４つの出力を有したりす
るように構成される。便宜上、このような集積回路を以
下多重構成可能集積回路と称する。
【０００３】数種の異なる機能を備えた製品に変更可能
なように集積回路を製造することで、製造者は多くの利
益を享受することができる。多重構成可能集積回路は、
フレキシビリティが大きいので、消費者の設計要求に合
致させることが可能となる。また、単一の、多重構成可
能な集積回路を製造することで、別々の機能の製品を個
々に製造した際に重複するようなステップのいくつかを
削減することができることから、加工および製造コスト
を削減することができる。多重構成可能な集積回路はま
た、消費者の種々の要求に合致可能なため、機能的に異
なる集積回路のレチクルセットを多数用意し、膨大な在
庫を抱える必要が少なくなる。
なように集積回路を製造することで、製造者は多くの利
益を享受することができる。多重構成可能集積回路は、
フレキシビリティが大きいので、消費者の設計要求に合
致させることが可能となる。また、単一の、多重構成可
能な集積回路を製造することで、別々の機能の製品を個
々に製造した際に重複するようなステップのいくつかを
削減することができることから、加工および製造コスト
を削減することができる。多重構成可能な集積回路はま
た、消費者の種々の要求に合致可能なため、機能的に異
なる集積回路のレチクルセットを多数用意し、膨大な在
庫を抱える必要が少なくなる。
【０００４】多重構成の集積回路を製造する１つの方法
として、ウェハー製造のマスク段階におけるマスク層の
１つを変更する方法がある。通常は、最後に適用される
層が変更される。最後の層を使用することは２つの長所
がある。まず、最後の層を使用することにより、製造者
は与えられた機能製品を作るに際して、非常な融通性を
得ることになる。第２に、最後の層を使用することで、
製造者は、いくつかの異なる製品において共通層を用い
ることができるので、加工コストを減じることができ
る。近年のＣＭＯＳプロセスにおいて、２５もの異なる
層により組み立てられる集積回路の費用は数種の異なる
機能の製品に適用することによりこの方法により償却可
能である。
として、ウェハー製造のマスク段階におけるマスク層の
１つを変更する方法がある。通常は、最後に適用される
層が変更される。最後の層を使用することは２つの長所
がある。まず、最後の層を使用することにより、製造者
は与えられた機能製品を作るに際して、非常な融通性を
得ることになる。第２に、最後の層を使用することで、
製造者は、いくつかの異なる製品において共通層を用い
ることができるので、加工コストを減じることができ
る。近年のＣＭＯＳプロセスにおいて、２５もの異なる
層により組み立てられる集積回路の費用は数種の異なる
機能の製品に適用することによりこの方法により償却可
能である。
【０００５】多重構成可能な集積回路を製造する第２の
方法は、パッケージングの間において集積回路へのリー
ドフレームのボンディングを変更することである。この
第２の選択、すなわちボンディングパッドオプション
は、先に説明したマスクオプションよりも大きなコスト
削減および融通性が図れる。このような大きなコスト削
減が図れるのは、同じマスクをいくつかの異なる製品に
対して使用できることによるものである。また、与えら
れた機能製品に単位体（ｉｔｅｍ）を構成するための決
定を製造プロセスの後まで遅らせることができるため、
ボンディングパッドオプションにおいてはより大きな融
通性を確保できる。
方法は、パッケージングの間において集積回路へのリー
ドフレームのボンディングを変更することである。この
第２の選択、すなわちボンディングパッドオプション
は、先に説明したマスクオプションよりも大きなコスト
削減および融通性が図れる。このような大きなコスト削
減が図れるのは、同じマスクをいくつかの異なる製品に
対して使用できることによるものである。また、与えら
れた機能製品に単位体（ｉｔｅｍ）を構成するための決
定を製造プロセスの後まで遅らせることができるため、
ボンディングパッドオプションにおいてはより大きな融
通性を確保できる。
【０００６】図５と図６は、従来技術のボンドパッドオ
プション多重配列可能な集積回路を示している。図５と
図６は内部回路２０を有する集積回路１０を示してい
る。複数のボンディングパッド４０が集積回路１０の周
囲に沿って配置されている。ボンディングパッド４０
は、複数のリード３０から構成されるリードフレームが
集積回路１０に接続可能な取り付け場所として機能す
る。
プション多重配列可能な集積回路を示している。図５と
図６は内部回路２０を有する集積回路１０を示してい
る。複数のボンディングパッド４０が集積回路１０の周
囲に沿って配置されている。ボンディングパッド４０
は、複数のリード３０から構成されるリードフレームが
集積回路１０に接続可能な取り付け場所として機能す
る。
【０００７】リード３０を所定のボンディングパッド４
０に取り付けることで、集積回路１０の内部回路２０は
機能製品Ａまたは機能製品Ｂのいずれかとして構成する
ことができる。機能製品Ａを選択するためには、例え
ば、図５に示したように、オプションにおいて使用され
るリード３１は、実装工程の間に導電性ライン２１を経
て内部回路２０に接続されたボンディングパッド４３に
接続される。動作中、リード３１は電源電圧Ｖｃｃにな
り、したがってライン２１はＶｃｃに保持される。さら
に一例として、機能製品Ｂを選択するためには、図６に
示したように、リード３３は実装工程の間に、ボンディ
ングパッド４９に接続される。したがって、集積回路１
０の動作中、リード３３は接地電圧Ｖｓｓになる。
０に取り付けることで、集積回路１０の内部回路２０は
機能製品Ａまたは機能製品Ｂのいずれかとして構成する
ことができる。機能製品Ａを選択するためには、例え
ば、図５に示したように、オプションにおいて使用され
るリード３１は、実装工程の間に導電性ライン２１を経
て内部回路２０に接続されたボンディングパッド４３に
接続される。動作中、リード３１は電源電圧Ｖｃｃにな
り、したがってライン２１はＶｃｃに保持される。さら
に一例として、機能製品Ｂを選択するためには、図６に
示したように、リード３３は実装工程の間に、ボンディ
ングパッド４９に接続される。したがって、集積回路１
０の動作中、リード３３は接地電圧Ｖｓｓになる。
【０００８】
【発明が解決しようとする課題】しかしながらこのよう
な従来技術における多くの集積回路では、図５と図６の
ような回路において、リード３１と３３とは集積回路１
０の互いに反対側に位置する。この結果、機能製品Ａま
たはＢを選択するためには、導電性ライン６０はＶｃｃ
またはＶｓｓのいずれかがリード３１と３３およびボン
ディングパッド４３と４９をそれぞれ通って内部回路２
０に受信されるように基板上にレイアウトされなければ
ならない（勿論、内部回路２０に電力を供給するため
に、好ましくは他の専用のＶｃｃおよびＶｓｓ接続を経
て、通常のＶｃｃおよびＶｓｓの電力供給も供給され
る）。
な従来技術における多くの集積回路では、図５と図６の
ような回路において、リード３１と３３とは集積回路１
０の互いに反対側に位置する。この結果、機能製品Ａま
たはＢを選択するためには、導電性ライン６０はＶｃｃ
またはＶｓｓのいずれかがリード３１と３３およびボン
ディングパッド４３と４９をそれぞれ通って内部回路２
０に受信されるように基板上にレイアウトされなければ
ならない（勿論、内部回路２０に電力を供給するため
に、好ましくは他の専用のＶｃｃおよびＶｓｓ接続を経
て、通常のＶｃｃおよびＶｓｓの電力供給も供給され
る）。
【０００９】また、ＶｃｃあるいはＶｓｓのいずれかに
回路２０を結合するための別の導電性ライン６０が必要
となるため、このボンディングパッドオプションが大き
な問題を起こす。集積回路１０の全体の長さを横切る導
電性ライン６０の経路を決定し、ライン６０を配置する
ための別の領域が必要となる。そして、このように別の
領域が必要となることは、集積回路１０の全体のサイズ
を増大させてしまうことになる。
回路２０を結合するための別の導電性ライン６０が必要
となるため、このボンディングパッドオプションが大き
な問題を起こす。集積回路１０の全体の長さを横切る導
電性ライン６０の経路を決定し、ライン６０を配置する
ための別の領域が必要となる。そして、このように別の
領域が必要となることは、集積回路１０の全体のサイズ
を増大させてしまうことになる。
【００１０】したがって、本発明の目的は、集積回路に
対する製造コストおよび必要とするサイズを低減させる
ことにある。
対する製造コストおよび必要とするサイズを低減させる
ことにある。
【００１１】本発明の第２の目的は、集積回路を異なる
機能製品に構成するための回路を集積回路の制限された
領域に配置することにある。
機能製品に構成するための回路を集積回路の制限された
領域に配置することにある。
【００１２】
【課題を解決するための手段】本発明の特徴にしたがっ
て構成された集積回路は、いずれかが電圧リードに接続
された、第１および第２のボンディングパッドを有して
いる。好ましくは一対の交差接続されたインバータある
いはラッチからなる回路は、第１および第２のボンディ
ングパッドの間に接続されている。この回路は、第１の
ボンディングパッドに印加された電圧を反転させて第２
のボンディングパッドに信号を供給するよう構成されて
いる。よって、集積回路は、第１のボンディングパッド
に電圧リードを接続し、その内部回路を第１の機能モー
ドに構成する。一方、第２のボンディングパッドに電圧
リードを接続し、集積回路の内部回路を第２の機能モー
ドに配列する。
て構成された集積回路は、いずれかが電圧リードに接続
された、第１および第２のボンディングパッドを有して
いる。好ましくは一対の交差接続されたインバータある
いはラッチからなる回路は、第１および第２のボンディ
ングパッドの間に接続されている。この回路は、第１の
ボンディングパッドに印加された電圧を反転させて第２
のボンディングパッドに信号を供給するよう構成されて
いる。よって、集積回路は、第１のボンディングパッド
に電圧リードを接続し、その内部回路を第１の機能モー
ドに構成する。一方、第２のボンディングパッドに電圧
リードを接続し、集積回路の内部回路を第２の機能モー
ドに配列する。
【００１３】さらに、本発明の特徴による集積回路に対
するボンディングパッドオプションを実行するための方
法は、内部回路と、その内の２つが第１及び第２のボン
ディングパッドとなる複数のボンディングパッドを有す
る集積回路を準備するステップを含んでいる。本方法は
さらに、第１の電力供給電圧源を前記ボンディングパッ
ドの選択された１つに接続し、また１つの前記ボンディ
ングパッドからの電圧を他のボンディングパッドに局部
的に反転させることを含んでいる。最後に、本方法は、
前記第１の電力供給電圧あるいは第２の電力供給電圧の
選択に応じて前記ボンディングパッドの１つを前記内部
回路の一部に結合することを含んでいる。
するボンディングパッドオプションを実行するための方
法は、内部回路と、その内の２つが第１及び第２のボン
ディングパッドとなる複数のボンディングパッドを有す
る集積回路を準備するステップを含んでいる。本方法は
さらに、第１の電力供給電圧源を前記ボンディングパッ
ドの選択された１つに接続し、また１つの前記ボンディ
ングパッドからの電圧を他のボンディングパッドに局部
的に反転させることを含んでいる。最後に、本方法は、
前記第１の電力供給電圧あるいは第２の電力供給電圧の
選択に応じて前記ボンディングパッドの１つを前記内部
回路の一部に結合することを含んでいる。
【００１４】
【発明の実施の形態】以下に、本発明の好ましい実施の
形態を添付図面を参照して説明する。これらの図におい
て、従来技術と同じ構成要素には同じ参照符号が記され
ている。
形態を添付図面を参照して説明する。これらの図におい
て、従来技術と同じ構成要素には同じ参照符号が記され
ている。
【００１５】図１と図２は、本発明の第１の好ましい実
施の形態による、内部回路２０と複数のリード３０を備
えた、集積回路１０を示している。集積回路１０の周囲
に沿って、集積回路１０の内部回路２０を複数のリード
３０からなるリードフレームに接続するための複数のボ
ンディングパッド４０がある。ボンディングパッド４０
は、以下に言及する、ボンディングパッド４１、４３、
４７、および４９（４７、４９は図３、図４を参照）を
含んでいる。集積回路１０はメモリチップ、プロセッサ
チップ、あるいは他の形式の集積回路を有している。一
般的には、集積回路１０は基板を含んでいる。この基板
は通常はシリコンを用いるが他の材料も使用できる。な
お、集積回路１０の実質的な内容は本発明の範疇内にお
いて可変可能である。
施の形態による、内部回路２０と複数のリード３０を備
えた、集積回路１０を示している。集積回路１０の周囲
に沿って、集積回路１０の内部回路２０を複数のリード
３０からなるリードフレームに接続するための複数のボ
ンディングパッド４０がある。ボンディングパッド４０
は、以下に言及する、ボンディングパッド４１、４３、
４７、および４９（４７、４９は図３、図４を参照）を
含んでいる。集積回路１０はメモリチップ、プロセッサ
チップ、あるいは他の形式の集積回路を有している。一
般的には、集積回路１０は基板を含んでいる。この基板
は通常はシリコンを用いるが他の材料も使用できる。な
お、集積回路１０の実質的な内容は本発明の範疇内にお
いて可変可能である。
【００１６】ボンディングパッド４０に接続できるリー
ド３０の内で２つのリード、即ちリード３１と３３とが
ボンディングパッドオプション（ボンディングパッドを
選択する機能）のために使用される。動作中において、
リード３１はＶｃｃ電圧源に接続される。対照的に、動
作中において、リード３３はＶｓｓ電圧源に接続され
る。これらの電圧源はＶｃｃあるいはＶｓｓのための特
別なピンであるか、あるいは集積回路内のＶｃｃあるい
はＶｓｓ電力供給部、あるいは他のソースへの接続部で
ある。
ド３０の内で２つのリード、即ちリード３１と３３とが
ボンディングパッドオプション（ボンディングパッドを
選択する機能）のために使用される。動作中において、
リード３１はＶｃｃ電圧源に接続される。対照的に、動
作中において、リード３３はＶｓｓ電圧源に接続され
る。これらの電圧源はＶｃｃあるいはＶｓｓのための特
別なピンであるか、あるいは集積回路内のＶｃｃあるい
はＶｓｓ電力供給部、あるいは他のソースへの接続部で
ある。
【００１７】好ましくは、図１および図２に示したよう
に、ラッチ回路５０の一方の端子（第１の端子）がボン
ディングパッド４１（第２のボンディングパッド）に、
また他方の端子（第２の端子）がボンディングパッド４
３（第１のボンディングパッド）に接続されている。好
ましくは、ボンディングパッド４３はラッチ回路５０だ
けではなく、ライン２１を経て集積回路１０の内部回路
２０にも同様に接続されている。ボンディングパッド４
１またはボンディングパッド４３のいずれかは集積回路
１０のパッケージィングの間にＶｃｃのリード３１に接
続される。集積回路１０を実装する間に、Ｖｃｃのリー
ド３１をボンディングパッド４１と４３の両方に直接的
に取り付け、あるいは接続することはなく、いずれかを
選択する。
に、ラッチ回路５０の一方の端子（第１の端子）がボン
ディングパッド４１（第２のボンディングパッド）に、
また他方の端子（第２の端子）がボンディングパッド４
３（第１のボンディングパッド）に接続されている。好
ましくは、ボンディングパッド４３はラッチ回路５０だ
けではなく、ライン２１を経て集積回路１０の内部回路
２０にも同様に接続されている。ボンディングパッド４
１またはボンディングパッド４３のいずれかは集積回路
１０のパッケージィングの間にＶｃｃのリード３１に接
続される。集積回路１０を実装する間に、Ｖｃｃのリー
ド３１をボンディングパッド４１と４３の両方に直接的
に取り付け、あるいは接続することはなく、いずれかを
選択する。
【００１８】ラッチ回路５０はボンディングパッドの１
つに印加された電圧を制御する回路を構成する。これは
好ましくは少なくとも１つのインバータから構成される
が、より好ましくは一対の交差接続されたインバータあ
るいはＮＯＴゲート５１と５３（第１のインバータ及び
第２のインバータ）とから構成される。インバータ５１
と５３とはこの技術分野では公知のものである。本発明
の第１の好ましい実施の形態によれば、インバータ５１
はその出力がボンディングパッド４３に接続されるとと
もにその入力がボンディングパッド４１に接続される。
インバータ５３はその入力と出力とがそれぞれボンディ
ングパッド４３と４１とに接続されている。
つに印加された電圧を制御する回路を構成する。これは
好ましくは少なくとも１つのインバータから構成される
が、より好ましくは一対の交差接続されたインバータあ
るいはＮＯＴゲート５１と５３（第１のインバータ及び
第２のインバータ）とから構成される。インバータ５１
と５３とはこの技術分野では公知のものである。本発明
の第１の好ましい実施の形態によれば、インバータ５１
はその出力がボンディングパッド４３に接続されるとと
もにその入力がボンディングパッド４１に接続される。
インバータ５３はその入力と出力とがそれぞれボンディ
ングパッド４３と４１とに接続されている。
【００１９】動作中においては、Ｖｃｃのリード３１は
（例えば、ワイヤボンディングにより）ボンディングパ
ッド４１あるいはボンディングパッド４３のいずれかの
選択された１つに接続される。よって、この実施の形態
においては、リード３０の数はボンディングパッド４０
の数よりも少なくて、１つまたはそれより多くのボンデ
ィングパッドがリードに接続されないままとなる。他の
実施の形態においては、全てのボンディングパッドを選
択的に使用することができる。図１に示したように、Ｖ
ｃｃのリード３１がボンディングパッド４３に取り付け
られた場合には、内部回路２０はＶｃｃの入力にしたが
って構成される（第１の機能モード）。
（例えば、ワイヤボンディングにより）ボンディングパ
ッド４１あるいはボンディングパッド４３のいずれかの
選択された１つに接続される。よって、この実施の形態
においては、リード３０の数はボンディングパッド４０
の数よりも少なくて、１つまたはそれより多くのボンデ
ィングパッドがリードに接続されないままとなる。他の
実施の形態においては、全てのボンディングパッドを選
択的に使用することができる。図１に示したように、Ｖ
ｃｃのリード３１がボンディングパッド４３に取り付け
られた場合には、内部回路２０はＶｃｃの入力にしたが
って構成される（第１の機能モード）。
【００２０】図２に示したように、Ｖｃｃのリード３１
がボンディングパッド４３ではなくてボンディングパッ
ド４１に取り付けられた場合には、内部回路２０は次の
ようにしてＶｓｓの入力にしたがって構成される（第２
の機能モード）。Ｖｃｃのリード３１がボンディングパ
ッド４１に取り付けられると、ラッチ回路５０はボンデ
ィングパッド４１の電圧Ｖｃｃを検知する。ボンディン
グパッド４１における電圧Ｖｃｃに応答して、ラッチ回
路５０はボンディングパッド４３に反転した電圧Ｖｓｓ
を供給する。ボンディングパッド４３がライン２１を経
て内部回路２０に接続されているので、ボンディングパ
ッド４１に印加されている電圧がＶｃｃであっても、内
部回路２０にはＶｓｓの入力電圧が印加される。
がボンディングパッド４３ではなくてボンディングパッ
ド４１に取り付けられた場合には、内部回路２０は次の
ようにしてＶｓｓの入力にしたがって構成される（第２
の機能モード）。Ｖｃｃのリード３１がボンディングパ
ッド４１に取り付けられると、ラッチ回路５０はボンデ
ィングパッド４１の電圧Ｖｃｃを検知する。ボンディン
グパッド４１における電圧Ｖｃｃに応答して、ラッチ回
路５０はボンディングパッド４３に反転した電圧Ｖｓｓ
を供給する。ボンディングパッド４３がライン２１を経
て内部回路２０に接続されているので、ボンディングパ
ッド４１に印加されている電圧がＶｃｃであっても、内
部回路２０にはＶｓｓの入力電圧が印加される。
【００２１】なお、ボンディングパッド４１と４３とは
ここではいずれかにＶｃｃが供給されるボンディングパ
ッドオプションとして使用される。好ましくは、ボンデ
ィングパッド４０の他の１つにＶｃｃが供給され、他の
１つにはＶｓｓが供給される。好ましくは、集積回路１
０は集積回路１０の周囲の全体または一部にＶｃｃバス
を有しており、このようなＶｃｃバスは専用のＶｃｃボ
ンディングパッドに接続される。また対応して、集積回
路１０は同様に集積回路１０の周囲の全体または一部に
Ｖｓｓバスを含んでおり、またこのようなＶｓｓバスは
専用のＶｓｓボンディングパッドに接続される。専用の
ＶｃｃおよびＶｓｓボンディングパッドはＶｃｃおよび
Ｖｓｓ入力ピンあるいは集積回路１０に電力を供給する
他の手段に接続される。好ましくは、ラッチ５０はその
電力をＶｃｃおよびＶｓｓバスから供給するのが良い。
ここではいずれかにＶｃｃが供給されるボンディングパ
ッドオプションとして使用される。好ましくは、ボンデ
ィングパッド４０の他の１つにＶｃｃが供給され、他の
１つにはＶｓｓが供給される。好ましくは、集積回路１
０は集積回路１０の周囲の全体または一部にＶｃｃバス
を有しており、このようなＶｃｃバスは専用のＶｃｃボ
ンディングパッドに接続される。また対応して、集積回
路１０は同様に集積回路１０の周囲の全体または一部に
Ｖｓｓバスを含んでおり、またこのようなＶｓｓバスは
専用のＶｓｓボンディングパッドに接続される。専用の
ＶｃｃおよびＶｓｓボンディングパッドはＶｃｃおよび
Ｖｓｓ入力ピンあるいは集積回路１０に電力を供給する
他の手段に接続される。好ましくは、ラッチ５０はその
電力をＶｃｃおよびＶｓｓバスから供給するのが良い。
【００２２】ラッチ回路５０を使用することは従来技術
に対して多くの長所がある。１つの長所は、ラッチ回路
５０は従来技術のボンディングパッドオプションにおい
て使用される導電性のライン６０を用いた場合に比べて
面積がずっと小さくなることである。さらに、ラッチ回
路５０は一定の入力電圧で動作しておりその出力電圧が
ボンディング後も変化しないので、ラッチ回路５０のサ
イズを実質的に小さくできる。
に対して多くの長所がある。１つの長所は、ラッチ回路
５０は従来技術のボンディングパッドオプションにおい
て使用される導電性のライン６０を用いた場合に比べて
面積がずっと小さくなることである。さらに、ラッチ回
路５０は一定の入力電圧で動作しておりその出力電圧が
ボンディング後も変化しないので、ラッチ回路５０のサ
イズを実質的に小さくできる。
【００２３】また、ラッチ回路５０をＶｓｓのリード３
３とともに使用することもできる。本発明の第２の好ま
しい実施の形態によれば、図３と図４には集積回路１０
と、動作中にＶｓｓに設定される（接続される）Ｖｓｓ
のリードが示されている。上記した方法と同様に、第１
のボンディングパッド４７と第２のボンディングパッド
４９とがラッチ回路５５のそれぞれの側に接続されてい
る。ボンディングパッド４９はまた、ライン２１を経て
集積回路１０の内部回路２０に接続されている。Ｖｓｓ
のリード３３はボンディングパッド４７または４９のい
ずれかに接続することができるが、同時に両方のパッド
には接続できない。ラッチ回路５５は好ましくは、図示
したように接続された、２つの交差接続されたインバー
タ５７と５９とを含んでいる。
３とともに使用することもできる。本発明の第２の好ま
しい実施の形態によれば、図３と図４には集積回路１０
と、動作中にＶｓｓに設定される（接続される）Ｖｓｓ
のリードが示されている。上記した方法と同様に、第１
のボンディングパッド４７と第２のボンディングパッド
４９とがラッチ回路５５のそれぞれの側に接続されてい
る。ボンディングパッド４９はまた、ライン２１を経て
集積回路１０の内部回路２０に接続されている。Ｖｓｓ
のリード３３はボンディングパッド４７または４９のい
ずれかに接続することができるが、同時に両方のパッド
には接続できない。ラッチ回路５５は好ましくは、図示
したように接続された、２つの交差接続されたインバー
タ５７と５９とを含んでいる。
【００２４】製造の実装段階で、Ｖｓｓのリード３３は
ワイヤボンディングなどによりボンディングパッド４７
あるいはボンディングパッド４９のいずれかに接続され
る。図３に示したように、Ｖｓｓのリード３３がボンデ
ィングパッド４７に接続された場合には、集積回路１０
の内部回路２０はＶｃｃの入力にしたがって第１の機能
モードに配列される。このような配列はラッチ回路５５
がボンディングパッド４７に供給される電圧を反転する
ことにより起こり、Ｖｃｃの電圧がボンディングパッド
４９とライン２１とを経て内部回路２０に供給される。
ワイヤボンディングなどによりボンディングパッド４７
あるいはボンディングパッド４９のいずれかに接続され
る。図３に示したように、Ｖｓｓのリード３３がボンデ
ィングパッド４７に接続された場合には、集積回路１０
の内部回路２０はＶｃｃの入力にしたがって第１の機能
モードに配列される。このような配列はラッチ回路５５
がボンディングパッド４７に供給される電圧を反転する
ことにより起こり、Ｖｃｃの電圧がボンディングパッド
４９とライン２１とを経て内部回路２０に供給される。
【００２５】他方、図４に示したように、Ｖｓｓのリー
ド３３がボンディングパッド４９に接続された場合に
は、内部回路２０はＶｓｓの入力電圧にしたがって第２
の機能モードに配列される。この機能モードは、本発明
の第１の実施の形態において、Ｖｃｃのリード３１をボ
ンディングパッド４１に接続することにより生成される
モードに対応する。
ド３３がボンディングパッド４９に接続された場合に
は、内部回路２０はＶｓｓの入力電圧にしたがって第２
の機能モードに配列される。この機能モードは、本発明
の第１の実施の形態において、Ｖｃｃのリード３１をボ
ンディングパッド４１に接続することにより生成される
モードに対応する。
【００２６】上記した実施の形態では、ボンディングパ
ッドオプションにより、製造者または組み立て者は、１
つの実施の形態においてはどのボンディングパッド４０
をＶｃｃソースに接続するのか、また、他の実施の形態
においてはどのボンディングパッド４０をＶｓｓソース
に接続するのかを適宜に選択可能になっている。Ｖｃｃ
あるいはＶｓｓソースはたとえば、ピンへのリードまた
はワイヤであるが、専用のＶｃｃパッドあるいはピン、
あるいは専用のＶｓｓパッドあるいはピンであっても良
い。いずれの場合でも、部分的にラッチ回路を設けた
り、あるいは反転回路を使用することにより、ボンディ
ングパッドオプションを行うために必要とした邪魔で空
間をとる導電性のライン６０を省くことができる。
ッドオプションにより、製造者または組み立て者は、１
つの実施の形態においてはどのボンディングパッド４０
をＶｃｃソースに接続するのか、また、他の実施の形態
においてはどのボンディングパッド４０をＶｓｓソース
に接続するのかを適宜に選択可能になっている。Ｖｃｃ
あるいはＶｓｓソースはたとえば、ピンへのリードまた
はワイヤであるが、専用のＶｃｃパッドあるいはピン、
あるいは専用のＶｓｓパッドあるいはピンであっても良
い。いずれの場合でも、部分的にラッチ回路を設けた
り、あるいは反転回路を使用することにより、ボンディ
ングパッドオプションを行うために必要とした邪魔で空
間をとる導電性のライン６０を省くことができる。
【００２７】集積回路１０の内部回路はＶｃｃあるいは
Ｖｓｓオプション信号を受信し、またこれにより製造者
が取り決めたように構成される。例えば、ボンドオプシ
ョンは、集積回路１０がメモリの場合においては、１×
４（１−ｂｙ−４）、４×８（４−ｂｙ−８）、８×１
６（８−ｂｙ−１６）などであるか、あるいは全部のリ
フレッシュに２ｋまたは４ｋサイクルを使用するか、あ
るいは製造者（あるいはエンドユーザ）が所望の他のオ
プションを選択するために使用される。
Ｖｓｓオプション信号を受信し、またこれにより製造者
が取り決めたように構成される。例えば、ボンドオプシ
ョンは、集積回路１０がメモリの場合においては、１×
４（１−ｂｙ−４）、４×８（４−ｂｙ−８）、８×１
６（８−ｂｙ−１６）などであるか、あるいは全部のリ
フレッシュに２ｋまたは４ｋサイクルを使用するか、あ
るいは製造者（あるいはエンドユーザ）が所望の他のオ
プションを選択するために使用される。
【００２８】以上、本発明の実施の形態を説明したが、
本発明はこれらにより限定されるものではない。例示的
な実施の形態、あるいは他の実施の形態における種々の
変更は、本明細書の記載を参照して当業者には自明であ
る。本発明は請求の範囲に記載されたものである。
本発明はこれらにより限定されるものではない。例示的
な実施の形態、あるいは他の実施の形態における種々の
変更は、本明細書の記載を参照して当業者には自明であ
る。本発明は請求の範囲に記載されたものである。
【図１】集積回路の内部回路を第１の機能モードに配列
するために選択される本発明によるボンディングパッド
オプションの第１の好ましい実施の形態の説明図
するために選択される本発明によるボンディングパッド
オプションの第１の好ましい実施の形態の説明図
【図２】図１に示した実施の形態が集積回路の内部回路
が第２の機能モードとして使用される場合の説明図
が第２の機能モードとして使用される場合の説明図
【図３】集積回路の内部回路を第１の機能モードとする
ために選択される本発明によるボンディングパッドオプ
ションの第２の好ましい実施の形態の説明図
ために選択される本発明によるボンディングパッドオプ
ションの第２の好ましい実施の形態の説明図
【図４】図３に示した実施の形態が集積回路の内部回路
を第２の機能モードになるためにどのように使用される
のかの説明図
を第２の機能モードになるためにどのように使用される
のかの説明図
【図５】集積回路の内部回路を第１の機能モードにする
ために選択される従来技術のボンディングパッドオプシ
ョンの説明図
ために選択される従来技術のボンディングパッドオプシ
ョンの説明図
【図６】同じ集積回路の同じ内部回路を第２の機能モー
ドに配列するために選択される従来技術のボンディング
パッドオプションの説明図
ドに配列するために選択される従来技術のボンディング
パッドオプションの説明図
１０ 集積回路 ２０ 内部回路 ３０、３１、３３ リード ４０、４１、４３、４７、４９ ボンディングパッド ５０ ラッチ回路
───────────────────────────────────────────────────── フロントページの続き (72)発明者 マイケル シー． パーリス アメリカ合衆国 コロラド州80906 コロ ラドスプリングス，1280 ビーコン ヒル ウェイ (72)発明者 マイケル ブイ． コードバ アメリカ合衆国 コロラド州80906 コロ ラドスプリングス，1425 チャートウエル ビュー ドライブ
Claims (6)
- 【請求項１】 内部回路を備えた集積回路装置におい
て、 電源に接続される電圧リードと、 第１のボンディングパッドおよび前記集積回路装置の内
部回路に接続された第２のボンディングパッドと、 前記第１および第２のボンディングパッドに接続される
第１および第２の端子を備えた回路とを有し、 前記電圧リードを前記第１のボンディングパッドに接続
すると前記集積回路装置の内部回路が第１の機能モード
として構成され、前記電圧リードを前記第２のボンディ
ングパッドに接続すると前記集積回路装置の内部回路が
第２の機能モードとして構成されることを特徴とするボ
ンディングパッドオプションを備えた集積回路装置。 - 【請求項２】 請求項１に記載の集積回路装置におい
て、前記電圧リードはＶｃｃ電圧に対応していることを
特徴とするボンディングパッドオプションを備えた集積
回路装置。 - 【請求項３】 請求項１に記載の集積回路装置におい
て、前記電圧リードはＶｓｓ電圧に対応していることを
特徴とするボンディングパッドオプションを備えた集積
回路装置。 - 【請求項４】 請求項１に記載の集積回路装置におい
て、前記第１および第２の端子を備えた回路はインバー
タを有することを特徴とするボンディングパッドオプシ
ョンを備えた集積回路装置。 - 【請求項５】 請求項１に記載の集積回路装置におい
て、前記第１および第２の端子を備えた回路は第１およ
び第２のインバータを有する周辺ラッチ回路を備え、前
記第１のインバータ回路は前記第１および第２のボンド
パットに接続され、前記第２のインバータ回路は前記第
１のインバータとは反対の極性になるように前記第１お
よび第２のボンディングパッドに接続されていることを
特徴とするボンディングパッドオプションを備えた集積
回路装置。 - 【請求項６】 集積回路におけるボンディングパッドオ
プションの実行方法において、 内部回路と、そのうちの２つがボンディングパッドオプ
ションである複数のボンディングパッドとを備えた集積
回路を形成し、 前記ボンディングパッドオプションの２つのボンディン
グパッドの選択された一方のボンディングパッドに第１
の電源電圧又は第２の電源電圧の電源を接続し、 前記選択された一方のボンディングパッドからの電圧を
反転した電圧を他方のボンディングパッドに導き、 前記第１の電源電圧又は第２の電源電圧のいずれかの選
択に応じて前記ボンディングパッドオプションの一方を
前記内部回路に接続することを特徴とする集積回路にお
けるボンディングパッドオプションの実行方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/437,811 | 1995-05-09 | ||
| US08/437,811 US5698903A (en) | 1995-05-09 | 1995-05-09 | Bond pad option for integrated circuits |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08306734A true JPH08306734A (ja) | 1996-11-22 |
Family
ID=23737988
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8110890A Pending JPH08306734A (ja) | 1995-05-09 | 1996-05-01 | ボンディングパッドオプションを備えた集積回路装置とボンディングパッドオプションの実行方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (2) | US5698903A (ja) |
| EP (1) | EP0742589B1 (ja) |
| JP (1) | JPH08306734A (ja) |
| KR (1) | KR100416920B1 (ja) |
| DE (1) | DE69610737T2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2885213B2 (ja) * | 1997-01-23 | 1999-04-19 | 日本電気株式会社 | 半導体集積回路 |
| US6351040B1 (en) | 1998-01-22 | 2002-02-26 | Micron Technology, Inc. | Method and apparatus for implementing selected functionality on an integrated circuit device |
| JP2994326B2 (ja) * | 1998-04-27 | 1999-12-27 | 日本電気アイシーマイコンシステム株式会社 | 半導体装置 |
| EP1099325B1 (en) * | 1998-07-21 | 2006-01-04 | Tachyon, Inc. | Method and apparatus for multiple access in a communication system |
| US6246107B1 (en) * | 1999-07-07 | 2001-06-12 | Philips Semiconductors, Inc. | Semiconductor device arrangement having configuration via adjacent bond pad coding |
| US6478212B1 (en) | 2001-01-16 | 2002-11-12 | International Business Machines Corporation | Bond pad structure and method for reduced downward force wirebonding |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2215512A (en) * | 1988-02-24 | 1989-09-20 | Stc Plc | Semiconductor integrated circuits |
| JPH01280923A (ja) * | 1988-05-07 | 1989-11-13 | Mitsubishi Electric Corp | 半導体集積回路装置 |
| US5285069A (en) * | 1990-11-21 | 1994-02-08 | Ricoh Company, Ltd. | Array of field effect transistors of different threshold voltages in same semiconductor integrated circuit |
| US5303180A (en) * | 1991-08-29 | 1994-04-12 | Texas Instruments Incorporated | Pin programmable dram that allows customer to program option desired |
-
1995
- 1995-05-09 US US08/437,811 patent/US5698903A/en not_active Expired - Lifetime
-
1996
- 1996-05-01 JP JP8110890A patent/JPH08306734A/ja active Pending
- 1996-05-06 EP EP96107092A patent/EP0742589B1/en not_active Expired - Lifetime
- 1996-05-06 DE DE69610737T patent/DE69610737T2/de not_active Expired - Fee Related
- 1996-05-08 KR KR1019960015138A patent/KR100416920B1/ko not_active Expired - Fee Related
-
1997
- 1997-06-03 US US08/868,179 patent/US5763298A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| DE69610737T2 (de) | 2001-05-23 |
| KR100416920B1 (ko) | 2004-05-14 |
| DE69610737D1 (de) | 2000-11-30 |
| US5763298A (en) | 1998-06-09 |
| EP0742589A1 (en) | 1996-11-13 |
| EP0742589B1 (en) | 2000-10-25 |
| US5698903A (en) | 1997-12-16 |
| KR960043146A (ko) | 1996-12-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2001523400A (ja) | チップ間ボンディングを有する集積回路パッケージおよびその方法 | |
| JPH08110882A (ja) | カスタマイザブル集積回路デバイス | |
| JPH08306734A (ja) | ボンディングパッドオプションを備えた集積回路装置とボンディングパッドオプションの実行方法 | |
| US8736302B2 (en) | Reconfigurable integrated circuit | |
| JPH10233412A (ja) | 集積回路装置 | |
| WO2001004952A1 (en) | Semiconductor device arrangement having configuration via adjacent bond pad coding | |
| JP3668165B2 (ja) | 半導体装置 | |
| JPS58209158A (ja) | マスタスライス半導体装置 | |
| KR100282994B1 (ko) | 기능회로를구비한반도체집적회로장치 | |
| JPH01293647A (ja) | 半導体装置 | |
| JPH1065103A (ja) | 半導体集積回路 | |
| JPH0417355A (ja) | 半導体集積回路 | |
| JPH07226439A (ja) | 半導体集積回路 | |
| US20070011635A1 (en) | Method of selling integrated circuit dies for multi-chip packages | |
| JPH08288460A (ja) | 半導体装置の外部制御可能なボンディング方法 | |
| JPH113968A (ja) | 多層構造化ｌｓｉ | |
| JPH09148545A (ja) | 半導体装置 | |
| JP3087297B2 (ja) | 混成集積回路装置 | |
| JP2006324359A (ja) | 半導体チップ及び半導体装置 | |
| JP2740374B2 (ja) | 半導体集積回路装置 | |
| JPH04302443A (ja) | 半導体集積回路 | |
| JPH04340253A (ja) | 半導体装置 | |
| JPH0485942A (ja) | 半導体集積回路 | |
| JPH03228351A (ja) | 半導体装置 | |
| JPH01316948A (ja) | 半導体集積回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041122 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041130 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050426 |