JPH08306779A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】 【目的】 微細でかつ信頼性の高い多層配線構造を形成
できる半導体装置の製造方法を提供すること。 【構成】 層間絶縁膜２上に下層配線材料膜３と第１の
プラグ形成材料膜３とを順次積層した後、第１のプラグ
形成材料膜３をパターニングしてプラグの一部６ａを形
成する。次に下層配線材料膜３上に第２のプラグ形成材
料膜７を形成した後、この上層にプラグの一部６ａを覆
った状態でレジストパターン８を形成する。その後第２
のプラグ形成材料膜７と下層配線材料膜３とをパターニ
ングし、プラグの残部６ｂを形成してプラグ６を形成す
るとともに下層配線９を形成した後、レジストパターン
８を除去する。続いて層間絶縁膜２上に層間絶縁膜１０
を形成し、続いてプラグ６の上面が露出する位置まで層
間絶縁膜１０を除去した後、層間絶縁膜１０の上面に上
層配線１１を形成し、多層配線構造１を得る。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、多層配線構造を有する
半導体装置の製造方法に関するものである。

【０００２】

【従来の技術】従来、この種の半導体装置としては、下
地層上に下層配線が形成され、この下層配線の上方に上
層配線が形成され、さらにこれら下層配線と上層配線と
の間に導電性を有する柱状のプラグが介装されてなる構
造のものが知られている。

【０００３】このような半導体装置を製造するにあた
り、特に前記の多層配線構造を形成するには、図５
（ａ）に示すごとく、予め層間絶縁膜５１上にパターニ
ングされた下層配線５２の上面に、図５（ｂ）に示すよ
うにＣＶＤ（Chemical Vapor Deposition)によって層間
絶縁膜５３を堆積する。なお、層間絶縁膜５１、５３は
例えば酸化シリコン（ＳｉＯ₂ ）系の薄膜からなり、ま
た下層配線５２はアルミニウム（Ａｌ）、タングステン
（Ｗ）、ポリシリコン（Poly−Ｓｉ）またはポリサイド
等の導電性材料からなる。

【０００４】続いて、ＣＭＰ（Chemical Mechanical Po
lishing)またはレジストエッチバックにより層間絶縁膜
５３表面を平坦化した後、層間絶縁膜５３上にレジスト
膜（図示せず）を形成する。そしてレジスト膜をパター
ニングし、後述するコンタクトホール５５を形成するた
めの開口部５４ａを有するレジストパターン５４を形成
する。

【０００５】次に、レジストパターン５４をマスクとし
たＲＩＥ（Reactive Ion Etcing)等の異方性エッチング
によって、図５（ｃ）に示すように層間絶縁膜５３に下
層配線５２に到達するコンタクトホール５５を形成し、
この後にレジストパターン５４を除去する。次いで図５
（ｄ）に示すように、ＣＶＤ等によってコンタクトホー
ル５５内を埋め込む状態で層間絶縁膜５３上にＡｌ、Ｗ
等の導電性材料を堆積し、導電性膜５６を形成する。な
お、この導電性膜５６の形成の前に、密着層またはバリ
アメタル層を堆積することもある。

【０００６】続いて図５（ｅ）に示すように、エッチバ
ックまたはＣＭＰによって層間絶縁膜５３の上面が露出
する位置まで導電性膜５６を除去し、プラグ５７を形成
する。そしてスパッタリングまたはＣＶＤにより、層間
絶縁膜５３の上面にプラグ５７の上面を覆うようにＡ
ｌ、Ｗ等の導電性膜（図示略）を形成し、その後導電性
膜上にレジストパターン（図示略）を形成して導電性膜
を異方性エッチングし、さらにレジストパターンを除去
することにより図５（ｆ）に示すようにプラグ５７に連
続する上層配線５８を形成し、多層配線構造を得る。な
お、この工程でも、導電性材料を堆積する前に、層間絶
縁膜５３およびプラグ５７の上面に密着層またはバリア
メタル層を堆積することもある。

【０００７】

【発明が解決しようとする課題】ところが、従来の半導
体装置の製造方法では、上記したような多層配線構造の
形成において以下のような問題点がある。

【０００８】図６（ａ）に示すように、層間絶縁膜５３
上にコンタクトホール形成用のレジストパターン５４を
形成する際、その開口部５４ａが下層配線５２の幅方向
に対してずれた状態で合わせられると、次工程の異方性
エッチングによって図６（ｂ）に示すように下層配線５
２の長さ方向に沿う側面側の層間絶縁膜５３、５１がエ
ッチングされてしまい、その部分にいわゆるスリット５
９が生じたコンタクトホール６０が形成されてしまう。
このようなコンタクトホール６０が形成されると、この
内部に導電材料を埋め込む際、スリット５９内に導電性
材料が埋め込まれずにコンタクト不良が起きたり、また
スリット５９内に導電性材料が埋め込まれたために導電
性膜の上面が平坦とならず、最終的に形成されるプラグ
の上面の平坦化形状が悪化する。

【０００９】また半導体装置の微細化に伴い、図５
（ｃ）に示すコンタクトホール５５の径を縮小化する
と、その内部に埋め込む導電性材料のカバレッジが悪化
してコンタクトホール５５内部を導電性材料で完全に埋
め込むことができない。この結果、図７に示すように導
電性膜５６の形成の際、コンタクトホール５５内部にボ
イド６１が生じてコンタクト不良が発生したり、電気的
信頼性を低下させてしまう。またコンタクトホール５５
の径を縮小化した場合、下層配線５２とプラグ５７との
接触面積が減少するため、コンタクト抵抗が増大して半
導体装置における信号伝播の遅延等が起きてしまう。

【００１０】本発明は上記課題を解決するためになされ
たものであり、レジストパターンの合わせずれが発生し
た際のコンタクト不良の発生や平坦化形状の悪化等を防
止でき、また微細化に伴うコンタクト抵抗の増大を防止
でき、このことにより微細でかつ信頼性の高い多層配線
構造を形成できる半導体装置の製造方法を提供すること
を目的としている。

【００１１】

【課題を解決するための手段】請求項１記載の発明で
は、まず下地層上に下層配線材料膜とプラグ形成材料膜
とを順次積層形成し、次いでプラグ形成材料膜をパター
ニングしてプラグを形成する。次に下層配線材料膜上
に、このプラグを覆った状態で下層配線用のレジストパ
ターンを形成し、その後レジストパターンをマスクとし
たエッチングにより下層配線材料膜をパターニングし
て、プラグに連続する下層配線を形成する。そしてレジ
ストパターンを除去する。続いて下層配線と前記プラグ
とを覆う状態で下地層上に層間絶縁膜を形成し、その後
プラグの上面が露出する位置まで層間絶縁膜を除去す
る。次に、層間絶縁膜の上面にプラグの上面を覆う状態
で上層配線材料膜を形成し、その後上層配線材料膜をパ
ターニングしてプラグに連続する上層配線を形成し、多
層配線構造を得る。

【００１２】また請求項２記載の発明は、まず下地層上
に下層配線材料膜と導電性の第１のプラグ形成材料膜と
を順次積層形成し、次いで第１のプラグ形成材料膜をパ
ターニングしてプラグの一部を形成する。次に、プラグ
の一部を覆う状態で下層配線材料膜上に導電性の第２の
プラグ形成材料膜を形成する。続いて第２のプラグ形成
材料膜上に、プラグの一部を覆った状態で下層配線用の
レジストパターンを形成し、その後レジストパターンを
マスクとしたエッチングにより第２のプラグ形成材料膜
と下層配線材料膜とをパターニングし、プラグの残部を
形成してプラグを得るとともに下層配線を形成する。そ
してレジストパターンを除去し、この後は請求項１記載
の発明と同様に、層間絶縁膜と上層配線とを形成し、多
層配線構造を得る。

【００１３】また請求項３記載の発明は、請求項２記載
の発明における導電性の第１のプラグ形成材料膜に替え
て、絶縁性の第１のプラグ形成材料膜を用いる他は請求
項２記載の発明と同様の工程を行って多層配線構造を得
る。

【００１４】

【作用】請求項１記載の発明では、プラグ形成材料膜を
パターニングしてプラグを形成しており、従来のように
コンタクトホール内へ導電性材料を埋め込んでプラグを
形成しないため、コンタクトホール内に導電性材料を埋
め込む際のカバレッジの低下によるボイドの発生が防止
される。またプラグを形成した後に下層配線のパターニ
ングを行うため、下層配線用のレジストパターンを形成
する際、たとえプラグに対してレジストパターンの合わ
せずれが起きても、スリット等が発生することなく下層
配線が形成される。

【００１５】また請求項２記載の発明では、同じレジス
トパターンを用いてプラグの残部と下層配線とを形成す
ることから、プラグの残部における下層配線の長さ方向
に沿う側の少なくとも側面下部が、下層配線の長さ方向
に沿う側面に略面一に形成されるので、プラグはその一
部とプラグの残部との双方が下層配線の上面と接触する
状態で形成される。よって、半導体装置の微細化に伴い
プラグの直径を縮小化しても、プラグと下層配線との接
触面積が十分に確保される。また請求項２記載の発明で
も、請求項１記載の発明と同様の作用が得られる。

【００１６】請求項３記載の発明では、請求項１記載の
発明と同様の作用が得られるとともに、第１のプラグ形
成材料が絶縁性であることから、プラグの一部を形成す
る際の異方性エッチングにおいて下層配線材料膜と第１
のプラグ形成材料膜とのエッチング選択比がとりやすく
なる。

【００１７】

【実施例】以下、本発明に係る半導体装置の製造方法の
実施例を図面に基づいて説明する。図１（ａ）〜（ｇ）
は本発明における請求項２記載の製造方法の実施例であ
る第１実施例を工程順に説明する図であり、特に本発明
の特徴である多層配線構造の形成工程を示す図である。
またここでは、図１（ｇ）に示すような多層配線構造
１、すなわち本発明の下地層となる層間絶縁膜２上に下
層配線９が形成されるとともに、下層配線９の上方に上
層配線１１が形成され、さらに下層配線９と上層配線１
１との間に導電性を有する柱状のプラグ６が介装されて
なる多層配線構造１を形成する例を示してある。

【００１８】このような多層配線構造１を形成するに
は、まず図１（ａ）に示すようにＳｉＯ₂ 系の薄膜から
なりかつ厚みが０．１μｍ〜２μｍ程度の層間絶縁膜２
上に、スパッタリングまたはＣＶＤによって、第１の下
層配線材料膜３ａと第２の下層配線材料膜３ｂとを順次
積層して下層配線材料膜３を形成し、さらに下層配線材
料膜３上に第１のプラグ形成材料膜４を積層形成する。

【００１９】このとき、第１の下層配線材料膜３ａを、
形成する下層配線９の抵抗を下げるために比抵抗率が十
分小さい導電性材料で形成し、また第２の下層配線材料
膜３ｂを、後の異方性エッチングにおけるエッチング速
度が第１のプラグ形成材料膜４のそれに対して十分小さ
い導電性材料を用いて形成する。ここでは、第１の下層
配線材料膜３ａおよび第１のプラグ形成材料膜４がＡｌ
からなり、第２の下層配線材料膜３ｂがＷからなる。ま
た第１の下層配線材料膜３ａの膜厚を０．１μｍ〜１μ
ｍ程度、第２の下層配線材料膜３ｂの膜厚を０．０５μ
ｍ〜０．５μｍ程度、第１のプラグ形成材料膜４の膜厚
を０．４μｍ〜２μｍ程度に形成する。

【００２０】次いで、第１のプラグ形成材料膜４上にレ
ジスト膜（図示せず）を形成し、この後リソグラフィに
よってレジスト膜をパターニングして、形成するプラグ
６のパターンに対応した、直径が０．１μｍ〜１．０μ
ｍ程度の円柱状のレジストパターン５を形成する。

【００２１】次に図１（ｂ）に示すように、レジストパ
ターン５をマスクとしたＲＩＥ等の異方性エッチングに
よってプラグの一部６ａを形成し、この後レジストパタ
ーン５を剥離する。なお、この実施例において、プラグ
の一部６ａは最終的に得るプラグ６の芯の部分となる。
また、上記したように第２の下層配線材料膜３ｂは、こ
の異方性エッチングにおけるエッチング速度が第１のプ
ラグ形成材料膜４のそれに対して十分小さいことから、
この工程において第２の下層配線材料膜３ｂはエッチン
グストッパー層となる。よって、ここでは第１のプラグ
形成材料膜４のみがパターニングされる。

【００２２】続いて図１（ｃ）に示すように、スパッタ
リングまたはＣＶＤによって、プラグの一部６ａを覆う
状態で下層配線材料膜３上に第２のプラグ形成材料膜７
を形成する。この第２のプラグ形成材料膜７は、第２の
下層配線材料膜３ｂとの接触抵抗を少なくしかつ密着性
を良好にするため、できれば第２の下層配線材料膜３ｂ
と同じ材料、すなわちこの実施例ではＷが望ましいが、
上記条件を満足するものであれば他の材料を用いること
も可能である。

【００２３】また第２のプラグ形成材料膜７は、後述す
るように後工程での層間絶縁膜１０の平坦化処理で上部
側が若干除去されるため、この平坦化処理で十分残る膜
厚に設定する必要がある。さらに第１のプラグ形成材料
膜４の膜厚と第２のプラグ形成材料膜７の膜厚との和が
ほぼ形成するプラグ６の高さとなり、上層配線１１と下
層配線９との間の距離になるので、加工性および上層配
線１１、下層配線９の容量等を考慮して上記した第１の
プラグ形成材料膜４、第２のプラグ形成材料膜７の膜厚
をそれぞれ設定する必要がある。ただし、第２のプラグ
形成材料膜７の膜厚を大きくし過ぎると、形成するプラ
グ６が太くなり、プラグ６間の絶縁耐圧が問題になるの
で注意する。この実施例では、第２のプラグ形成材料膜
７を例えば１０ｎｍ〜８００ｎｍの膜厚に設定する。

【００２４】このように第２のプラグ形成材料膜７を形
成した後は、図１（ｄ）に示すように、この上層にプラ
グの一部６ａを覆った状態で下層配線材料膜３上に下層
配線９用のレジストパターン８を形成する。次いでレジ
ストパターン８をマスクとしたＲＩＥ等の異方性エッチ
ングによって、第２のプラグ形成材料膜７と下層配線材
料膜３とを同時にパターニングし、図１（ｅ）に示すよ
うにプラグの残部６ｂを形成してプラグ６を得るととも
に、プラグ６に連続してこれに直に接続する下層配線９
を形成する。

【００２５】なお、この実施例においてプラグの残部６
ｂは、先に形成されたプラグの一部６ａ、すなわち芯の
部分を被覆するように形成される。また同じレジストパ
ターン８を用いて第２のプラグ形成材料膜７と下層配線
材料膜３とをパターニングするため、プラグの残部６ｂ
における下層配線９の長さ方向に沿う側の側面下部６ｃ
が、下層配線９の長さ方向に沿う側面９ａに略面一に形
成される。

【００２６】次にＣＶＤによって、ＳｉＯ₂ 系の層間絶
縁膜１０を０．３μｍ〜２μｍの厚みに堆積し、続いて
図１（ｆ）に示すようにＣＭＰまたはレジストエッチバ
ックにより、層間絶縁膜１０をプラグ６の上面が露出す
る位置まで除去するとともに層間絶縁膜１０の表面を平
坦化する。このときプラグ６の上部側が若干除去され
る。

【００２７】次にスパッタリングまたはＣＶＤにより、
層間絶縁膜１０の上面にＡｌ、Ｗ等の導電性材料からな
る上層配線材料膜（図示せず）を０．２μｍ〜１μｍの
厚みに形成した後、上層配線材料膜上にレジストパター
ン（図示せず）を形成して上層配線材料膜をＲＩＥ等に
より異方性エッチングする。そしてレジストパターンを
除去することにより、図１（ｇ）に示すようにプラグ６
に連続してこれに直に接続する上層配線１１を形成し、
多層配線構造１を得る。

【００２８】上記した多層配線構造１を有する半導体装
置の製造方法では、第１のプラグ形成材料膜４と第２の
プラグ形成材料膜７とをパターニングしてプラグ６を形
成しており、前述した従来例のようにコンタクトホール
内へ導電性材料を埋め込んでプラグを形成しないので、
コンタクトホール内に導電性材料を埋め込む際のカバレ
ッジの低下によるボイドの発生を防ぐことができる。よ
って、ボイドの発生に起因するコンタクト不良の発生や
電気的信頼性の低下を防止することができる。

【００２９】またプラグの一部６ａを形成した後、プラ
グの残部６ｂと下層配線９とのパターニングを行うた
め、下層配線９用のレジストパターン８を形成する際、
図２（ａ）に示すようにプラグの一部６ａに対してレジ
ストパターン８の合わせずれが起きても、従来例のよう
なスリット等が発生することなく図２（ｂ）に示すよう
にプラグの残部６ｂと下層配線９とが形成される。この
ため、スリット発生に起因するコンタクト不良やプラグ
６の上面の平坦化形状の悪化を防止することができ、よ
ってレジストパターン８の合わせずれの余裕を拡大する
ことができる。

【００３０】また同じレジストパターン８を用いてプラ
グの残部６ｂと下層配線９とを形成するため、条件を選
ぶことによりプラグ６の直径と下層配線９の幅とを同じ
することができ、その結果、多層配線構造１の微細化を
進めることができる。

【００３１】さらに同じレジストパターン８を用いてプ
ラグの残部６ｂと下層配線９とを形成することから、プ
ラグの残部６ｂにおける下層配線９の長さ方向に沿う側
の側面下部６ｃが、下層配線９の長さ方向に沿う側面９
ｃに略面一に形成されるので、プラグ６はその一部６ａ
とプラグの残部６ｂとの双方が下層配線９の上面と接触
する状態で形成される。この結果、半導体装置の微細化
に伴いプラグ６の直径を縮小化しても、プラグ６と下層
配線９との接触面積を十分に確保でき、これによりプラ
グ６と下層配線９とのコンタクト抵抗を十分に小さくす
ることができるので、コンタクト抵抗の増大に伴う信号
伝播の遅延等を防止することができる。

【００３２】なお、下層配線９用のレジストパターン８
の形成の際に、プラグの一部６ａに対してレジストパタ
ーン８の合わせずれが起きた場合、プラグ６の直径が減
少してしまい、このことによってコンタクト抵抗が多少
増大する可能性があるが、この場合にもプラグ６と下層
配線９との接触面積を十分に確保できるため、プラグ６
の直径の減少によるコンタクト抵抗の増大は問題になら
ない程度と考えられる。したがって、この実施例の半導
体装置の製造方法によれば、微細でかつ電気的信頼性の
高い多層配線構造を形成することができる。

【００３３】なお、上記実施例では、第１のプラグ形成
材料膜４と第２のプラグ形成材料膜７とを用いてプラグ
６を形成したが、例えば図３に示す、本発明における請
求項１記載の製造方法の実施例となる第２実施例のよう
に、第１のプラグ形成材料膜４のみでプラグ２６を形成
することもできる。この場合には、図３（ａ）に示すご
とく、上記第１実施例と同様にして第１のプラグ形成材
料膜４をパターニングしてプラグ２６を形成し、その後
プラグ２６を覆う状態で下層配線材料膜３上に下層配線
９用のレジストパターン８を形成する。

【００３４】次いでレジストパターン８をマスクとした
異方性エッチングによって、図３（ｂ）に示すように下
層配線材料膜３をパターニングし、プラグ２６に連続す
る下層配線９を形成する。そしてレジストパターン８を
除去する。この後は、上記第１実施例と同様、図３
（ｃ）、（ｄ）に示すように層間絶縁膜１０、上層配線
１１をそれぞれ形成し、多層配線構造２０を得る。

【００３５】この実施例の半導体装置の製造方法では、
第１実施例に比べてプラグ２６と下層配線９との接触面
積が小さくなるため、第１実施例ほどプラグ２６と下層
配線９とのコンタクト抵抗を小さくできないものの、第
１実施例における第２のプラグ形成材料膜７の形成工程
分を削減でき、しかもレジストパターン８の合わせずれ
が発生した際のコンタクト不良の発生や平坦化形状の悪
化等を防止することができる。よって、第２実施例によ
っても微細でかつ電気的信頼性の高い多層配線構造２０
を得ることができる。

【００３６】さらに上記第１実施例では、導電性材料か
らなる第１のプラグ形成材料膜４を形成した場合につい
て述べたが、この第１のプラグ形成材料膜４に替え、本
発明における請求項３記載の製造方法の実施例である図
４の第３実施例に示すように、ＳｉＯ₂ 、窒化シリコン
（ＳｉＮ）等の絶縁性材料からなる第１のプラグ形成材
料３４を用いることもできる。

【００３７】この場合には、図４（ａ）〜（ｄ）に示す
ように、絶縁材料によって第１のプラグ形成材料膜３４
を形成し、絶縁性のプラグの一部３６ａを形成する以
外、第１実施例と同様に行って多層配線構造３０を得
る。

【００３８】このとき、第１のプラグ形成材料膜３４の
膜厚は第１実施例における第１のプラグ形成材料膜４の
それと同じである。また第１実施例と同様に、プラグの
一部３６ａを形成する際の異方性エッチングにおいて、
第２の下層配線材料膜３ｂがエッチングストッパー層と
なるよう、第２の下層配線材料膜３ｂを第１のプラグ形
成材料膜３４のエッチング速度に対して十分エッチング
速度が小さい導電性材料で形成する必要がある。また、
もし第１の下層配線材料膜３ａと第１のプラグ形成材料
膜３４とのエッチング選択比が十分とれ、かつ第１の下
層配線材料膜３ａの比抵抗率が十分小さければ、第２の
下層配線材料膜３ｂを省略することができる。

【００３９】上記実施例の半導体装置の製造方法では、
第１のプラグ形成材料膜３４が絶縁性であるため、第１
実施例に比べてプラグ６と下層配線９とのコンタクト抵
抗を小さくできないものの、プラグの一部３６ａを形成
する際の異方性エッチングにおいて下層配線材料膜３と
第１のプラグ形成材料膜３４とのエッチング選択比がと
りやすくなる。このため、プラグの一部３６ａをより容
易に形成することができる。またレジストパターン８の
合わせずれが発生した際のコンタクト不良の発生や平坦
化形状の悪化等を防止することができる。

【００４０】なお、本実施例では、第１の下層配線材料
膜３ａ上に直接第２の下層配線材料膜３ｂを積層し、こ
の上層に直接第１のプラグ形成材料膜４、３４を形成し
た場合について述べたが、第２の下層配線材料膜３ｂを
形成する前に第１の下層配線材料膜３ａ上面に密着層ま
たはバリアメタル層を堆積させる工程を行っても良く、
または第１のプラグ形成材料膜４、３４を形成する前に
第２の下層配線材料膜３ｂ上面に密着層またはバリアメ
タル層を堆積させる工程を行っても良い。同様に、層間
絶縁膜１０上面に上層配線材料膜を形成する前に、密着
層またはバリアメタル層を堆積させる工程を行っても良
い。

【００４１】また、プラグの一部６ａ、３６ａを形成す
る際の異方性エッチングにおける第２の下層配線材料膜
３ｂのエッチング速度を、第１のプラグ形成材料膜４、
３４のそれよりも小さくして第２の下層配線材料膜３ｂ
をエッチングストッパー層としたが、上記異方性エッチ
ングの時間等を制御することによって第１のプラグ形成
材料膜４、３４のみをエッチングすることも可能であ
る。

【００４２】

【発明の効果】以上説明したように請求項１記載の発明
では、プラグ形成材料膜をパターニングしてプラグを形
成することから、従来コンタクトホール内に導電性材料
を埋め込む際に起きていたボイドの発生を防止できるの
で、このことに起因するコンタクト不良の発生や電気的
信頼性の低下を防止することができる。またプラグを形
成した後に下層配線のパターニングを行うことから、プ
ラグに対して下層配線用のレジストパターンの合わせず
れが起きても、スリット等を発生させることなく下層配
線を形成できるので、スリット発生に起因するコンタク
ト不良やプラグの上面の平坦化形状の悪化を防止するこ
とができる。したがって、微細でかつ電気的信頼性の高
い多層配線構造を形成することができる。

【００４３】請求項２記載の発明では、請求項１記載の
発明と同様の効果が得られる他、同じレジストパターン
を用いてプラグの残部と下層配線とを形成することか
ら、半導体装置の微細化に伴いプラグの直径を縮小化し
ても、プラグと下層配線との接触面積を十分に確保でき
るので、プラグと下層配線とのコンタクト抵抗を十分に
小さくすることができる。よって、コンタクト抵抗の増
大に伴う信号伝播の遅延等のない多層配線構造を得るこ
とができる。

【００４４】請求項３記載の発明では、請求項１記載の
発明と同様の効果が得られる他、第１のプラグ形成材料
が絶縁性であり下層配線材料膜とエッチング選択比がと
りやすいので、異方性エッチングによってプラグの一部
をより容易に形成することができる。

【図面の簡単な説明】

【図１】（ａ）〜（ｇ）は本発明の半導体装置の製造方
法の第１実施例を工程順に説明するための要部側断面図
である。

【図２】（ａ）、（ｂ）は第１実施例においてレジスト
パターンの合わせずれが発生した際の様子を示す要部側
断面図である。

【図３】（ａ）〜（ｄ）は本発明の半導体装置の製造方
法の第２実施例を工程順に説明するための要部側断面図
である。

【図４】（ａ）〜（ｄ）は本発明の半導体装置の製造方
法の第３実施例を工程順に説明するための要部側断面図
である。

【図５】（ａ）〜（ｆ）は従来の半導体装置の製造方法
を工程順に説明するための要部側断面図である。

【図６】本発明の課題を説明するための要部側断面図
（その１）である。

【図７】本発明の課題を説明するための要部側断面図
（その２）である。

【符号の説明】

１、２０、３０ 多層配線構造 ２ 層間絶縁膜（下地層） ３ 下層配線材料膜 ４、３４ 第１のプラグ形成材料膜 ６、２６、３６ プラグ ６ａ、３６ａ プラグの一部 ６ｂ プラグの残部 ７ 第２のプラグ形成材料膜 ８ レジストパターン ９ 下層配線 １０ 層間絶縁膜 １１ 上層配線

Claims (3)

【特許請求の範囲】
1. 【請求項１】 下地層上に形成された下層配線と、該下
   層配線の上方に形成された上層配線と、前記下層配線と
   前記上層配線との間に介装された導電性を有する柱状の
   プラグとからなる多層配線構造を有する半導体装置の製
   造方法であって、 前記下地層上に下層配線材料膜とプラグ形成材料膜とを
   順次積層形成する工程と、 前記プラグ形成材料膜をパターニングして前記プラグを
   形成する工程と、 前記下層配線材料膜上に、このプラグを覆った状態で前
   記下層配線用のレジストパターンを形成する工程と、 該レジストパターンをマスクとしたエッチングにより前
   記下層配線材料膜をパターニングして、前記プラグに連
   続する前記下層配線を形成し、その後前記レジストパタ
   ーンを除去する工程と、 該下層配線と前記プラグとを覆う状態で前記下地層上に
   層間絶縁膜を形成し、その後前記プラグの上面が露出す
   る位置まで前記層間絶縁膜を除去する工程と、 前記層間絶縁膜の上面に前記プラグの上面を覆う状態で
   上層配線材料膜を形成し、その後該上層配線材料膜をパ
   ターニングして前記プラグに連続する前記上層配線を形
   成し、前記多層配線構造を得る工程とを有していること
   を特徴とする半導体装置の製造方法。
2. 【請求項２】 下地層上に形成された下層配線と、該下
   層配線の上方に形成された上層配線と、前記下層配線と
   前記上層配線との間に介装された導電性を有する柱状の
   プラグとからなる多層配線構造を有する半導体装置の製
   造方法であって、 前記下地層上に下層配線材料膜と導電性の第１のプラグ
   形成材料膜とを順次積層形成する工程と、 前記第１のプラグ形成材料膜をパターニングして前記プ
   ラグの一部を形成する工程と、 該プラグの一部を覆う状態で前記下層配線材料膜上に導
   電性の第２のプラグ形成材料膜を形成する工程と、 該第２のプラグ形成材料膜上に、前記プラグの一部を覆
   った状態で前記下層配線用のレジストパターンを形成す
   る工程と、 該レジストパターンをマスクとしたエッチングにより前
   記第２のプラグ形成材料膜と前記下層配線材料膜とをパ
   ターニングして、前記プラグの残部を形成して前記プラ
   グを得るとともに該プラグに連続する前記下層配線を形
   成し、その後前記レジストパターンを除去する工程と、 該下層配線と前記プラグとを覆う状態で前記下地層上に
   層間絶縁膜を形成し、その後前記プラグの上面が露出す
   る位置まで前記層間絶縁膜を除去する工程と、 前記層間絶縁膜の上面に前記プラグの上面を覆う状態で
   上層配線材料膜を形成し、その後該上層配線材料膜をパ
   ターニングして前記プラグに連続する前記上層配線を形
   成し、前記多層配線構造を得る工程とを有していること
   を特徴とする半導体装置の製造方法。
3. 【請求項３】 下地層上に形成された下層配線と、該下
   層配線の上方に形成された上層配線と、前記下層配線と
   前記上層配線との間に介装された導電性を有する柱状の
   プラグとからなる多層配線構造を有する半導体装置の製
   造方法であって、 前記下地層上に下層配線材料膜と絶縁性の第１のプラグ
   形成材料膜とを順次積層形成する工程と、 前記第１のプラグ形成材料膜をパターニングして前記プ
   ラグの一部を形成する工程と、 該プラグの一部を覆う状態で前記下層配線材料膜上に導
   電性の第２のプラグ形成材料膜を形成する工程と、 該第２のプラグ形成材料膜上に、前記プラグの一部を覆
   った状態で前記下層配線用のレジストパターンを形成す
   る工程と、 該レジストパターンをマスクとしたエッチングにより前
   記第２のプラグ形成材料膜と前記下層配線材料膜とをパ
   ターニングして、前記プラグの残部を形成して前記プラ
   グを得るとともに該プラグに連続する前記下層配線を形
   成し、その後前記レジストパターンを除去する工程と、 該下層配線と前記プラグとを覆う状態で前記下地層上に
   層間絶縁膜を形成し、その後前記プラグの上面が露出す
   る位置まで前記層間絶縁膜を除去する工程と、 前記層間絶縁膜の上面に前記プラグの上面を覆う状態で
   上層配線材料膜を形成し、その後該上層配線材料膜をパ
   ターニングして前記プラグに連続する前記上層配線を形
   成し、前記多層配線構造を得る工程とを有していること
   を特徴とする半導体装置の製造方法。