JPH0831410B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0831410B2 JPH0831410B2 JP60098547A JP9854785A JPH0831410B2 JP H0831410 B2 JPH0831410 B2 JP H0831410B2 JP 60098547 A JP60098547 A JP 60098547A JP 9854785 A JP9854785 A JP 9854785A JP H0831410 B2 JPH0831410 B2 JP H0831410B2
- Authority
- JP
- Japan
- Prior art keywords
- molecular beam
- layer
- impurity
- growth
- group iii
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
- H10P14/2901—Materials
- H10P14/2907—Materials being Group IIIA-VA materials
- H10P14/2911—Arsenides
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/22—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using physical deposition, e.g. vacuum deposition or sputtering
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
- H10P14/3202—Materials thereof
- H10P14/3214—Materials thereof being Group IIIA-VA semiconductors
- H10P14/3221—Arsenides
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
- H10P14/3242—Structure
- H10P14/3244—Layer structure
- H10P14/3251—Layer structure consisting of three or more layers
- H10P14/3252—Alternating layers, e.g. superlattice
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/34—Deposited materials, e.g. layers
- H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
- H10P14/3414—Deposited materials, e.g. layers characterised by the chemical composition being group IIIA-VIA materials
- H10P14/3421—Arsenides
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/34—Deposited materials, e.g. layers
- H10P14/3438—Doping during depositing
- H10P14/3441—Conductivity type
- H10P14/3442—N-type
Landscapes
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
Description
【発明の詳細な説明】 〔概要〕 分子線結晶成長において、成長したエピタキシャル膜
が平坦になる状態まで所定の時間間隔をおき、しかる後
に不純物を添加しまたは所望の領域にのみ不純物を添加
し、ヘテロ構造の膜を成長し、またはプレナードーピン
グをなした膜を成長することを可能にする。
が平坦になる状態まで所定の時間間隔をおき、しかる後
に不純物を添加しまたは所望の領域にのみ不純物を添加
し、ヘテロ構造の膜を成長し、またはプレナードーピン
グをなした膜を成長することを可能にする。
本発明は分子線結晶成長法において１原子層だけに不
純物を添加する方法および所望の領域にのみ不純物を添
加する方法、特に原子層オーダーで急峻な不純物を添加
する方法に関する。
純物を添加する方法および所望の領域にのみ不純物を添
加する方法、特に原子層オーダーで急峻な不純物を添加
する方法に関する。
〔従来の技術〕 分子線結晶成長装置は第１図に断面図で示され、同図
において、11はるつぼからなる分子線源セル、12は半導
体結晶構成元素（以下ソース）、13はるつぼを加熱する
ヒーター、14は熱電対15は分子線、16は加熱された半導
体単結晶基板（以下基板という）、17は基板取付（マウ
ンティング）ブロック、18はヒーター、19は熱電対、を
それぞれ示し、これらの部分は高真空のチャンバ内に配
置される。図にセルは１つしか示さないが、通常２以上
のセルが用いられる。分子線源セル11内のソース（例え
ばGa）12は加熱され、Ga分子は分子線15となって基板16
上に到達しそこに堆積しそれによって基板16上にGaの薄
膜がエピタキシャル成長される。なお、薄膜成長中、基
板取付ブロックは矢印で示すように回転している。
において、11はるつぼからなる分子線源セル、12は半導
体結晶構成元素（以下ソース）、13はるつぼを加熱する
ヒーター、14は熱電対15は分子線、16は加熱された半導
体単結晶基板（以下基板という）、17は基板取付（マウ
ンティング）ブロック、18はヒーター、19は熱電対、を
それぞれ示し、これらの部分は高真空のチャンバ内に配
置される。図にセルは１つしか示さないが、通常２以上
のセルが用いられる。分子線源セル11内のソース（例え
ばGa）12は加熱され、Ga分子は分子線15となって基板16
上に到達しそこに堆積しそれによって基板16上にGaの薄
膜がエピタキシャル成長される。なお、薄膜成長中、基
板取付ブロックは矢印で示すように回転している。
最近は基板16が大型化し、開口径の大きなラッパ状の
セルを分子線源用セルとして使用することが多い。これ
は、開口径が大きいことから分子線強度を大きくとれ
る、基板上での膜厚均一性が良い、などの利点がある
ためである。
セルを分子線源用セルとして使用することが多い。これ
は、開口径が大きいことから分子線強度を大きくとれ
る、基板上での膜厚均一性が良い、などの利点がある
ためである。
従来の不純物添加法は成長速度を考慮してエピタキシ
ャル膜（以下膜ともいう）の成長中に添加する不純物の
分子線を、シャッターの開閉により制御する方法がとら
れているが、成長を中断することなしに、または中断し
ても特に厳密に成長の最表面層を評価することなしに、
シャッターの開閉により分子線を切り換える方法で膜を
成長したが、理想的に原子層オーダーの急峻な不純物添
加ができないという欠点がある。なお前記した最表面層
とは成長しつつある膜の最上層または真空に接する膜表
面をいう。
ャル膜（以下膜ともいう）の成長中に添加する不純物の
分子線を、シャッターの開閉により制御する方法がとら
れているが、成長を中断することなしに、または中断し
ても特に厳密に成長の最表面層を評価することなしに、
シャッターの開閉により分子線を切り換える方法で膜を
成長したが、理想的に原子層オーダーの急峻な不純物添
加ができないという欠点がある。なお前記した最表面層
とは成長しつつある膜の最上層または真空に接する膜表
面をいう。
上記した欠点は膜の成長状態に関係する。従来は、基
板上に膜が平板状に順次厚くなりつつ成長して行くと考
えられていたが、実際にそうではなく、基板上に局所的
に成長した膜の上に段差を作って膜が成長し、それが基
板の膜の成長した部分に落ちてきて基板全体に膜が形成
され、その間にまた局所的に段差を作って膜が成長する
ものであることが確認された。従って、このように段差
をもった膜に不純物を添加すると、不純物添加層が平坦
でなく、段差をもつために、膜の成長方向に対し上下方
向にいわゆるダレが発生し、不純物添加層が急峻でない
状態になることもまた確認された。
板上に膜が平板状に順次厚くなりつつ成長して行くと考
えられていたが、実際にそうではなく、基板上に局所的
に成長した膜の上に段差を作って膜が成長し、それが基
板の膜の成長した部分に落ちてきて基板全体に膜が形成
され、その間にまた局所的に段差を作って膜が成長する
ものであることが確認された。従って、このように段差
をもった膜に不純物を添加すると、不純物添加層が平坦
でなく、段差をもつために、膜の成長方向に対し上下方
向にいわゆるダレが発生し、不純物添加層が急峻でない
状態になることもまた確認された。
本発明はこのような点に鑑み創作されたもので、膜の
成長において最表面を評価しつつ不純物を添加し、ヘテ
ロ構造を形成し、またはプレナードーピングをなす方法
を提供することを目的とする。
成長において最表面を評価しつつ不純物を添加し、ヘテ
ロ構造を形成し、またはプレナードーピングをなす方法
を提供することを目的とする。
上記問題点は、分子線結晶成長装置を用いるIII−Ｖ
族化合物半導体のエピタキシャル成長において不純物添
加層を形成する際に、エピタキシャル層成長に供してい
るIII族ビームとＶ族ビームのうち、III族ビームを止
め、Ｖ族ビームのみ照射してIII族のエピタキシャル膜
の最表面層を平坦化した後、不純物分子線を照射し、次
いでその不純物分子線の照射を止め、再びＶ族ビームの
み照射して不純物添加膜の最表面層を平坦化した後にII
I族の分子線照射をなすことを特徴とする半導体装置の
製造方法を提供することによって解決される。
族化合物半導体のエピタキシャル成長において不純物添
加層を形成する際に、エピタキシャル層成長に供してい
るIII族ビームとＶ族ビームのうち、III族ビームを止
め、Ｖ族ビームのみ照射してIII族のエピタキシャル膜
の最表面層を平坦化した後、不純物分子線を照射し、次
いでその不純物分子線の照射を止め、再びＶ族ビームの
み照射して不純物添加膜の最表面層を平坦化した後にII
I族の分子線照射をなすことを特徴とする半導体装置の
製造方法を提供することによって解決される。
第１図に本発明の方法を実施するに用いる分子線結晶
成長装置を示す。
成長装置を示す。
図示の分子線結晶成長を用いて、III−Ｖ化合物半導
体のエピタキシャル成長およびヘテロエピタキシャル成
長を行い半導体装置を製造する工程において、特に分子
線結晶成長中に（Ａ）１原子層だけ電気的に活性または
不活性な不純物を有する１層または多層構造の薄膜を形
成工程において、（１）不純物を添加する直前にIII族
（Ga）の分子線照射を断ち、成長最表面層が平坦になる
時間だけ経た後、（２）不純物分子線だけを最大１原子
層成長する時間照射し、または（３）不純物分子線をII
I族分子線の強度比を所望の値に保ちつつ、最大１原子
層だけ成長する時間照射した後、両方の分子線を断ち、
（４）不純物を添加した最表面層が平坦になる時間だけ
経た後に、（５）III族分子線の照射を開始し、また、
（Ｂ）選択的に所望の領域だけに不純物を有する１層ま
たは多層構造の薄膜を形成する工程において、特に不純
物の添加を開始する時点において、（６）前記（Ａ）の
（１）の工程を経た後、不純物分子線とIII族分子線の
強度比を所望の値に保ちつつ所望の膜厚を成長し、しか
る後に両方の分子線を断ち、前記（Ａ）の（４）と
（５）の工程を経るものである。
体のエピタキシャル成長およびヘテロエピタキシャル成
長を行い半導体装置を製造する工程において、特に分子
線結晶成長中に（Ａ）１原子層だけ電気的に活性または
不活性な不純物を有する１層または多層構造の薄膜を形
成工程において、（１）不純物を添加する直前にIII族
（Ga）の分子線照射を断ち、成長最表面層が平坦になる
時間だけ経た後、（２）不純物分子線だけを最大１原子
層成長する時間照射し、または（３）不純物分子線をII
I族分子線の強度比を所望の値に保ちつつ、最大１原子
層だけ成長する時間照射した後、両方の分子線を断ち、
（４）不純物を添加した最表面層が平坦になる時間だけ
経た後に、（５）III族分子線の照射を開始し、また、
（Ｂ）選択的に所望の領域だけに不純物を有する１層ま
たは多層構造の薄膜を形成する工程において、特に不純
物の添加を開始する時点において、（６）前記（Ａ）の
（１）の工程を経た後、不純物分子線とIII族分子線の
強度比を所望の値に保ちつつ所望の膜厚を成長し、しか
る後に両方の分子線を断ち、前記（Ａ）の（４）と
（５）の工程を経るものである。
かくして、常に平坦な最表面層に不純物を添加し、ま
たはそのような最表面層上に膜がエピタキシャル成長さ
れるものである。
たはそのような最表面層上に膜がエピタキシャル成長さ
れるものである。
本発明は、分子線結晶成長でIII−Ｖ化合物半導体エ
ピタキシャル膜を形成する工程において、不純物を添加
する直前と添加を終了した直後にIII族分子線および不
純物分子線の照射を所望の時間だけ断つことにより、原
子層オーダーでの急峻な不純物分布を形成する方法を提
供することだけを目的とし、分子線結晶成長法で、１原
子層だけ添加した領域の不純物分布が成長の進む方向に
ダレるという現象を見出し、それが定性的には分子線結
晶成長の成長メカニズムが１層１層成長していくのでは
なく、ある層の成長が９割以上進んだ後に次の層の成長
が開始されて、未完の１層目と２層目との相互ミキシン
グが起り易く、特定の原子層に添加した不純物が成長と
共に順次表面側に繰り上げられていくことが原因である
ことを考慮し、III族分子線と不純物分子線を中断して
Ｖ族分子線の照射だけを当てておくと成長最表面が平坦
になるので、最表面は安定になり、不純物添加層を成長
しても、下地の層との相互ミキシングは起りにくくなる
のである。そして、このことは特定の領域だけに不純物
を添加する場合においても発生する。そこで、本発明は
この成長メカニズムを考慮して、ダレのない急峻な１原
子層だけに、または特定の領域だけに不純物を添加する
ようにしたものである。
ピタキシャル膜を形成する工程において、不純物を添加
する直前と添加を終了した直後にIII族分子線および不
純物分子線の照射を所望の時間だけ断つことにより、原
子層オーダーでの急峻な不純物分布を形成する方法を提
供することだけを目的とし、分子線結晶成長法で、１原
子層だけ添加した領域の不純物分布が成長の進む方向に
ダレるという現象を見出し、それが定性的には分子線結
晶成長の成長メカニズムが１層１層成長していくのでは
なく、ある層の成長が９割以上進んだ後に次の層の成長
が開始されて、未完の１層目と２層目との相互ミキシン
グが起り易く、特定の原子層に添加した不純物が成長と
共に順次表面側に繰り上げられていくことが原因である
ことを考慮し、III族分子線と不純物分子線を中断して
Ｖ族分子線の照射だけを当てておくと成長最表面が平坦
になるので、最表面は安定になり、不純物添加層を成長
しても、下地の層との相互ミキシングは起りにくくなる
のである。そして、このことは特定の領域だけに不純物
を添加する場合においても発生する。そこで、本発明は
この成長メカニズムを考慮して、ダレのない急峻な１原
子層だけに、または特定の領域だけに不純物を添加する
ようにしたものである。
第２図は、成長時間（横軸）とRHEED反射強度（縦
軸）との関係を示す線図であり、図の曲線の上の凸の部
分ａは膜面が完全に平坦であること、また下の凹の部分
ｂは膜面に凹凸があることを示す。この第２図を参照し
て本発明の実施例を示す。なお、RHEED反射強度測定装
置は従来分子線結晶成長装置と組み合せて使用されてい
る装置である。
軸）との関係を示す線図であり、図の曲線の上の凸の部
分ａは膜面が完全に平坦であること、また下の凹の部分
ｂは膜面に凹凸があることを示す。この第２図を参照し
て本発明の実施例を示す。なお、RHEED反射強度測定装
置は従来分子線結晶成長装置と組み合せて使用されてい
る装置である。
第３図に示される半絶縁性GaAs基板31上に分子線結晶
成長法を用いて、ノンドープGaAs層32を（0.5μｍ）を
形成し、GaAs層32の上にノンドープのAl0.3Ga0.7AS層33
（60Å）を形成し、その上にノンドープGaAs層35（17
Å）とノンドープAlAs層36（17Å）とを15周期成長し、
その上にSiを１原子層ドープしたGaAs層37（18Å）を形
成した。ここでSiの１原子層ドープしたGaAs層37を形成
する方法について詳述すると、ノンドープのGaAs層を６
層（8.5Å）成長した後、直ちにGaビームを止め、その
表面を電子線40を用いるRHEEDの反射電子線41のビーム
強度をスクリーン42（またはディテクタ）でモニターし
ておき、その強度が成長前の強度に等しくなるのを待
ち、しかる後、Si分子ビームのみを１原子層成長するだ
け照射し、直ちにSiビームを止める。第２図で点線部分
ｃは分子線照射が止められた状態を示す。または、Siと
Gaのビームを同時に（但し、Siの分子線強度をセルの温
度で調整して、GaとSiのビーム強度比を所望の値に保
つ）照射してSiを含んだGaAs層を１原子層成長するだけ
照射した後、直ちにGaとSiの両方のビームを止めてRHEE
Dの電子強度が再び成長前の強度に回復するのを待った
後にGaビームを照射して、ノンドープのGaAs層を６層
（8.5Å）成長して、１つのSi原子ドープ層をもったGaA
s層を形成する。
成長法を用いて、ノンドープGaAs層32を（0.5μｍ）を
形成し、GaAs層32の上にノンドープのAl0.3Ga0.7AS層33
（60Å）を形成し、その上にノンドープGaAs層35（17
Å）とノンドープAlAs層36（17Å）とを15周期成長し、
その上にSiを１原子層ドープしたGaAs層37（18Å）を形
成した。ここでSiの１原子層ドープしたGaAs層37を形成
する方法について詳述すると、ノンドープのGaAs層を６
層（8.5Å）成長した後、直ちにGaビームを止め、その
表面を電子線40を用いるRHEEDの反射電子線41のビーム
強度をスクリーン42（またはディテクタ）でモニターし
ておき、その強度が成長前の強度に等しくなるのを待
ち、しかる後、Si分子ビームのみを１原子層成長するだ
け照射し、直ちにSiビームを止める。第２図で点線部分
ｃは分子線照射が止められた状態を示す。または、Siと
Gaのビームを同時に（但し、Siの分子線強度をセルの温
度で調整して、GaとSiのビーム強度比を所望の値に保
つ）照射してSiを含んだGaAs層を１原子層成長するだけ
照射した後、直ちにGaとSiの両方のビームを止めてRHEE
Dの電子強度が再び成長前の強度に回復するのを待った
後にGaビームを照射して、ノンドープのGaAs層を６層
（8.5Å）成長して、１つのSi原子ドープ層をもったGaA
s層を形成する。
本発明変形例としては、特定の領域だけに不純物を添
加するとき、不純物をドープする直前およびドープした
直後にGaビームおよびSiとGaの両ビームを止めてRHEED
の強度が初めの値に回復するのを待つ。この実施例で
も、急峻なドーピングプロファイルを形成するのに効果
がある。
加するとき、不純物をドープする直前およびドープした
直後にGaビームおよびSiとGaの両ビームを止めてRHEED
の強度が初めの値に回復するのを待つ。この実施例で
も、急峻なドーピングプロファイルを形成するのに効果
がある。
また、本発明はヘテロ構造の成長にも効果がある。す
なわち、ヘテロ界面で例えばGaAsの成長を終了した後に
RHEEDの強度が回復するのを待って、AlGaAsまたはAlAs
を成長すると相互ミキシングの少ない急峻な界面が得ら
れる。
なわち、ヘテロ界面で例えばGaAsの成長を終了した後に
RHEEDの強度が回復するのを待って、AlGaAsまたはAlAs
を成長すると相互ミキシングの少ない急峻な界面が得ら
れる。
上記の方向において分子線を止めるには、うちわ状の
図に矢印方向に可動な遮蔽板を用意し、分子線を止めた
いときは遮蔽板をセルの前にもってきて分子線を遮断す
る。分子線を再度出したいときには、遮蔽板20を図示の
位置に退避させればよく、かかる遮蔽板は現在の分子線
結晶成長装置に結合可能である。
図に矢印方向に可動な遮蔽板を用意し、分子線を止めた
いときは遮蔽板をセルの前にもってきて分子線を遮断す
る。分子線を再度出したいときには、遮蔽板20を図示の
位置に退避させればよく、かかる遮蔽板は現在の分子線
結晶成長装置に結合可能である。
以上述べてきたように本発明によれば、成長最表面層
と直ぐ下の層との間の相互ミキシングを抑えることが可
能となるので、原子レベルで見て急峻なド−ピングプロ
ファイルをもった不純物添加が実現される。
と直ぐ下の層との間の相互ミキシングを抑えることが可
能となるので、原子レベルで見て急峻なド−ピングプロ
ファイルをもった不純物添加が実現される。
第１図は本発明方法の実施に用いる分子線結晶成長装
置、 第２図は本発明の方法における成長時間とRHEED反射強
度の関係を示す線図、 第３図は本発明の方法によって成長されるエピタキシャ
ル膜の断面図である。 第１図と第３図において、 11は分子線源セル、12はソース、13と18はヒーター、14
と19は熱電対、15は分子線、16は基板、17は基板マウン
ティングブロック、20は遮蔽板、31はGaAs基板、32はノ
ンドープGaAs層、33はノンドープAl0.3Ga0.7As層、35は
GaAs層、36はノンドープAlAs層、37はSi1原子層ドープG
aAs層、40は電子線、41は反射電子線、42はスクリーン
である。
置、 第２図は本発明の方法における成長時間とRHEED反射強
度の関係を示す線図、 第３図は本発明の方法によって成長されるエピタキシャ
ル膜の断面図である。 第１図と第３図において、 11は分子線源セル、12はソース、13と18はヒーター、14
と19は熱電対、15は分子線、16は基板、17は基板マウン
ティングブロック、20は遮蔽板、31はGaAs基板、32はノ
ンドープGaAs層、33はノンドープAl0.3Ga0.7As層、35は
GaAs層、36はノンドープAlAs層、37はSi1原子層ドープG
aAs層、40は電子線、41は反射電子線、42はスクリーン
である。
フロントページの続き (56)参考文献 第32回応用物理学関係連合講演会講演予 稿集（1985年）Ｐ．743 31Ｐ−ＺＡ−９ Ｊａｐａｎｅｓｅ Ｊｏｕｒｎａｌ ｏ ｆ Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ Ｖ ｏｌ．23Ｎｏ．９（1984）ＰＰ．Ｌ657〜 Ｌ659
Claims (2)
- 【請求項１】分子線結晶成長装置を用いるIII−Ｖ族化
合物半導体のエピタキシャル成長において不純物添加層
を形成する際に、 エピタキシャル層成長に供しているIII族ビームとＶ族
ビームのうち、III族ビームを止め、Ｖ族ビームのみ照
射してIII族のエピタキシャル膜の最表面層を平坦化し
た後、不純物分子線を照射し、 次いでその不純物分子線の照射を止め、再びＶ族ビーム
のみ照射して不純物添加膜の最表面層を平坦化した後に
III族の分子線照射をなすことを特徴とする半導体装置
の製造方法。 - 【請求項２】不純物分子線とIII族分子線の強度比を所
望の値に保って不純物分子線を照射し、 両方の分子線を断った後に不純物添加最表面層が平坦に
なる時間経過した後にIII族分子線照射を開始すること
を特徴とする特許請求の範囲第１項記載の方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60098547A JPH0831410B2 (ja) | 1985-05-09 | 1985-05-09 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60098547A JPH0831410B2 (ja) | 1985-05-09 | 1985-05-09 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61256624A JPS61256624A (ja) | 1986-11-14 |
| JPH0831410B2 true JPH0831410B2 (ja) | 1996-03-27 |
Family
ID=14222714
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60098547A Expired - Lifetime JPH0831410B2 (ja) | 1985-05-09 | 1985-05-09 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0831410B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6269508A (ja) * | 1985-09-20 | 1987-03-30 | Sumitomo Electric Ind Ltd | 化合物半導体装置製造方法 |
| JPS62165909A (ja) * | 1986-01-17 | 1987-07-22 | Hokkaido Univ | 化合物半導体の超格子構造の薄膜成長の方法 |
| JPS6468917A (en) * | 1987-09-09 | 1989-03-15 | Agency Ind Science Techn | Single atomic layer growth method |
| US5171399A (en) * | 1990-08-15 | 1992-12-15 | The United States Of America As Represented By The United States Department Of Energy | Reflection mass spectrometry technique for monitoring and controlling composition during molecular beam epitaxy |
-
1985
- 1985-05-09 JP JP60098547A patent/JPH0831410B2/ja not_active Expired - Lifetime
Non-Patent Citations (2)
| Title |
|---|
| ＪａｐａｎｅｓｅＪｏｕｒｎａｌｏｆＡｐｐｌｉｅｄＰｈｙｓｉｃｓＶｏｌ．２３Ｎｏ．９（１９８４）ＰＰ．Ｌ６５７〜Ｌ６５９ |
| 第３２回応用物理学関係連合講演会講演予稿集（１９８５年）Ｐ．７４３３１Ｐ−ＺＡ−９ |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61256624A (ja) | 1986-11-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5098850A (en) | Process for producing substrate for selective crystal growth, selective crystal growth process and process for producing solar battery by use of them | |
| US4960728A (en) | Homogenization anneal of II-VI compounds | |
| CA1225571A (en) | Growth of oriented single crystal semiconductor on insulator | |
| US4948751A (en) | Moelcular beam epitaxy for selective epitaxial growth of III - V compound semiconductor | |
| JPH0831410B2 (ja) | 半導体装置の製造方法 | |
| Cheung | Epitaxial growth of Hg0. 7Cd0. 3Te by laser‐assisted deposition | |
| JPH04233219A (ja) | 半導体デバイスからなる製品の製造方法 | |
| EP0215436A2 (en) | Method of growth of thin film layer for use in a composite semiconductor | |
| JP2507888B2 (ja) | ヘテロ構造体の製造方法 | |
| JP2706369B2 (ja) | 化合物半導体の成長方法及び半導体レーザの製造方法 | |
| JP2003142406A (ja) | 半導体装置の製造方法 | |
| JPS5893222A (ja) | 半導体単結晶膜の製造方法 | |
| JPS5853863A (ja) | 半導体装置の製造方法 | |
| JP2006253414A (ja) | Ｓｉ基板上への半導体薄膜形成方法及びその構造物 | |
| JP2747823B2 (ja) | ガリウムヒ素層の製造方法及びガリウムヒ素・アルミニウムガリウムヒ素積層体の製造方法 | |
| US5463975A (en) | Process for producing crystal | |
| JP2737152B2 (ja) | Ｓｏｉ形成方法 | |
| JPH05182910A (ja) | 分子線エピタキシャル成長方法 | |
| JPH0786161A (ja) | 半導体の選択成長方法 | |
| JPH0727865B2 (ja) | ヘテロ界面形成方法 | |
| JP2771635B2 (ja) | Ｃａ▲下１▼―▲下ｘ▼Ｓｒ▲下ｘ▼Ｆ▲下２▼膜の形成方法 | |
| JPH09118588A (ja) | 分子線エピタキシャル成長方法及びその装置 | |
| JPH04216616A (ja) | 分子線エピタキシャル成長薄膜結晶の伝導型制御方法及び当該制御方法を使用する分子線エピタキシャル装置 | |
| JPH01117016A (ja) | ヘテロ構造形成方法 | |
| JPH06191989A (ja) | 半導体結晶薄膜の作製方法 |